JPH10125685A - 突起電極およびその形成方法 - Google Patents

突起電極およびその形成方法

Info

Publication number
JPH10125685A
JPH10125685A JP8293157A JP29315796A JPH10125685A JP H10125685 A JPH10125685 A JP H10125685A JP 8293157 A JP8293157 A JP 8293157A JP 29315796 A JP29315796 A JP 29315796A JP H10125685 A JPH10125685 A JP H10125685A
Authority
JP
Japan
Prior art keywords
electrode
projection
nucleus
protruding
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8293157A
Other languages
English (en)
Inventor
Kinichi Naya
欣一 納谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8293157A priority Critical patent/JPH10125685A/ja
Priority to US08/946,775 priority patent/US6077765A/en
Priority to DE19745575A priority patent/DE19745575A1/de
Priority to KR1019970052687A priority patent/KR100264479B1/ko
Publication of JPH10125685A publication Critical patent/JPH10125685A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ファインピッチ化を図ることができるように
する。 【解決手段】 突起電極は、核突起電極２８と、この核
突起電極２８を等方的に覆う外殻突起電極３１とからな
っている。この場合、外殻突起電極３１の厚さが核突起
電極２８の高さと等しくなっているので、全体の形状が
柱状で上部が盛り上がった形状となり、従来のきのこ形
状の突起電極と比較して横に張り出す部分がなく、ファ
インピッチ化を図ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は突起電極およびそ
の形成方法に関する。
【０００２】
【従来の技術】例えばＣＯＧ(Chip On Glass)方式と呼
ばれる半導体チップの実装技術では、半導体チップを回
路基板上に搭載している。この場合、半導体チップに設
けられた突起電極を回路基板上の接続パッドにボンディ
ングしている。したがって、半導体チップには突起電極
を設ける必要がある。
【０００３】次に、従来のこのような突起電極の形成方
法について図１２〜図１５を順に参照しながら説明す
る。まず、図１２に示すように、シリコン基板１上に接
続パッド２が形成され、その上面の接続パッド２の中央
部を除く部分に絶縁膜（パッシベーション膜）３が形成
され、接続パッド２の中央部が絶縁膜３に形成された開
口部４を介して露出されたものを用意する。次に、図１
３に示すように、上面全体に下地金属層５を形成する。
次に、上面全体にメッキレジスト層６を形成するととも
に、所定のマスクを用いて露光、現像することにより、
メッキレジスト層６の接続パッド２に対応する部分に開
口部７を形成する。
【０００４】次に、下地金属層５をメッキ電流路として
電解メッキを行うことにより、メッキレジスト層６の開
口部７内における下地金属層５の上面に金からなる突起
電極８を形成する。この場合、メッキレジスト層６上に
おいて金メッキが等方的に堆積される。このため、突起
電極８の形状はきのこ形状となる。突起電極８の形状を
きのこ形状とするのは、メッキレジスト層６の膜厚に限
界があり、その上限が例えば６０μｍ程度であっても、
このメッキレジスト層６の膜厚を越えて堆積させて突起
電極８の高さをより高くするためである。次に、メッキ
レジスト層６を剥離すると、図１４に示すようになる。
次に、図１５に示すように、突起電極８をマスクとして
下地金属層５の不要な部分をウエットエッチングあるい
はドライエッチングにより除去する。かくして、突起電
極８の形成が終了する。
【０００５】
【発明が解決しようとする課題】ところで、従来のこの
ような突起電極の形成方法では、突起電極８の高さをよ
り高くしようとする場合、きのこ形状の突起電極８の傘
の部分の高さをより高くすることになる。しかしなが
ら、きのこ形状の突起電極８の傘の部分の高さをより高
くすると、この傘の部分の広がりもより大きくなるの
で、隣接する突起電極８間でのショートを防止するため
にこれらの間の間隔を広げる必要があり、ひいてはファ
インピッチ化が困難になるという問題があった。一方、
メッキレジスト層を複数積層するようにすれば、突起電
極を高く形成することができるが、この場合積層された
下側のメッキレジスト層が完全に剥離されないことがあ
り、歩留まりが低下するという不都合が生じる。この発
明の課題は、ファインピッチ化を図ることができるよう
にすることである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る突起電極は、基板に形成された接続パッド上の所定の
一部に形成された核突起電極と、該核突起電極の表面を
ほぼ一様の厚さで覆うように形成された外殻突起電極と
からなるものである。請求項４記載の発明に係る突起電
極は、基板に形成された接続パッド上の所定の一部に形
成された核突起電極と、該核突起電極を含む前記接続パ
ッド上を覆うように形成された外殻突起電極とからな
り、該外殻突起電極が前記核突起電極の周囲に位置する
下側突起電極部と、該下側突起電極部および前記核突起
電極の上方に位置する上側突起電極部とから構成されて
いるものである。請求項６記載の発明に係る突起電極の
形成方法は、基板に形成された接続パッド上の所定の一
部に核突起電極を形成し、該核突起電極の表面をほぼ一
様の厚さで覆うことにより外殻突起電極をさらに形成す
るようにしたものである。請求項８記載の発明に係る突
起電極の形成方法は、基板に形成された接続パッド上の
所定の一部に核突起電極を形成し、該内部突起電極を含
む前記接続パッド上を覆うことにより、前記核突起電極
の周囲に位置する下側突起電極部と、該下側突起電極部
および前記核突起電極の上方に位置する上側突起電極部
とから構成される外殻突起電極を形成するようにしたも
のである。
【０００７】この発明によれば、突起電極が核突起電極
と、この核突起電極を覆う外殻突起電極とからなり、外
殻突起電極の厚さがほぼ一様となっているので、全体の
形状が柱状で上部が盛り上がった形状となり、従来のき
のこ形状の突起電極と比較して横に張り出す部分がな
く、ファインピッチ化を図ることができる。
【０００８】
【発明の実施の形態】図１〜図５はそれぞれこの発明の
第１実施形態における突起電極の各形成工程を示したも
のである。そこで、これらの図を順に参照しながら、こ
の実施形態における突起電極の構造をその形成方法と併
せて説明する。
【０００９】まず、図１に示すように、シリコン基板２
１上にアルミニウムなどからなる接続パッド２２が形成
され、その上面の接続パッド２２の中央部を除く部分に
酸化シリコンや窒化シリコンなどからなる絶縁膜（パッ
シベーション膜）２３が形成され、接続パッド２２の中
央部が絶縁膜２３に形成された開口部２４を介して露出
されたものを用意する。
【００１０】次に、図２に示すように、上面全体に下地
金属層２５を成膜する。次に、上面全体に第１メッキレ
ジスト層２６を形成するとともに、所定のマスクを用い
て露光、現像することにより、第１メッキレジスト層２
６における絶縁膜２３の開口部２４を介して露出された
接続パッド２２の中央部に対応する部分に開口部２７を
形成する。次に、下地金属層２５をメッキ電流路として
電解メッキを行うことにより、第１メッキレジスト層２
６の開口部２７内における下地金属層２５の上面に金、
銅、ニッケルなどからなる核突起電極２８を形成する。
この後、第１メッキレジスト層２６を剥離する。
【００１１】次に、図３に示すように、上面全体に第２
メッキレジスト層２９を形成するとともに、所定のマス
クを用いて露光、現像することにより、第２メッキレジ
スト層２９における接続パッド２２に対応する部分に開
口部３０を形成する。この場合、第２メッキレジスト層
２９の開口部３０は第１メッキレジスト層２６の開口部
２７よりも核突起電極２８の高さの２倍だけ大きく形成
されている。次に、下地金属層２５をメッキ電流路とし
て電解メッキを行うことにより、第２メッキレジスト層
２９の開口部３０内における下地金属層２５および核突
起電極２８の上面に金、銅、ニッケルなどからなる外殻
突起電極３１を形成する。この場合、第２メッキレジス
ト層２９の開口部３０内においてメッキが等方的に堆積
されることにより、外殻突起電極３１が核突起電極２８
の表面をほぼ一様に等方的に覆うように形成され、また
第２メッキレジスト層２９の開口部３０が第１メッキレ
ジスト層２６の開口部２７よりも核突起電極２８の高さ
の２倍だけ大きく形成されているので、外殻突起電極３
１の厚さが核突起電極２８の高さと等しくなる。また、
見方を変えれば、外殻突起電極３１は核突起電極２８の
周囲に位置する下側突起電極部３１ａと、下側突起電極
部３１ａおよび核突起電極２８の上方に位置する上側突
起電極部３１ｂとから構成されることとなる。この後、
第２メッキレジスト層２９を剥離すると、図４に示すよ
うになる。次に、図５に示すように、外殻突起電極３１
をマスクとして下地金属層２５の不要な部分をドライエ
ッチングあるいはウエットエッチングにより除去する。
かくして、核突起電極２８と外殻突起電極３１とからな
る突起電極が形成される。
【００１２】このように、突起電極が核突起電極２８
と、この核突起電極２８を覆う外殻突起電極３１とから
なり、外殻突起電極３１の厚さが核突起電極２８の高さ
と等しくなっており、また見方を変えれば、外殻突起電
極３１が核突起電極２８の周囲に位置する下側突起電極
部３１ａと、下側突起電極部３１ａおよび核突起電極２
８の上方に位置する上側突起電極部３１ｂとから構成さ
れているので、全体の形状が柱状で上部が盛り上がった
形状となり、図１６に示す従来のきのこ形状の突起電極
８と比較して横に張り出す部分がなく、ファインピッチ
化を図ることができる。また、突起電極が核突起電極２
８と、この核突起電極２８を覆うように形成された外殻
突起電極３１とからなり、外殻突起電極３１の厚さが核
突起電極２８の高さと等しくなっているので、例えば８
０μｍの高さの突起電極を形成しようとする場合、各メ
ッキレジスト層２６、２９の厚さを形成しようとする突
起電極の高さの半分、すなわち４０μｍにすることがで
き、各メッキレジスト層２６、２９の厚さを薄くするこ
とができる。この結果、高価な厚塗り用のメッキレジス
トを使用する必要がないので、コストを低減することが
できる。また、突起電極が柱状で上部が盛り上がった形
状をなしているので、核突起電極２８および外殻突起電
極３１を半田から形成した場合、ウエットバック工程が
不要となり、フラックスなしで不活性ガスリフロー炉を
通して突起電極の内部だけを合金化すればよく、やっか
いなフラックス剥離工程を省くことができる。
【００１３】ここで、寸法の一例について説明すると、
接続パッド２２の幅を１００〜２００μｍ程度、突起電
極間の間隔を５０μｍ程度にすると、突起電極のピッチ
は１５０〜２５０μｍ程度となり、メッキレジスト層２
６、２９の厚さを４０μｍ程度にすると、突起電極の高
さは８０μｍ程度となる。これに対して、従来の突起電
極では、メッキレジスト層６の厚さを６０μｍ程度にし
て突起電極の高さを８０μｍ程度にすると、傘の部分の
張り出しが２０μｍ程度になるので、接続パッド２の幅
を１００〜２００μｍ程度、突起電極間の間隔を５０μ
ｍ程度にすると、突起電極のピッチは１９０〜２９０μ
ｍ程度となる。したがって、この実施形態における突起
電極の場合、従来の突起電極に比較してファインピッチ
化を図ることができる。
【００１４】図６〜図１０はそれぞれこの発明の第２実
施形態における突起電極の各形成工程を示したものであ
る。そこで、これらの図を順に参照しながら、この実施
形態における突起電極の構造をその形成方法と併せて説
明する。
【００１５】まず、図６に示すように、シリコン基板４
１上にアルミニウムなどからなる接続パッド４２が形成
され、その上面の接続パッド４２の中央部を除く部分に
酸化シリコンや窒化シリコンなどからなる絶縁膜（パッ
シベーション膜）４３が形成され、接続パッド４２の中
央部が絶縁膜４３に形成された開口部４４を介して露出
されたものを用意する。
【００１６】次に、図７に示すように、上面全体に下地
金属層４５を成膜する。次に、上面全体にポジ型のメッ
キレジスト層４６を形成するとともに、所定のマスクを
用いて露光、現像することにより、メッキレジスト層４
６における絶縁膜４３の開口部４４を介して露出された
接続パッド４２の中央部に対応する部分に第１開口部４
７を形成する。次に、下地金属層４５をメッキ電流路と
して電解メッキを行うことにより、メッキレジスト層４
６の第１開口部４７内における下地金属層４５の上面に
金、銅、ニッケルなどからなる核突起電極４８を形成す
る。
【００１７】次に、図８に示すように、所定のマスクを
用いて露光、現像することにより、メッキレジスト層４
６における接続パッド４２に対応する部分に第２開口部
４９を形成する。この場合、第２開口部４９は第１開口
部４７よりも核突起電極４８の高さの２倍だけ大きく形
成されている。ここで、メッキレジスト層４６は上述の
ごとくポジ型であるので、再度露光、現像することによ
り、第１開口部４７よりも大きい第２開口部４９を改め
て形成することができる。次に、下地金属層４５をメッ
キ電流路として電解メッキを行うことにより、メッキレ
ジスト層４６の第２開口部４９内における下地金属層４
５および核突起電極４８の上面に金、銅、ニッケルなど
からなる外殻突起電極５０を形成する。この場合、メッ
キレジスト層４６の第２開口部４９内においてメッキが
等方的に堆積されることにより、外殻突起電極５０が核
突起電極４８の表面をほぼ一様に等方的に覆うように形
成され、また第２開口部４９が第１開口部４７よりも核
突起電極４８の高さの２倍だけ大きく形成されているの
で、外殻突起電極５０の厚さが核突起電極４８の高さと
等しくなる。また、見方を変えれば、外殻突起電極５０
は核突起電極４８の周囲に位置する下側突起電極部５０
ａと、下側突起電極部５０ａおよび核突起電極４８の上
方に位置する上側突起電極部５０ｂとから構成されるこ
ととなる。この後、メッキレジスト層４６を剥離する
と、図９に示すようになる。次に、図１０に示すよう
に、外殻突起電極５０をマスクとして下地金属層４５の
不要な部分をドライエッチングあるいはウエットエッチ
ングにより除去する。かくして、核突起電極４８と外殻
突起電極５０とからなる突起電極が形成される。
【００１８】このように、メッキレジスト層４６をポジ
型にしたので、第１実施形態ではメッキレジスト層２
６、２９の形成工程が２回、剥離工程が２回であるのに
対して、この実施形態ではメッキレジスト層４６の形成
工程および剥離工程をそれぞれ１回ずつで済ませること
ができ、工程数を少なくすることができる。なお、その
他の作用、効果は上記第１実施形態における作用、効果
と同様であるのでその説明を省略する。
【００１９】なお、上記第１および第２実施形態では、
核突起電極２８、４８とこの核突起電極２８、４８を等
方的に覆う外殻突起電極３１、５０とによって突起電極
を形成した場合について説明したが、これに限らず、例
えば図１１に示す第３実施形態のように、外殻突起電極
６１を第１外殻突起電極６２と第２外殻突起電極６３と
の２層から形成してもよい。この場合、各外殻突起電極
６２、６３の厚さは共に核突起電極６４の高さと等しく
なっている。さらに、図示していないが、外殻突起電極
を３層以上から形成してもよい。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、突起電極が核突起電極と、この核突起電極を覆う外
殻突起電極とからなり、外殻突起電極の厚さがほぼ一様
となっているので、全体の形状が柱状で上部が盛り上が
った形状となり、従来のきのこ形状の突起電極と比較し
て横に張り出す部分がなく、ファインピッチ化を図るこ
とができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における突起電極の形
成に際し、当初用意したものの断面図。
【図２】図１に続く形成工程の断面図。
【図３】図２に続く形成工程の断面図。
【図４】図３に続く形成工程の断面図。
【図５】図４に続く形成工程の断面図。
【図６】この発明の第２実施形態における突起電極の形
成に際し、当初用意したものの断面図。
【図７】図６に続く形成工程の断面図。
【図８】図７に続く形成工程の断面図。
【図９】図８に続く形成工程の断面図。
【図１０】図９に続く形成工程の断面図。
【図１１】この発明の第３実施形態における突起電極の
断面図。
【図１２】従来の突起電極の形成に際し、当初用意した
ものの断面図。
【図１３】図１２に続く形成工程の断面図。
【図１４】図１３に続く形成工程の断面図。
【図１５】図１４に続く形成工程の断面図。
【符号の説明】
２１ シリコン基板 ２２ 接続パッド ２３ 絶縁膜 ２４ 開口部 ２５ 下地金属層 ２６ 第１メッキレジスト層 ２７ 開口部 ２８ 核突起電極 ２９ 第２メッキレジスト層 ３０ 開口部 ３１ 外殻突起電極 ３１ａ 下側突起電極部 ３１ｂ 上側突起電極部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成された接続パッド上の所定の
    一部に形成された核突起電極と、該核突起電極の表面を
    ほぼ一様の厚さで覆うように形成された外殻突起電極と
    からなることを特徴とする突起電極。
  2. 【請求項２】 請求項１記載の発明において、前記外殻
    突起電極の厚さは前記核突起電極の高さとほぼ等しくな
    っていることを特徴とする突起電極。
  3. 【請求項３】 基板に形成された接続パッド上の所定の
    一部に形成された核突起電極と、該核突起電極の表面を
    ほぼ一様の厚さで覆うように形成された外殻突起電極と
    からなり、該外殻突起電極が複数層からなっていること
    を特徴とする突起電極。
  4. 【請求項４】 基板に形成された接続パッド上の所定の
    一部に形成された核突起電極と、該核突起電極を含む前
    記接続パッド上を覆うように形成された外殻突起電極と
    からなり、該外殻突起電極が前記核突起電極の周囲に位
    置する下側突起電極部と、該下側突起電極部および前記
    核突起電極の上方に位置する上側突起電極部とから構成
    されていることを特徴とする突起電極。
  5. 【請求項５】 請求項４記載の発明において、前記外殻
    突起電極は複数層からなっていることを特徴とする突起
    電極。
  6. 【請求項６】 基板に形成された接続パッド上の所定の
    一部に核突起電極を形成し、該核突起電極の表面をほぼ
    一様の厚さで覆うことにより外殻突起電極をさらに形成
    することを特徴とする突起電極の形成方法。
  7. 【請求項７】 請求項６記載の発明において、前記外殻
    突起電極の厚さは前記核突起電極の高さとほぼ等しくな
    っていることを特徴とする突起電極の形成方法。
  8. 【請求項８】 基板に形成された接続パッド上の所定の
    一部に核突起電極を形成し、該内部突起電極を含む前記
    接続パッド上を覆うことにより、前記核突起電極の周囲
    に位置する下側突起電極部と、該下側突起電極部および
    前記核突起電極の上方に位置する上側突起電極部とから
    構成される外殻突起電極を形成することを特徴とする突
    起電極の形成方法。
  9. 【請求項９】 基板に形成された接続パッドの所定の一
    部に対応する部分に開口部を有する第１メッキレジスト
    層を前記基板上に形成し、該第１メッキレジスト層の開
    口部内にメッキにより核突起電極を形成し、この後前記
    第１メッキレジスト層を剥離し、次いで前記基板上に第
    ２メッキレジスト層を形成するとともに、該第２メッキ
    レジスト層に前記核突起電極を中心に前記第１メッキレ
    ジスト層の開口部よりも大きい開口部を形成し、前記第
    ２メッキレジスト層の開口部内にメッキにより前記核突
    起電極を等方的に覆う外殻突起電極を形成することを特
    徴とする突起電極の形成方法。
  10. 【請求項１０】 基板に形成された接続パッドの所定の
    一部に対応する部分に第１開口部を有するポジ型のメッ
    キレジスト層を前記基板上に形成し、該メッキレジスト
    層の第１開口部内にメッキにより核突起電極を形成し、
    次いで前記メッキレジスト層に前記核突起電極を中心に
    前記第１開口部よりも大きい第２開口部を形成し、該第
    ２開口部内にメッキにより前記核突起電極を等方的に覆
    う外殻突起電極を形成することを特徴とする突起電極の
    形成方法。
JP8293157A 1996-10-16 1996-10-16 突起電極およびその形成方法 Pending JPH10125685A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8293157A JPH10125685A (ja) 1996-10-16 1996-10-16 突起電極およびその形成方法
US08/946,775 US6077765A (en) 1996-10-16 1997-10-08 Structure of bump electrode and method of forming the same
DE19745575A DE19745575A1 (de) 1996-10-16 1997-10-15 Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
KR1019970052687A KR100264479B1 (ko) 1996-10-16 1997-10-15 범프전극의 구조와 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8293157A JPH10125685A (ja) 1996-10-16 1996-10-16 突起電極およびその形成方法

Publications (1)

Publication Number Publication Date
JPH10125685A true JPH10125685A (ja) 1998-05-15

Family

ID=17791164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8293157A Pending JPH10125685A (ja) 1996-10-16 1996-10-16 突起電極およびその形成方法

Country Status (4)

Country Link
US (1) US6077765A (ja)
JP (1) JPH10125685A (ja)
KR (1) KR100264479B1 (ja)
DE (1) DE19745575A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法
JP2005129931A (ja) * 2003-10-22 2005-05-19 Samsung Electronics Co Ltd 半田バンプ構造の形成方法
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
JP2011035249A (ja) * 2009-08-04 2011-02-17 Fujitsu Ltd 半導体素子の製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
KR100392498B1 (ko) * 1999-08-30 2003-07-22 한국과학기술원 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법
US6312830B1 (en) 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6468892B1 (en) 2000-07-14 2002-10-22 National Semiconductor Corporation Front side coating for bump devices
JP3712356B2 (ja) * 2000-10-23 2005-11-02 アプライド マテリアルズ インコーポレイテッド 成膜方法および半導体装置の製造方法
US6372545B1 (en) 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US6555296B2 (en) * 2001-04-04 2003-04-29 Siliconware Precision Industries Co., Ltd. Fine pitch wafer bumping process
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US6781229B1 (en) * 2001-12-19 2004-08-24 Skyworks Solutions, Inc. Method for integrating passives on-die utilizing under bump metal and related structure
US6486054B1 (en) * 2002-01-28 2002-11-26 Taiwan Semiconductor Manufacturing Company Method to achieve robust solder bump height
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TW589727B (en) * 2003-06-30 2004-06-01 Advanced Semiconductor Eng Bumping structure and fabrication process thereof
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
JP4356683B2 (ja) * 2005-01-25 2009-11-04 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
JP4750586B2 (ja) * 2006-02-28 2011-08-17 住友電工デバイス・イノベーション株式会社 半導体装置および電子装置並びにその製造方法
US7615866B2 (en) * 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
CN102931097B (zh) * 2012-11-08 2016-11-23 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
JP3246959B2 (ja) * 1992-09-25 2002-01-15 日本メクトロン株式会社 バンプを備えた回路基板及びその製造法
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法
JP2005129931A (ja) * 2003-10-22 2005-05-19 Samsung Electronics Co Ltd 半田バンプ構造の形成方法
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
JP2011035249A (ja) * 2009-08-04 2011-02-17 Fujitsu Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
DE19745575A1 (de) 1998-04-30
KR100264479B1 (ko) 2000-09-01
KR19980032839A (ko) 1998-07-25
US6077765A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JPH10125685A (ja) 突起電極およびその形成方法
JP2001068495A (ja) 半導体装置及びその製造方法
JPH05335313A (ja) インジウムバンプの製造方法
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP2000260803A (ja) 半導体装置とその製造方法
JP2000133667A (ja) 突起電極の形成方法
JP2002313832A (ja) 突起電極とその製造方法
JP2002334896A (ja) 突起電極の製造方法
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
US7015130B2 (en) Method for making UBM pads and bumps on wafer
JPH02224336A (ja) 半導体装置の製造方法
JPH09139387A (ja) 半導体装置の電極形成方法
JPH0437033A (ja) バンプ電極の形成方法
JPH11224890A (ja) 半導体装置およびその製造方法
JPH1041307A (ja) 突起電極の構造及びその形成方法
JPH03198342A (ja) 半導体装置の製造方法
JPS62160744A (ja) 半導体素子の製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JPS621249A (ja) 半導体装置
JPH02277242A (ja) 半導体装置の製造方法
JPS6031245A (ja) 半導体装置
JPH10340907A (ja) 突起電極の形成方法
JPH03268385A (ja) はんだバンプとその製造方法
JPS6041235A (ja) 半導体装置の製造方法
JPH09186190A (ja) 突起電極の構造およびその形成方法