CN102931097B - 半导体封装结构的形成方法 - Google Patents

半导体封装结构的形成方法 Download PDF

Info

Publication number
CN102931097B
CN102931097B CN201210443751.1A CN201210443751A CN102931097B CN 102931097 B CN102931097 B CN 102931097B CN 201210443751 A CN201210443751 A CN 201210443751A CN 102931097 B CN102931097 B CN 102931097B
Authority
CN
China
Prior art keywords
layer
columnar electrode
soldered ball
diffusion impervious
plating seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210443751.1A
Other languages
English (en)
Other versions
CN102931097A (zh
Inventor
林仲珉
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201210443751.1A priority Critical patent/CN102931097B/zh
Publication of CN102931097A publication Critical patent/CN102931097A/zh
Priority to US14/074,637 priority patent/US9620468B2/en
Application granted granted Critical
Publication of CN102931097B publication Critical patent/CN102931097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装结构的形成方法，包括：在金属互连结构表面形成柱状电极，所述柱状电极底部周围暴露出部分金属互连结构；在所述柱状电极侧壁表面、顶部表面、柱状电极底部周围暴露出的金属互连结构表面形成扩散阻挡层；在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部表面和侧壁表面。由于在所述柱状电极侧壁表面、顶部表面、柱状电极周围暴露出的金属互连结构表面形成扩散阻挡层，使得柱状电极与所述焊球相隔离，不会形成锡铜界面合金化合物，焊球不容易从柱状电极脱落；且在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部和侧壁的表面，使得外力对所述焊球进行拨动时，焊球不容易从柱状电极表面剥离。

Description

半导体封装结构的形成方法
技术领域
本发明涉及半导体封装技术，特别涉及一种高可靠性的半导体封装结构的形成方法。
背景技术
在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。经过几十年封装技术的发展，传统的周边布线型封装方式和球栅阵列封装技术越来越无法满足当前高密度、小尺寸的封装要求，晶圆级芯片封装方式（Wafer-Level Chip Scale Packaging Technology，WLCSP）技术已成为当前热门的封装方式。
请参考图1，为现有晶圆级芯片封装方式的一种封装结构的剖面结构示意图，包括：硅基片1，位于所述硅基片1表面的绝缘层2，所述绝缘层2具有开口，所述开口暴露出的硅基片1表面具有焊盘3；位于所述焊盘3、绝缘层2表面的再布线金属层4，所述再布线金属层4用于将球栅阵列封装焊点的位置重新分布；位于所述再布线金属层4表面的铜柱5，所述铜柱5通过再布线金属层4与焊盘3相连接；覆盖所述再布线金属层4、绝缘层2的由有机树脂组成的密封材料层6，且所述密封材料层6的顶部表面与所述铜柱5的顶部表面齐平，位于所述铜柱5的顶部表面的焊球7。更多关于晶圆级芯片封装方式的封装结构及形成工艺请参考公开号为US2001/0094841A1的美国专利文献。
但是上述封装结构中所述焊球7容易从所述铜柱5的顶部表面脱落，从而引起芯片失效。
发明内容
本发明解决的问题是提供一种半导体封装结构的形成方法，可以有效地提高焊球的结合力。
为解决上述问题，本发明技术方案提供了一种半导体封装结构的形成方法，包括：提供芯片，所述芯片表面具有金属互连结构，在所述芯片表面形成暴露出所述金属互连结构的绝缘层；在金属互连结构表面形成柱状电极，所述柱状电极底部周围暴露出部分金属互连结构；在所述柱状电极侧壁表面、顶部表面、柱状电极底部周围暴露出的金属互连结构表面形成扩散阻挡层；在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部和侧壁的表面。
可选的，所述扩散阻挡层为镍层。
可选的，在所述扩散阻挡层表面形成浸润层，在所述浸润层表面形成焊球。
可选的，所述浸润层的材料至少包括金元素、银元素、铟元素和锡元素中的一种。
与现有技术相比，本发明具有以下优点：
本发明实施例在所述金属互连结构表面形成柱状电极，在所述柱状电极侧壁表面、顶部表面、柱状电极周围暴露出的金属互连结构表面形成扩散阻挡层，使得柱状电极与所述焊球相隔离，不会形成锡铜界面合金化合物，所述焊球不容易从柱状电极脱落；且所述扩散阻挡层的剖面形状为“几”字形，所述扩散阻挡层不仅形成于所述柱状电极侧壁表面和顶部表面，还形成于柱状电极周围暴露出的金属互连结构表面，所述扩散阻挡层能提高柱状电极和金属互连结构表面的结合力，使得柱状电极不容易从金属互连结构表面脱离，且在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部和侧壁的表面，使得外力对所述焊球进行拨动时，焊球不容易从柱状电极表面剥离。
进一步的，在所述扩散阻挡层表面形成浸润层，后续形成的焊球在浸润层表面具有较佳的浸润性，提高了焊球和浸润层之间的结合力，且所述浸润层包裹在所述柱状电极的侧壁和顶部表面，使得外力对所述焊球进行拨动时，所述焊球不容易从所述浸润层表面剥离。
附图说明
图1是现有技术的半导体封装结构的剖面结构示意图；
图2是本发明第一实施例的半导体封装结构的形成方法的流程示意图；
图3至图12是本发明第一实施例的半导体封装结构的形成过程的剖面结构示意图；
图13至图23是本发明第二实施例的半导体封装结构的形成过程的剖面结构示意图。
具体实施方式
由背景技术中可知，现有技术的封装结构中焊球容易从铜柱的顶部表面脱落，从而会引起芯片失效。
发明人经过研究发现，引起上述问题主要包括两个主要原因：（1）由于所述焊球直接形成与所述铜柱表面，所述焊球与铜柱、密封材料层的接触面在同一平面上，因此所述焊球与铜柱、密封材料层之间的机械强度较低。（2）由于所述焊球的材料主要包括锡，还可以包括铅、银等，所述焊球形成在所述铜柱表面后，在高温回流的过程中，在接触面上的锡会与铜发生反应形成锡铜界面合金化合物（Intermetallic Compound，IMC），随着锡铜界面合金化合物厚度的提高，焊锡中靠近接触面的锡原子会逐渐减少，相对的使得焊锡中铅原子、银原子的比例增加，以致使得焊球的柔软性增大。固着强度降低，从而使得整个焊球容易从铜柱的顶部表面脱落；且当所述锡会与铜发生反应形成锡铜界面合金化合物时，在最初状态下，所述锡会与铜发生反应形成η-phase（Eta相）的Cu6Sn5，所述Cu6Sn5中铜的重量百分比含量约为40%，但随着时间的推移，铜柱中的铜原子不断扩散到锡铜界面合金化合物中，形成ε-phase（Epsilon相）的Cu3Sn，所述Cu3Sn中铜的重量百分比含量上升到约为66%，所述ε-phase（Epsilon相）的Cu3Sn的表面能远远小于η-phase（Eta相）的Cu6Sn5，所述锡铜界面合金化合物表面容易发生缩锡或不沾锡，从而使得整个焊球容易从铜柱的顶部表面脱落。
因此，发明人经过研究，提出了一种半导体封装结构的形成方法，在金属互连结构表面形成柱状电极，所述柱状电极底部周围暴露出部分金属互连结构；在所述柱状电极侧壁表面、顶部表面、柱状电极底部周围暴露出的金属互连结构表面形成扩散阻挡层；在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部和侧壁的表面。由于所述扩散阻挡层位于所述柱状电极侧壁表面和顶部表面，使得柱状电极与所述焊球相隔离，不会形成锡铜界面合金化合物，所述焊球不容易从柱状电极脱落；且所述扩散阻挡层不仅形成于所述柱状电极侧壁表面和顶部表面，还形成于柱状电极周围暴露出的金属互连结构表面，所述扩散阻挡层能提高铜柱和金属互连结构表面的结合力，使得铜柱不容易从金属互连结构表面脱离；且所述焊球至少形成于所述柱状电极顶部和侧壁的表面，使得外力对所述焊球进行拨动时，焊球不容易从柱状电极表面剥离。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
本发明第一实施例首先提供了一种半导体封装结构的形成方法，请参考图2，为所述半导体封装结构的形成方法的流程示意图，具体包括：
步骤S101，提供芯片，所述芯片表面具有焊盘，在所述芯片表面形成暴露出所述焊盘的绝缘层；
步骤S102，在所述绝缘层表面形成第一钝化层，所述第一钝化层覆盖部分焊盘；
步骤S103，在所述焊盘和第一钝化层表面形成电镀种子层，在所述电镀种子层表面形成第二掩膜层，在所述第二掩膜层内形成贯穿所述第二掩膜层的第二开口；
步骤S104，利用电镀工艺在所述第二开口内形成柱状电极；
步骤S105，去除所述第二掩膜层；
步骤S106，在所述电镀种子层表面形成第一掩膜层，所述第一掩膜层对应于柱状电极的位置具有第一开口，所述第一开口的尺寸大于所述柱状电极的尺寸，且所述第一开口侧壁与柱状电极侧壁之间具有间隙；
步骤S107，在所述柱状电极侧壁表面、顶部表面、第一开口暴露出的电镀种子层表面形成扩散阻挡层；
步骤S108，在所述扩散阻挡层表面形成浸润层；
步骤S109，去除所述第一掩膜层和暴露出的电镀种子层，在所述第一钝化层表面形成钝化层，所述钝化层暴露出所述柱状电极；
步骤S110，在所述柱状电极上的浸润层表面形成焊球。
在所述扩散阻挡层表面形成焊球，所述焊球至少包裹在所述柱状电极顶部和侧壁的表面。
具体的，请参考图3至图12，为本发明第一实施例的半导体封装结构的形成过程的剖面结构示意图。
请参考图3，提供芯片100，所述芯片100表面具有焊盘101，在所述芯片100表面形成暴露出所述焊盘101的绝缘层110。
所述芯片100为硅基底、锗基底、绝缘体上硅基底其中的一种，所述芯片100内形成有半导体器件（未图示）和金属互连结构（未图示）等，所述半导体器件与所述焊盘可以位于芯片的同一侧表面，也可以位于芯片的不同侧表面。所述半导体器件与焊盘电学连接，当所述半导体器件与所述焊盘位于芯片的不同侧表面时，利用贯穿所述芯片的硅通孔将焊盘与半导体器件电学连接。
在本实施例中，所述焊盘101和后续形成的位于焊盘表面的电镀种子层构成金属互连结构。后续的柱状电极形成在所述焊盘101上。所述焊盘101的材料为铝、铜、金或银等，所述半导体器件利用所述焊盘101和后续形成的柱状电极、焊球等与外电路相连接。形成所述焊盘101后，在所述芯片100和焊盘101表面形成绝缘材料层，并对所述绝缘材料层进行刻蚀，暴露出所述焊盘101，形成绝缘层110。所述绝缘层110为氧化硅层、氮化硅层或聚酰亚胺树脂层、苯并恶嗪树脂层其中的一层或多层堆叠结构。在本实施例中，所述绝缘层110为氧化硅层。
请参考图4，在所述绝缘层110表面形成第一钝化层111，所述第一钝化层111覆盖部分焊盘101。
由于从芯片制造厂所生产的芯片的焊盘往往较大，使得直接在所述焊盘上形成的柱状电极的尺寸也较大。因此可以在所述绝缘层110表面再形成第一钝化层111，所述第一钝化层111覆盖部分焊盘101，使得暴露出的焊盘101的面积缩小，使得后续形成柱状电极的尺寸缩小，有助于形成密集度高的封装结构。在其他实施例中，也可以不形成所述第一钝化层111，直接在所述绝缘层和焊盘表面形成电镀种子层。所述第一钝化层的材料可以与绝缘层的材料相同，也可以不同。
请参考图5，在所述焊盘101和第一钝化层111表面形成电镀种子层120，在所述电镀种子层120表面形成第二掩膜层130，在所述第二掩膜层130内形成贯穿所述第二掩膜层的第二开口135，所述第二开口135暴露出部分电镀种子层120。
所述电镀种子层120的材料为铝、铜、金、银其中的一种或几种的混合物，形成所述电镀种子层120的工艺为溅射工艺或物理气相沉积工艺。在其他实施例中，在所述焊盘和第一钝化层表面形成凸块底部金属（UBM）层，所述凸块底部金属（UBM）层用于作为电镀种子层。
当所述电镀种子层120的材料为铝时，形成所述电镀种子层120的工艺为溅射工艺，当所述电镀种子层120的材料为铜、金、银其中的一种，形成所述电镀种子层120的工艺为物理气相沉积工艺。在本实施例中，所述电镀种子层120的材料为铜。
所述第二掩膜层130的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种，在本实施例中，所述第二掩膜层130的材料为光刻胶。利用光刻工艺在所述第二掩膜层130内形成贯穿所述第二掩膜层130的第二开口135，所述第二开口135后续用于形成柱状电极。所述第二开口135的俯视视角的尺寸可以大于所述焊盘101的尺寸，也可以等于或小于所述焊盘101的尺寸。
请参考图6，利用电镀工艺在所述第二开口135（如图5所示）内形成柱状电极140。
所述柱状电极140的材料为铜。将所述电镀种子层120与电镀的直流电源的阴极相连接，直流电源的铜阳极浸泡在所述硫酸铜的水溶液中，然后通直流电，在所述第二开口135暴露出的电镀种子层120表面形成铜柱，成为柱状电极140。所述柱状电极140的高度可以与第二开口135的深度相同，也可以低于第二开口135的深度。
在现有技术中，由于焊球直接在平整的铜柱顶部表面形成，由于焊球内部的张力作用，所述焊球经过回流后的最终形状为球形，因此所述焊球的尺寸较大，在本实施例中，由于后续形成的焊球在所述柱状电极140的顶部和侧壁表面形成，在回流过程中，熔融状态的焊锡与位于柱状电极表面的扩散阻挡层表面具有张力，使得所述焊锡较均匀地覆盖在所述扩散阻挡层表面，使得所述铜柱和位于铜柱侧壁的扩散阻挡层、焊锡的总宽度小于所述焊球的宽度，有利于提高焊点密集度，且利用本发明实施例的方法所耗费的焊锡的量小于现有技术耗费的焊锡的量。
请参考图7，去除所述第二掩膜层130（如图6所示）。
去除所述第二掩膜层130的工艺为灰化工艺。去除所述第二掩膜层130后，暴露出所述电镀种子层120。在本实施例中，由于后续工艺形成扩散阻挡层和浸润层的工艺为电镀工艺，此步骤中保留电镀种子层120。
在其他实施例中，当后续形成扩散阻挡层和浸润层的工艺为化学镀工艺，去除部分电镀种子层。去除所述电镀种子层的工艺包括：在所述电镀种子层表面形成第四掩膜层（未图示），所述第四掩膜层覆盖所述柱状电极，以所述第四掩膜层为掩膜，利用湿法刻蚀工艺或干法刻蚀工艺去除所述暴露出的电镀种子层，在所述柱状电极周围保留部分电镀种子层，然后去除所述第四掩膜层。
在其他实施例中，去除所述第二掩膜层后，利用干法刻蚀工艺回刻蚀去除未被柱状电极覆盖的电镀种子层。由于电镀种子层往往很薄，而柱状电极很厚，通过控制刻蚀时间和刻蚀功率，在除去所述电镀种子层的同时不会对所述柱状电极造成较大影响。
请参考图8，在所述电镀种子层120表面形成第一掩膜层150，所述第一掩膜层150对应于柱状电极140的位置具有第一开口155，所述第一开口155的尺寸大于所述柱状电极140的尺寸，且所述第一开口155侧壁与柱状电极140侧壁之间具有间隙。
所述第一掩膜层150的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种，在本实施例中，所述第一掩膜层150为光刻胶层。利用光刻工艺在所述光刻胶层内形成第一开口155。由于所述第一开口155的侧壁与柱状电极140侧壁之间具有间隙，使得后续可以在所述柱状电极的侧壁和顶部形成扩散阻挡层。在本实施例中，所述第一开口155还暴露出位于柱状电极140下方周围的电镀种子层120，使得后续形成的扩散阻挡层的剖面形状为“几”字形。在其他实施例中，所述柱状电极下方未暴露电镀种子层，所述柱状电极完全覆盖在剩余的电镀种子层表面，使得后续只能在所述柱状电极的侧壁和顶部形成扩散阻挡层。
请参考图9，在所述柱状电极140侧壁表面、顶部表面、第一开口155暴露出的电镀种子层120表面形成扩散阻挡层160。
所述扩散阻挡层160用于阻止柱状电极140中的铜与焊球中的锡发生反应形成ε-phase的锡铜界面合金化合物。在本实施例中，所述扩散阻挡层160为镍层。所述镍层可以阻止柱状电极140中的铜扩散到焊球中与焊球中的锡发生反应形成ε-phase的锡铜界面合金化合物，且所述镍层可以避免柱状电极表面发生氧化，影响导通电阻。由于扩散阻挡层位于所述柱状电极与焊球之间，使得所述柱状电极与焊球相隔离，当后续在所述扩散阻挡层或浸润层表面形成焊球，界面上不会形成锡铜界面合金化合物，所述焊球不容易从柱状电极顶部表面脱落。在本实施例中，形成所述扩散阻挡层的工艺为化学镀工艺。在其他实施例中，形成所述扩散阻挡层的工艺也可以为电镀工艺，电镀镍层的电镀液包含氨基磺酸镍700~800克每升，氯化镍6~8克每升，硼酸35~45克每升，PH值为4~6，镀液的温度为45~55摄氏度。
由于化学镀和电镀是在金属表面形成镀层，在本实施例中，所述镍层在所述柱状电极140侧壁和顶部表面、第一开口155暴露出的电镀种子层120表面形成，使得所述扩散阻挡层160的剖面形状为“几”字形，所述扩散阻挡层160的最下端平行于焊盘101表面且与电镀种子层120相连接，使得后续形成的浸润层的剖面形状也为“几”字形，使得后续形成的焊球不仅会位于所述柱状电极140的顶部表面、侧壁表面，还会位于所述电镀种子层120上的浸润层表面，所述焊球与浸润层三个表面接触，提高了焊球与柱状电极之间的结合力，抑制焊球上下或左右晃动，使得焊球不容易脱落，提高了封装结构的可靠性。且由于扩散阻挡层160的剖面形状为“几”字形，所述扩散阻挡层160的最下端平行于焊盘101表面且与电镀种子层120相连接，所述扩散阻挡层160的上端覆盖住所述柱状电极140侧壁和顶部表面，利用所述扩散阻挡层160可以提高柱状电极140与电镀种子层120之间的结合力，使得所述柱状电极140不容易从电镀种子层120表面剥离。
请参考图10，在所述扩散阻挡层160表面形成浸润层170。
在本实施例中，所述浸润层170至少包括金元素、银元素、铟元素或锡元素其中的一种，例如金层、银层、锡层、锡银合金层、锡铟合金层等，形成所述浸润层170的工艺为化学镀工艺或电镀工艺。
由于镍也较容易与空气中的氧发生反应，而具有金元素、银元素、铟元素或锡元素的浸润层170较不容易与空气中的氧发生反应，在所述镍层表面形成所述浸润层，可以避免在镍层表面形成氧化层，且焊锡在具有金元素、银元素、铟元素或锡元素的浸润层170表面具有较佳的浸润性，使得后续回流后形成的焊球与柱状电极具有较强的结合力，所述焊球不容易剥落。
金、银具有较低的电阻，所述浸润层在后续工艺中会在一定程度与焊球、扩散阻挡层相互扩散，形成合金层，所述含有金、银的合金层可以有效降低封装结构的互连电阻。
在本实施例中，所述浸润层170为电镀形成的锡层，电镀锡层的电镀液包括锡酸钠40~60克每升，氢氧化钠10~16克每升，醋酸钠20~30克每升，镀液温度为70~85摄氏度。
由于焊球中主要成分为锡，焊球与所述锡层的成分大致相同，且焊锡和锡层的熔点后较低，在后续的回流工艺中，位于柱状电极上的焊球与所述锡层溶化后会互相扩散，形成一个整体，由于所述锡层的剖面结构为“几”字形，所述焊球最终的剖面结构形状也为“几”字形，所述焊球包裹在所述柱状电极顶部表面、侧壁的表面和所述电镀种子层上的浸润层表面，所述焊球不容易摇动，提高了焊球的可靠性。
在其他实施例中，也可以不形成所述浸润层，在所述扩散阻挡层表面形成焊球。
请参考图11，去除所述第一掩膜层150（请参考图10）和暴露出的电镀种子层120（请参考图10），在所述第一钝化层111表面形成钝化层180，所述钝化层180暴露出所述柱状电极140。
在本实施例中，去除所述第一掩膜层150的工艺为灰化工艺。
在本实施例中，去除所述暴露出的电镀种子层120的工艺为：在所述电镀种子层120表面形成第五掩膜层（未图示），所述第五掩膜层覆盖所述柱状电极，以所述第五掩膜层为掩膜，利用湿法刻蚀工艺或干法刻蚀工艺去除所述暴露出的电镀种子层，然后去除所述第五掩膜层。
在其他实施例中，去除所述暴露出的电镀种子层的工艺为：去除所述第一掩膜层后，利用干法刻蚀工艺回刻蚀去除未被柱状电极覆盖的电镀种子层。由于电镀种子层往往很薄，而柱状电极上的扩散阻挡层或浸润层较厚，通过控制刻蚀时间和刻蚀功率，在除去所述电镀种子层的同时不会对所述扩散阻挡层或浸润层造成较大影响。
所述钝化层180的材料为氧化硅层、氮化硅、氮氧化硅层、聚酰亚胺、环氧树脂、酚醛树脂、苯并恶嗪树脂其中的一种或几种，利用所述钝化层将所述芯片与外界电绝缘，水汽绝缘。在本实施例中，所述钝化层180的材料为环氧树脂，利用网版印刷工艺等将环氧树脂材料覆盖在所述第一钝化层111表面，且所述钝化层180暴露出所述柱状电极，使得后续可以在所述柱状电极上形成焊球。
在其它实施例中，也可以先形成焊球，再形成所述钝化层。
在其他实施例中，也可以不形成所述钝化层，利用所述绝缘层或第一钝化层实现芯片的电绝缘和水汽绝缘。
请参考图12，在所述柱状电极140上的浸润层170表面形成焊球190。
形成所述焊球190的工艺包括焊锡膏形成工艺和回流焊工艺两个步骤，先利用焊锡膏形成工艺将焊锡膏形成于所述柱状电极140表面，在利用回流工艺将所述焊锡膏进行回流，使得形成的焊球190包裹在所述柱状电极140顶部、侧壁的表面以及电镀种子层上的浸润层170表面。其中，所述焊料为锡、锡铅混合物或其它锡合金等，焊锡膏形成工艺包括网版印刷锡膏、点焊形成锡球、化学镀形成锡层、电镀形成锡层等，回流焊工艺包括超声波回流焊工艺、热风式回流焊工艺、红外线回流焊工艺、激光回流焊工艺、气相回流焊工艺等。所述焊锡膏形成工艺和回流焊工艺两个步骤为本领域技术人员的公知技术，在此不作赘述。
由于所述浸润层的表面能较大，浸润性较佳，在回流工艺中，焊锡不仅会位于所述柱状电极140的顶部，还会流到所述柱状电极140的侧壁和侧壁底部，且通过控制所述焊锡膏的量，还可以使得所述焊球190覆盖在电镀种子层上的浸润层170表面。由于本发明实施例的焊球与铜柱的接触面至少包括顶部平面和侧壁弧面，使得外力对所述焊球190进行拨动时，焊球不容易从柱状电极表面剥离。
根据上述形成方法，本发明实施例还提供了一种半导体封装结构，请参考图12，具体包括：芯片100，所述芯片100表面具有焊盘101，位于所述芯片100表面且暴露出所述焊盘101的绝缘层110，位于所述绝缘层110表面且覆盖部分焊盘101的第一钝化层111；位于所述焊盘101和部分第一钝化层111表面的电镀种子层120；位于所述电镀种子层120表面的柱状电极140，所述柱状电极140周围暴露出部分电镀种子层120；位于所述第一钝化层111表面的钝化层180，所述钝化层180暴露出所述柱状电极140；位于所述柱状电极140侧壁表面、顶部表面、柱状电极140底部周围的扩散阻挡层160；位于所述扩散阻挡层160表面的浸润层170，位于所述浸润层170表面的焊球170，所述焊球190包裹在所述柱状电极140顶部、侧壁的表面以及电镀种子层120上的浸润层170表面。
第二实施例
本发明第二实施例提供了另一种半导体封装结构的形成方法，具体的，请参考图13至图23，为本发明第二实施例的半导体封装结构的形成过程的剖面结构示意图。
请参考图13，提供芯片200，所述芯片200表面具有焊盘201，在所述芯片200表面形成暴露出所述焊盘201的绝缘层210。所述焊盘201、后续形成的位于焊盘表面的电镀种子层和位于所述电镀种子层表面的再布线金属层构成金属互连结构。
请参考图14，在所述焊盘201和绝缘层210表面形成电镀种子层220，在所述电镀种子层220表面形成第三掩膜层225，在所述第三掩膜层225内形成贯穿所述第三掩膜层225的沟槽226。
所述第三掩膜层225的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种，在本实施例中，所述第三掩膜层225的材料为光刻胶。利用光刻工艺在所述第三掩膜层225内形成贯穿所述第三掩膜层225的沟槽226，所述沟槽226后续用于形成再布线金属层。所述沟槽226的一端位于所述焊盘201上，所述沟槽226的另一端位于绝缘层210上。
请参考图15，利用电镀工艺在所述沟槽226（如图14所示）内形成再布线金属层227。
所述再布线金属层227为单层结构或多层堆叠结构，在本实施例中，所述再布线金属层227为单层金属结构。所述再布线金属层227的材料为铜。具体的电镀工艺请参考第一实施例。在其他实施例中，也可以先采用溅射工艺或物理气相沉积工艺在所述电镀种子层表面形成铝金属层、铜金属层或铝铜金属层等，然后利用干法刻蚀工艺对所述铝金属层、铜金属层或铝铜金属层等进行刻蚀，形成再布线金属层。
所述再布线金属层227一端位于所述焊盘201上的电镀种子层220表面，另一端位于绝缘层210上的电镀种子层220表面，后续形成的柱状电极形成在所述绝缘层210上的再布线金属层227表面。由于为了提高封装质量，最终形成的封装焊点（即焊球）的间距、位置需要合理设置，封装焊点的位置往往是规则固定的，而半导体芯片的焊盘的位置受限于内部电路布线，焊盘的位置排布往往与理想的封装焊点的排布不同，因此需要利用再布线金属层将焊盘与封装焊点电学连接。
请参考图16，去除所述第三掩膜层225（如图15所示），在所述电镀种子层220和再布线金属层227表面形成第二掩膜层230，在所述第二掩膜层230内形成贯穿所述第二掩膜层230的第二开口235，所述第二开口235暴露出部分再布线金属层227的表面，且所述第二开口235的俯视视角的尺寸小于对应位置的再布线金属层227的尺寸，使得暴露出的再布线金属层227的周围还具有部分再布线金属层227。具体形成工艺请参考第一实施例。
请参考图17，利用电镀工艺在所述第二开口235（如图16所示）内形成柱状电极240。具体形成工艺请参考第一实施例。
请参考图18，去除所述第二掩膜层230（如图17所示）和部分电镀种子层220，所述柱状电极240周围暴露出部分再布线金属层227。在去除所述第二掩膜层230后，暴露出电镀种子层220和再布线金属层227，在所述电镀种子层220、再布线金属层227表面形成第四掩膜层（未图示），所述第四掩膜层覆盖所述柱状电极140、再布线金属层227，以所述第四掩膜层为掩膜，利用湿法刻蚀工艺或干法刻蚀工艺去除所述暴露出的部分电镀种子层220，直到暴露出所述绝缘层210，然后去除所述第四掩膜层。
请参考图19，在所述绝缘层210和再布线金属层227表面形成第一掩膜层250，所述第一掩膜层250对应于柱状电极240的位置具有第一开口255，所述第一开口255的尺寸大于所述柱状电极240的尺寸，且所述第一开口255侧壁与柱状电极240侧壁之间具有间隙。具体形成工艺请参考第一实施例。
请参考图20，在所述柱状电极240侧壁表面、顶部表面、第一开口255暴露出的部分再布线金属层227表面形成扩散阻挡层260。具体形成工艺请参考第一实施例。
请参考图21，在所述扩散阻挡层260表面形成浸润层270。具体形成工艺请参考第一实施例。
请参考图22，去除所述第一掩膜层250（请参考图21），在所述绝缘层210和再布线金属层227表面形成钝化层280，所述钝化层280暴露出所述柱状电极240。具体形成工艺请参考第一实施例。
请参考图23，在所述浸润层270表面形成焊球290，所述焊球290包裹在所述柱状电极240顶部、侧壁的表面以及再布线金属层227上的浸润层270表面。具体形成工艺请参考第一实施例。
根据上述形成方法，本发明第二实施例还提供了一种半导体封装结构，请参考图23，具体包括：芯片200，所述芯片200表面具有焊盘201，位于所述芯片200表面且暴露出所述焊盘201的绝缘层210；位于所述绝缘层210和焊盘201表面的电镀种子层220，位于所述焊盘201和绝缘层210上的电镀种子层220表面的再布线金属层227，所述焊盘201、位于焊盘201和绝缘层210表面的电镀种子层220、位于所述电镀种子层220表面的再布线金属层227构成金属互连结构；位于所述再布线金属层227表面的柱状电极240，所述柱状电极240周围暴露出部分再布线金属层227；位于所述绝缘层210和再布线金属层227表面的钝化层280，所述钝化层280暴露出柱状电极240；位于所述柱状电极240侧壁表面、顶部表面、柱状电极240周围暴露出的再布线金属层227表面的扩散阻挡层260；位于所述扩散阻挡层260表面的浸润层270，位于所述浸润层270表面的焊球290，所述焊球290包裹在所述柱状电极240顶部、侧壁的表面以及再布线金属层227上的浸润层270表面。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种半导体封装结构的形成方法，其特征在于，包括：
提供芯片，所述芯片表面具有金属互连结构，在所述芯片表面形成暴露出所述金属互连结构的绝缘层；
在金属互连结构表面形成柱状电极，所述柱状电极底部周围暴露出部分金属互连结构，所述柱状电极的材料为铜；
在所述柱状电极侧壁表面、顶部表面、柱状电极底部周围暴露出的金属互连结构表面形成扩散阻挡层，所述扩散阻挡层的剖面形状为“几”字形，所述扩散阻挡层的最下端平行于芯片表面且与金属互连结构相连接，所述扩散阻挡层的上端覆盖住所述柱状电极的侧壁和顶部表面，且所述扩散阻挡层适于防止形成锡铜界面合金化合物；
在所述扩散阻挡层表面形成含锡的焊球，所述焊球至少包裹在所述柱状电极顶部表面和侧壁表面，其中，熔融状态的焊锡经过回流过程形成所述焊球，且熔融状态的焊锡与位于柱状电极表面的扩散阻挡层表面具有张力，使得焊锡覆盖在扩散阻挡层表面，以使形成的焊球与柱状电极的接触面至少包括顶部平面和侧壁弧面，且柱状电极和位于柱状电极侧壁的扩散阻挡层、焊锡的总宽度小于位于柱状电极上的焊球宽度。
2.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述焊球还覆盖金属互连结构表面的扩散阻挡层。
3.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述扩散阻挡层为镍层。
4.如权利要求1所述的半导体封装结构的形成方法，其特征在于，在所述扩散阻挡层表面形成浸润层，在所述浸润层表面形成焊球。
5.如权利要求4所述的半导体封装结构的形成方法，其特征在于，所述浸润层的材料至少包括金元素、银元素、铟元素和锡元素中的一种。
6.如权利要求1所述的半导体封装结构的形成方法，其特征在于，形成所述扩散阻挡层的工艺包括：在所述绝缘层表面形成第一掩膜层，所述第一掩膜层对应于柱状电极的位置具有第一开口，所述第一开口的尺寸大于所述柱状电极的尺寸，且所述第一开口侧壁与柱状电极侧壁之间具有间隙；在所述柱状电极侧壁表面、顶部表面、柱状电极底部周围暴露出部分金属互连结构表面利用化学镀工艺或电镀工艺形成扩散阻挡层。
7.如权利要求4所述的半导体封装结构的形成方法，其特征在于，形成所述浸润层的工艺包括：在所述扩散阻挡层表面利用化学镀工艺或电镀工艺形成浸润层。
8.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述金属互连结构为焊盘和位于所述焊盘表面的电镀种子层，在所述电镀种子层上形成柱状电极。
9.如权利要求8所述的半导体封装结构的形成方法，其特征在于，形成所述柱状电极的具体工艺包括：在所述绝缘层和焊盘表面形成电镀种子层，在所述电镀种子层表面形成第二掩膜层，在所述第二掩膜层内形成贯穿所述第二掩膜层的第二开口，所述第二开口暴露出部分电镀种子层的表面；在所述第二开口内形成柱状电极；去除所述第二掩膜层和部分电镀种子层。
10.如权利要求9所述的半导体封装结构的形成方法，其特征在于，在所述绝缘层表面形成钝化层，所述钝化层暴露出所述柱状电极。
11.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述金属互连结构包括焊盘、位于所述焊盘表面的电镀种子层和位于所述电镀种子层表面的再布线金属层，在所述再布线金属层上形成柱状电极。
12.如权利要求11所述的半导体封装结构的形成方法，其特征在于，形成所述柱状电极的具体工艺包括：在所述绝缘层和焊盘表面形成电镀种子层，在所述电镀种子层表面形成再布线金属层；在所述再布线金属层和绝缘层表面形成第二掩膜层，在所述第二掩膜层内形成贯穿所述第二掩膜层的第二开口，所述第二开口暴露出所述部分再布线金属层；在所述第二开口内形成柱状电极；去除所述第二掩膜层和部分电镀种子层。
13.如权利要求12所述的半导体封装结构的形成方法，其特征在于，形成所述再布线金属层的具体工艺包括：在所述电镀种子层表面形成第三掩膜层，在所述第三掩膜层内形成贯穿所述第三掩膜层的沟槽，在所述沟槽暴露出的电镀种子层表面形成再布线金属层，然后去除所述第三掩膜层。
14.如权利要求12所述的半导体封装结构的形成方法，其特征在于，在所述绝缘层和再布线金属层表面形成钝化层，所述钝化层暴露出所述柱状电极。
CN201210443751.1A 2012-11-08 2012-11-08 半导体封装结构的形成方法 Active CN102931097B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210443751.1A CN102931097B (zh) 2012-11-08 2012-11-08 半导体封装结构的形成方法
US14/074,637 US9620468B2 (en) 2012-11-08 2013-11-07 Semiconductor packaging structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210443751.1A CN102931097B (zh) 2012-11-08 2012-11-08 半导体封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN102931097A CN102931097A (zh) 2013-02-13
CN102931097B true CN102931097B (zh) 2016-11-23

Family

ID=47645871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210443751.1A Active CN102931097B (zh) 2012-11-08 2012-11-08 半导体封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN102931097B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555877B (zh) * 2014-11-12 2016-11-01 國立屏東科技大學 化學鍍製程及其錫銀鍍液
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
CN110310939B (zh) * 2018-03-27 2021-04-30 矽品精密工业股份有限公司 基板结构及其制法及导电凸块
CN112289688B (zh) * 2019-07-22 2024-05-07 盛合晶微半导体(江阴)有限公司 一种重新布线层的制备方法
CN111627880A (zh) * 2020-06-04 2020-09-04 厦门通富微电子有限公司 半导体凸块及其制备方法、封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077765A (en) * 1996-10-16 2000-06-20 Casio Computer Co., Ltd. Structure of bump electrode and method of forming the same
US6841872B1 (en) * 2000-01-05 2005-01-11 Hynix Semiconductor Inc. Semiconductor package and fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
CN101355845B (zh) * 2007-07-25 2010-11-17 欣兴电子股份有限公司 具有导电凸块的基板及其工艺
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
CN101764116A (zh) * 2010-01-01 2010-06-30 江阴长电先进封装有限公司 芯片封装凸块结构及其实现方法
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077765A (en) * 1996-10-16 2000-06-20 Casio Computer Co., Ltd. Structure of bump electrode and method of forming the same
US6841872B1 (en) * 2000-01-05 2005-01-11 Hynix Semiconductor Inc. Semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
CN102931097A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
US9620468B2 (en) Semiconductor packaging structure and method for forming the same
CN102237317B (zh) 集成电路元件与封装组件
US8230591B2 (en) Method for fabricating an electronic device substrate
TWI220781B (en) Multi-chip package substrate for flip-chip and wire bonding
KR100339190B1 (ko) 씨4 범프 형성 방법 및 상호 접속 구조
CN102222647B (zh) 半导体裸片及形成导电元件的方法
CN102931097B (zh) 半导体封装结构的形成方法
KR20040012877A (ko) 반도체 장치 및 그 제조 방법
TW200404344A (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
CN202917474U (zh) 半导体封装结构
JP2006237151A (ja) 配線基板および半導体装置
CN102931100B (zh) 半导体封装结构的形成方法
CN102931111B (zh) 半导体封装结构的形成方法
CN102915978B (zh) 半导体封装结构
JP2006114827A (ja) 半導体装置
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN102945836B (zh) 半导体封装结构
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
CN102931159B (zh) 半导体封装结构
JP2002280407A (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
US9589815B2 (en) Semiconductor IC packaging methods and structures
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
TW200941637A (en) Substrate structure and manufacturing method thereof
CN203179867U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong