CN111627880A - 半导体凸块及其制备方法、封装结构 - Google Patents

半导体凸块及其制备方法、封装结构 Download PDF

Info

Publication number
CN111627880A
CN111627880A CN202010499138.6A CN202010499138A CN111627880A CN 111627880 A CN111627880 A CN 111627880A CN 202010499138 A CN202010499138 A CN 202010499138A CN 111627880 A CN111627880 A CN 111627880A
Authority
CN
China
Prior art keywords
layer
metal
functional layer
metal functional
under bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010499138.6A
Other languages
English (en)
Inventor
莫雷清
简永幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202010499138.6A priority Critical patent/CN111627880A/zh
Publication of CN111627880A publication Critical patent/CN111627880A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体凸块及其制备方法、封装结构。制备方法包括：提供基底；在基底上形成凸块下金属层；对凸块下金属层进行第一次构图工艺，以在凸块下金属层上形成第一金属功能层；对凸块下金属层和第一金属功能层进行第二次构图工艺，形成覆盖第一金属功能层表面的第二金属功能层。采用两次构图工艺分别形成第一金属功能层以及覆盖在第一金属功能层上的第二金属功能层，可以避免第一金属功能层直接暴露在空气中，从而可以有效避免第一金属功能层(活性较强，如铜等)在空气中发生氧化和腐蚀等导致失效的现象发生，提高半导体凸块的制作良率，并能够有效避免应用该半导体凸块的芯片发生漏电情况，提高芯片的安全性能。

Description

半导体凸块及其制备方法、封装结构
技术领域
本发明属于半导体器件技术领域，具体涉及一种半导体凸块、一种半导体凸块的制备方法以及一种封装结构。
背景技术
凸块技术常被用于集成电路的封装工艺中，然而为了降低纯金凸块较高的成本，铜镍金凸块越来越多的被用于封装工艺中。
铜镍金凸块生长的目前工艺制程主要包括溅射、曝光和显影、电镀以及刻蚀等。
但是，在电镀铜镍金的过程中，是电镀铜、电镀镍、电镀金逐层电镀的，其中电镀镍是作为铜和金之间的阻隔层，防止铜和金之间共晶存在的，在最后去除光阻后，下层电镀铜侧壁完全裸露在外面，然而铜特性较活泼，在空气中极易发生氧化和腐蚀而导致失效，最终导致芯片漏电失效。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种半导体凸块、一种半导体凸块的制备方法以及一种封装结构。
本发明的一方面，提供一种半导体凸块的制备方法，包括：
提供基底；
在所述基底上形成凸块下金属层；
对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层；
对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层；
所述凸块下金属层、所述第一金属功能层和所述第二金属功能层形成所述半导体凸块。
在可选地一些实施方式中，所述对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层，包括：
在所述凸块下金属层上形成第一光刻胶层，图形化所述第一光刻胶层以形成第一开窗区域；
在所述第一开窗区域内形成所述第一金属功能层，并去除其余所述第一光刻胶层。
在可选地一些实施方式中，所述对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层，包括：
在所述凸块下金属层和所述第一金属功能层上形成第二光刻胶层，图形化所述第二光刻胶层以形成第二开窗区域，所述第二开窗区域与所述第一开窗区域相对应；
在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，并去除其余所述第二光刻胶层。
在可选地一些实施方式中，所述第二开窗区域在所述第一开窗区域上的正投影落在所述第一开窗区域外侧。
在可选地一些实施方式中，所述第二开窗区域宽度不小于所述第一金属功能层的宽度和所述第二金属功能层的宽度之和。
在可选地一些实施方式中，所述在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，包括：
形成覆盖所述第一金属功能层的阻隔层；
形成覆盖所述阻隔层的功能层；
所述阻隔层和所述功能层形成所述第二金属功能层。
在可选地一些实施方式中，所述在所述基底上形成凸块下金属层，包括：
在所述基底上通过溅射工艺形成第一金属层；
在所述第一金属层上通过溅射工艺形成第二金属层；
所述第一金属层和所述第二金属层形成所述凸块下金属层。
在可选地一些实施方式中，所述第一金属功能层包括铜功能层；
所述第二金属功能层包括依次覆盖在所述铜功能层上的镍阻隔层和金功能层。
本发明的另一方面，提供一种半导体凸块，采用前文记载的所述的方法制备形成。
本发明的另一方面，提供一种封装结构，所述封装结构包括前文记载的所述的半导体凸块。
本发明的半导体凸块及其制备方法，采用两次构图工艺分别形成第一金属功能层以及覆盖在第一金属功能层上的第二金属功能层，由于第二金属功能层覆盖在第一金属功能层上，这样可以避免第一金属功能层直接暴露在空气中，从而可以有效避免第一金属功能层(活性较强，如铜等)在空气中发生氧化和腐蚀等导致失效的现象发生，提高半导体凸块的制作良率，并能够有效避免应用该半导体凸块的芯片发生漏电情况，提高芯片的安全性能。
附图说明
图1为本发明一实施例的半导体凸块的制备方法的工艺流程图；
图2a～图2h为本发明另一实施例的半导体凸块的制备方法的工艺流程图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明的一方面，如图1所示，涉及一种半导体凸块的制备方法S100，包括：
S110、提供基底。
示例性的，在本步骤中，基底可以是硅基底，或者，基底也可以是晶圆或晶片等，当然，除此以外，本领域技术人员还可以根据实际需要，选择其他一些基底结构，本实施例对此并不限制。
S120、在所述基底上形成凸块下金属层。
示例性的，在本步骤中，一并结合图2a，可以在基底110上通过溅射(如等离子体溅射等)等工艺形成凸块下金属层(Under Bump Metallurgy，UBM)120，该凸块下金属层120的金属可以选自钛、钛钨合金、铜、镍、铬铜合金、镍钒合金、镍金合金、铝等中的任意一种材质。当然，除此以外，本领域技术人员还可以根据实际需要，采用其他工艺制作形成凸块下金属层120，例如，还可以采用热蒸发、等离子体增强化学气相沉积(Plasma EnhancedVapor Deposition，PECVD)、低压化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)、大气压化学气相沉积(Atmospheric Pressure Chemical VaporDeposition，APCVD)或电子回旋谐振化学气相沉积(Electron Cyclotron ResonanceChemical Vapor Deposition，ECR-CVD)等形成凸块下金属层120，本实施例对此并不限制。此外，凸块下金属层120的具体材料也可以根据实际需要进行确定，本实施例对此并不限制。
S130、对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层。
示例性的，在本步骤中，一并结合图2c至图2d，本实施例采用光刻构图工艺在凸块下金属层120上形成第一金属功能层130，具体光刻构图工艺详见下文表述，在此不做具体陈述。当然，除了可以采用光刻构图工艺在凸块下金属层120上形成所需要的第一金属功能层130以外，本领域技术人员还可以根据实际需要，采用其他一些构图工艺来形成所需结构的第一金属功能层130，本实施例对此并不限制。此外，对于第一金属功能层130的具体材料并没有作出限定，例如，该第一金属功能层130可以采用钛、钛钨合金、铜、镍、铬铜合金、镍钒合金、镍金合金、铝等材质，优选地采用铜材质。
S140、对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层；所述凸块下金属层、所述第一金属功能层和所述第二金属功能层形成所述半导体凸块。
示例性的，在本步骤中，一并结合图2e至图2h，本实施例采用光刻构图工艺在第一金属功能层130上形成覆盖第一金属功能层130的第二金属功能层140，具体光刻构图工艺详见下文表述，在此不做具体陈述。当然，除了可以采用光刻构图工艺在第一金属功能层130上形成所需要的第二金属功能层140以外，本领域技术人员还可以根据实际需要，采用其他一些构图工艺来形成所需结构的第二金属功能层140，本实施例对此并不限制。此外，对于第一金属功能层140的具体材料并没有作出限定，例如，该第二金属功能层140可以采用钛、钛钨合金、铜、镍、铬铜合金、镍钒合金、镍金合金、铝等材质，优选地采用镍金合金。
本实施例的半导体凸块的制备方法，采用两次构图工艺分别形成第一金属功能层以及覆盖在第一金属功能层上的第二金属功能层，由于第二金属功能层覆盖在第一金属功能层上，这样可以避免第一金属功能层直接暴露在空气中，从而可以有效避免第一金属功能层(活性较强，如铜等)在空气中发生氧化和腐蚀等导致失效的现象发生，提高半导体凸块的制作良率，并能够有效避免应用该半导体凸块的芯片发生漏电情况，提高芯片的安全性能。
在可选地一些实施方式中，所述对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层，包括：
在所述凸块下金属层上形成第一光刻胶层，图形化所述第一光刻胶层以形成第一开窗区域。在所述第一开窗区域内形成所述第一金属功能层，并去除其余所述第一光刻胶层。
示例性的，如图2b所示，先在凸块下金属层120上采用旋涂等工艺形成整层的第一光刻胶层150，之后利用提前设计好的掩膜版(图中并未示出)，以掩膜版为掩膜，对第一光刻胶层150进行曝光和显影工艺，形成所需要的第一开窗区域151。
应当理解的是，根据光刻胶的类型，其分为正性光刻胶和负性光刻胶，在采用正性光刻胶时，可以将需要开窗的区域处所对应的掩膜版设置成透光区，掩膜版其余区域设置成遮光区，这样，在采用光照照射掩膜版时，光线经过透光区射向第一光刻胶层150，第一光刻胶层150在对应透光区的位置发生溶解，最终形成所需要的第一开窗区域151。反之，在采用负性光刻胶时，可以将需要开窗的区域处所对应的掩膜版设置成遮光区，掩膜版其余区域设置成透光区，这样，在采用光照照射掩膜版时，光线无法透过遮光区射向第一光刻胶层150，第一光刻胶层150在对应遮光区的位置发生溶解，最终形成所需要的第一开窗区域151，如图2b所示。
如图2c所示，在第一光刻胶层150上形成了所需要的第一开窗区域151后，采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺在第一开窗区域151内形成第一金属功能层130(如铜功能层等)，之后，将其余的第一光刻胶层150通过刻蚀等工艺去除，如图2d所示。
在可选地一些实施方式中，所述对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层，包括：
在所述凸块下金属层和所述第一金属功能层上形成第二光刻胶层，图形化所述第二光刻胶层以形成第二开窗区域，所述第二开窗区域与所述第一开窗区域相对应。在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，并去除其余所述第二光刻胶层。
示例性的，如图2e所示，在凸块下金属层120和第一金属功能层130上通过旋涂等工艺形成整层的第二光刻胶层160，之后利用提前设计好的掩膜版(图中并未示出)，以掩膜版为掩膜，对第二光刻胶层160进行曝光和显影工艺，形成所需要的第二开窗区域161，该第二开窗区域161的位置需与第一开窗区域151相对应。
应当理解的是，根据光刻胶的类型，其分为正性光刻胶和负性光刻胶，在采用正性光刻胶时，可以将需要开窗的区域处所对应的掩膜版设置成透光区，掩膜版其余区域设置成遮光区，这样，在采用光照照射掩膜版时，光线经过透光区射向第二光刻胶层160，第二光刻胶层160在对应透光区的位置发生溶解，最终形成所需要的第二开窗区域161。反之，在采用负性光刻胶时，可以将需要开窗的区域处所对应的掩膜版设置成遮光区，掩膜版其余区域设置成透光区，这样，在采用光照照射掩膜版时，光线无法透过遮光区射向第二光刻胶层160，第二光刻胶层160在对应遮光区的位置发生溶解，最终形成所需要的第二开窗区域161，如图2e所示。
如图2f所示，在第二光刻胶层160上形成了所需要的第二开窗区域161后，采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺在第二开窗区域161内形成覆盖第一金属功能层130的第二金属功能层140，之后，将其余的第二光刻胶层160通过湿法刻蚀等工艺去除，如图2g所示，最后，如图2h所示，将其余凸块下金属层120通过湿法刻蚀等工艺去除，最终得到所需要的半导体凸块200。
如图2c和图2e所示，为了便于在第二开窗区域161内形成完全覆盖第一金属功能层130的第二金属功能层140，所述第二开窗区域161在所述第一开窗区域151上的正投影落在所述第一开窗区域151外侧。也就是说，如图2c和图2e所示，第二开窗区域161的尺寸大于所述第一开窗区域151的尺寸，这样，可以在第一金属功能层130的顶面以及侧面形成完全包覆第一金属功能层130的第二金属功能层140。
不难理解，第二开窗区域161尺寸也不适宜超出第一开窗区域151尺寸过多，在第二开窗区域161尺寸过大时，会导致填充在该第二开窗区域161中的第二金属功能层160的浪费。优选地，所述第二开窗区域161宽度不小于所述第一金属功能层130的宽度和所述第二金属功能层140的宽度之和，更优选地，所述第二开窗区域161宽度等于所述第一金属功能层130的宽度和所述第二金属功能层140的宽度之和。
在可选地一些实施方式中，所述在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，包括：
形成覆盖所述第一金属功能层的阻隔层，形成覆盖所述阻隔层的功能层，所述阻隔层和所述功能层形成所述第二金属功能层。
示例性的，如图2f所示，首先，采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺形成覆盖所述第一金属功能层130的阻隔层141。之后，采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺形成覆盖所述阻隔层141的功能层142。
本实施例的半导体凸块的制备方法，首先形成覆盖所述第一金属功能层的阻隔层，之后再形成覆盖所述阻隔层的功能层借助所设置的阻隔层，能够有效防止第一金属功能层(如铜等)和功能层(如金等)之间共晶存在，提高半导体凸块的制备良率。
作为一个具体示例，第一金属功能层130采用铜功能层，阻隔层141采用镍阻隔层，功能层142采用金功能层。也即本实施例制备方法所制作形成的半导体凸块，采用合金凸块的形式，能够有效降低纯金凸块的制作成本，此外，在铜功能层和金功能层之间设置有镍阻隔层，可以有效防止铜和金之间共晶存在，提高半导体凸块的良率以及使用性能。
在可选地一些实施方式中，所述在所述基底上形成凸块下金属层，包括：
在所述基底上通过溅射工艺形成第一金属层，在所述第一金属层上通过溅射工艺形成第二金属层，所述第一金属层和所述第二金属层形成所述凸块下金属层。
示例性的，如图2a所示，在基底110上先通过溅射等工艺形成第一金属层121，之后，在第一金属层121上通过溅射等工艺形成第二金属层122，两者形成所述凸块下金属层120。第一金属层121和第二金属层122具体制作材料并没有作出限定，例如，可以选用钛、钛钨合金、铜、镍、铬铜合金、镍钒合金、镍金合金、铝等金属材料，本实施例对此并不限制。
本发明的另一方面，提供一种半导体凸块，采用前文记载的所述的方法制备形成。
本实施例的半导体凸块，采用前文的制备方法制作形成，其采用两次构图工艺分别形成第一金属功能层以及覆盖在第一金属功能层上的第二金属功能层，由于第二金属功能层覆盖在第一金属功能层上，这样可以避免第一金属功能层直接暴露在空气中，从而可以有效避免第一金属功能层(活性较强，如铜等)在空气中发生氧化和腐蚀等导致失效的现象发生，提高半导体凸块的制作良率，并能够有效避免应用该半导体凸块的芯片发生漏电情况，提高芯片的安全性能。
本发明的另一方面，提供一种封装结构，所述封装结构包括前文记载的所述的半导体凸块。
本实施例的封装器件，采用前文记载的半导体凸块，其采用两次构图工艺分别形成第一金属功能层以及覆盖在第一金属功能层上的第二金属功能层，由于第二金属功能层覆盖在第一金属功能层上，这样可以避免第一金属功能层直接暴露在空气中，从而可以有效避免第一金属功能层(活性较强，如铜等)在空气中发生氧化和腐蚀等导致失效的现象发生，提高半导体凸块的制作良率，并能够有效避免应用该半导体凸块的芯片发生漏电情况，提高芯片的安全性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种半导体凸块的制备方法，其特征在于，包括：
提供基底；
在所述基底上形成凸块下金属层；
对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层；
对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层；
所述凸块下金属层、所述第一金属功能层和所述第二金属功能层形成所述半导体凸块。
2.根据权利要求1所述的方法，其特征在于，所述对所述凸块下金属层进行第一次构图工艺，以在所述凸块下金属层上形成第一金属功能层，包括：
在所述凸块下金属层上形成第一光刻胶层，图形化所述第一光刻胶层以形成第一开窗区域；
在所述第一开窗区域内形成所述第一金属功能层，并去除其余所述第一光刻胶层。
3.根据权利要求2所述的方法，其特征在于，所述对所述凸块下金属层和所述第一金属功能层进行第二次构图工艺，形成覆盖所述第一金属功能层表面的第二金属功能层，包括：
在所述凸块下金属层和所述第一金属功能层上形成第二光刻胶层，图形化所述第二光刻胶层以形成第二开窗区域，所述第二开窗区域与所述第一开窗区域相对应；
在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，并去除其余所述第二光刻胶层。
4.根据权利要求3所述的方法，其特征在于，所述第二开窗区域在所述第一开窗区域上的正投影落在所述第一开窗区域外侧。
5.根据权利要求4所述的方法，其特征在于，所述第二开窗区域宽度不小于所述第一金属功能层的宽度和所述第二金属功能层的宽度之和。
6.根据权利要求3所述的方法，其特征在于，所述在所述第二开窗区域内形成覆盖所述第一金属功能层的第二金属功能层，包括：
形成覆盖所述第一金属功能层的阻隔层；
形成覆盖所述阻隔层的功能层；
所述阻隔层和所述功能层形成所述第二金属功能层。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述在所述基底上形成凸块下金属层，包括：
在所述基底上通过溅射工艺形成第一金属层；
在所述第一金属层上通过溅射工艺形成第二金属层；
所述第一金属层和所述第二金属层形成所述凸块下金属层。
8.根据权利要求1至6任一项所述的方法，其特征在于，所述第一金属功能层包括铜功能层；
所述第二金属功能层包括依次覆盖在所述铜功能层上的镍阻隔层和金功能层。
9.一种半导体凸块，其特征在于，采用权利要求1至8任一项所述的方法制备形成。
10.一种封装结构，其特征在于，所述封装结构包括权利要求9所述的半导体凸块。
CN202010499138.6A 2020-06-04 2020-06-04 半导体凸块及其制备方法、封装结构 Pending CN111627880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010499138.6A CN111627880A (zh) 2020-06-04 2020-06-04 半导体凸块及其制备方法、封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010499138.6A CN111627880A (zh) 2020-06-04 2020-06-04 半导体凸块及其制备方法、封装结构

Publications (1)

Publication Number Publication Date
CN111627880A true CN111627880A (zh) 2020-09-04

Family

ID=72273117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010499138.6A Pending CN111627880A (zh) 2020-06-04 2020-06-04 半导体凸块及其制备方法、封装结构

Country Status (1)

Country Link
CN (1) CN111627880A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652523A (zh) * 2020-12-21 2021-04-13 厦门市三安集成电路有限公司 一种半导体器件的背金工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931159A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构
CN102931100A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102945836A (zh) * 2012-11-08 2013-02-27 南通富士通微电子股份有限公司 半导体封装结构
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931159A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构
CN102931100A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102945836A (zh) * 2012-11-08 2013-02-27 南通富士通微电子股份有限公司 半导体封装结构
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652523A (zh) * 2020-12-21 2021-04-13 厦门市三安集成电路有限公司 一种半导体器件的背金工艺

Similar Documents

Publication Publication Date Title
US6989326B2 (en) Bump manufacturing method
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
US20080136038A1 (en) Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
US7491556B2 (en) Efficient method of forming and assembling a microelectronic chip including solder bumps
US20120009777A1 (en) UBM Etching Methods
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
US6413878B1 (en) Method of manufacturing electronic components
US11587866B2 (en) Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
KR102455704B1 (ko) 신뢰성이 향상된 접합 패드
US6639314B2 (en) Solder bump structure and a method of forming the same
CN111627880A (zh) 半导体凸块及其制备方法、封装结构
US7053490B1 (en) Planar bond pad design and method of making the same
JP2008218884A (ja) 半導体装置およびその製造方法
TWI677057B (zh) 形成用於接合晶圓之積體電路結構之方法及所產生的結構
US8569180B2 (en) Method and structure of wafer level encapsulation of integrated circuits with cavity
JP2002093811A (ja) 電極および半導体装置の製造方法
JP2011029314A (ja) 半導体装置の製造方法
KR100639703B1 (ko) 금속기저층의 언더컷 보상 방법 및 그를 이용한 웨이퍼레벨 칩 스케일 패키지 제조 방법
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
US7015130B2 (en) Method for making UBM pads and bumps on wafer
JP2001035876A (ja) フリップチップ接続構造、半導体装置および半導体装置製造方法
US5942448A (en) Method of making contacts on an integrated circuit
US7261828B2 (en) Bumping process
JP3506686B2 (ja) 半導体装置の製造方法
US20240162082A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200904

RJ01 Rejection of invention patent application after publication