CN110854066A - 一种半导体电镀方法 - Google Patents

一种半导体电镀方法 Download PDF

Info

Publication number
CN110854066A
CN110854066A CN201911187893.4A CN201911187893A CN110854066A CN 110854066 A CN110854066 A CN 110854066A CN 201911187893 A CN201911187893 A CN 201911187893A CN 110854066 A CN110854066 A CN 110854066A
Authority
CN
China
Prior art keywords
metal
electroplating
substrate
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911187893.4A
Other languages
English (en)
Inventor
孙其梁
程进
徐乃涛
李宋泽
袁佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Micro Vision Sensor Technology Co Ltd
Original Assignee
Wuxi Micro Vision Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Micro Vision Sensor Technology Co Ltd filed Critical Wuxi Micro Vision Sensor Technology Co Ltd
Priority to CN201911187893.4A priority Critical patent/CN110854066A/zh
Publication of CN110854066A publication Critical patent/CN110854066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Abstract

本发明的半导体电镀方法采取两次电镀工艺，三层金属的特殊结构，在硅片衬底表面形成第一金属层和第二金属层，并且通过二次电镀工艺，在第一金属和第二金属表面和侧面电镀第三金属，第三金属采用较稳定的金属材料，可以有效防止第二金属被氧化，从而改善金属层的形貌，并改善芯片的性能以及延长使用寿命。

Description

一种半导体电镀方法
技术领域
本发明涉及电镀技术领域，尤其是一种可以保护金属表面与侧壁不被氧化的半导体电镀方法。
背景技术
电镀工艺是利用电解原理在导电体表面镀上一层金属的表面加工方法，通常是将被镀基体放在含有预镀金属的盐类溶液中，以被镀基体为阴极，通过电解作用，使镀液中预镀金属的阳离子在基体表面沉积出来，进而在基体表面形成金属镀层。通过电镀工艺可以增强基体的导电性、抗腐蚀性、耐磨性等，因此在电子工业、通信、军工、航天等领域中具有广泛的应用。
在半导体加工技术中，电镀工艺多以硅圆片为被镀基体，通过在特定区域电镀形成金属层或者金属导线，以实现所需的具体电路功能。如图1所示为现有技术在半导体基体上电镀金属的方法，首先选择合适的硅圆片，在表面生长金属种子层，然后整面涂覆光刻胶，进行光刻工艺得到目标图形，再通过电镀工艺，在没有光刻胶覆盖的区域即可电镀得到一定厚度的金属层，最后去除光刻胶以及光刻胶下方的金属种子层，得到最终目标图形的金属层，实现电路功能。但是，现有的电镀工艺在形成电镀金属后，若金属是比较活泼的，例如铁、铜等，则金属表面和侧壁容易被氧化，导致金属层形貌变差，而且氧化层的存在也将大大影响半导体芯片的可靠性，大大降低芯片良品率以及使用寿命。
发明内容
本申请人针对现有的半导体电镀金属工艺中，存在的电镀金属表面和侧面容易被氧化，导致金属形貌变差，影响半导体芯片可靠性以及降低使用寿命等问题，提供一种在半导体基体上可以保护金属表面和侧壁不被氧化的电镀方法，有效防止活泼金属被氧化，进而改善金属层形貌，提高芯片良品率以及增加芯片使用寿命。
本发明所采用的技术方案如下：
一种半导体电镀方法，包括以下步骤：
S1步骤，选材清洗：对衬底进行清洗、干燥；
S2步骤，制备第一金属层区域：在衬底表面沉积第一金属，并通过光刻和金属腐蚀工艺，形成第一金属层图形；
S3步骤，在衬底表面沉积第二金属种子层；
S4步骤，制备第二金属层电镀图形：在第二金属种子层表面进行光刻工艺，露出第二金属种子层，形成第二金属层电镀图形；
S5步骤，电镀第二金属：对衬底进行电镀工艺，没有被光刻胶覆盖的区域电镀生成第二金属；
S6步骤，去除光刻胶：去除衬底表面的光刻胶；
S7步骤，去除第二金属种子层：通过干法刻蚀工艺，去除衬底表面裸露的第二金属种子层；
S8步骤，自定位电镀第三金属：对衬底进行第二次电镀工艺，在第一金属和第二金属的表面以及侧壁电镀形成第三金属。
或者，一种半导体电镀方法，包括以下步骤：
S1步骤，选材清洗：对衬底进行清洗、干燥；
S2步骤，制备第一金属层区域：在衬底表面沉积第一金属，并通过光刻和金属腐蚀工艺，形成第一金属层图形；
S3步骤，在衬底表面沉积第二金属种子层；
S4步骤，电镀第二金属：对衬底进行电镀工艺，衬底表面被电镀生成第二金属；
S5步骤，制备第二金属层电镀图形：在第二金属表面涂覆光刻胶，进行光刻、显影工艺，得到第二金属的目标图形；
S6步骤，金属腐蚀，去除光刻胶：通过干法或者湿法腐蚀工艺，刻蚀第二金属，再去除光刻胶；
S7步骤，自定位电镀第三金属：对衬底进行第二次电镀工艺，在第一金属和第二金属的表面以及侧壁电镀形成第三金属。
作为上述技术方案的进一步改进：
所述衬底为硅片。
所述衬底上加工有集成电路或者MEMS结构。
所述S2步骤中的第一金属层图形包括硅片中心或单个芯片核心区域的金属电路图形，以及边缘的电镀电极。
所述第二金属为铁或者铜等活泼金属。
所述第三金属为金或者铂金等稳定金属。
所述S6步骤中去除衬底表面的光刻胶的方法为剥离工艺。
本发明的有益效果如下：
本发明在硅片衬底表面形成第一金属层和第二金属层，并且通过二次电镀工艺，在第一金属和第二金属表面和侧面电镀第三金属，第三金属采用较稳定的金属材料，可以有效防止第二金属被氧化，从而改善金属层的形貌，并改善芯片的性能以及延长使用寿命。
本发明的电镀方法中，在电镀第三金属时，无需再制备专用的种子金属层，利用衬底表面已存在的金属，自定位电镀形成第三金属，工艺简单，而且可以保证只在已有金属表面和侧面形成第三金属，避免形成其他的短路结构，保证芯片的可靠性。
附图说明
图1为现有技术电镀工艺的流程示意图。
图2为本发明电镀工艺的流程示意图。
图3A~3H为图2中对应的工艺步骤示意图。
图中：1、衬底；2、第一金属；3、第二金属种子层；4、光刻胶；5、第二金属；6、第三金属。
具体实施方式
下面结合附图，说明本发明的具体实施方式。
实施例一：
如图2和图3A~3H所示为本发明的电镀方法，包括以下工艺步骤：
S1步骤，如图3A所示，选材清洗：选择合格的硅片作为衬底1，对衬底1进行清洗、干燥等工艺，使得衬底1的表面干净。当然，衬底1正面可以先行加工芯片所需的电路或者MEMS结构。
S2步骤，如图3B所示，制备第一金属层区域：首先，在硅片表面沉积第一金属2，并通过光刻和金属腐蚀工艺，将多余的第一金属2腐蚀去除，形成第一金属层所需的目标图形。图3B中左侧的第一金属2图形代表硅片中心区域或者单个芯片核心区域的金属电路图形，右侧的第一金属2代表边缘的电镀电极，电极用于和外部引线连接，从而实现硅片边缘电镀电极和目标区域电路的电学连接。本发明中，第一金属2优选为铝、金或者铂金等半导体工艺中常用的金属材料。
S3步骤，如图3C所示，沉积第二金属种子层3，第二金属种子层3布满整个硅片表面。
S4步骤，如图3D所示，涂胶光刻工艺，制备第二金属层电镀图形：在第二金属种子层3表面涂覆光刻胶作掩蔽层，进行光刻、显影工艺，得到需要电镀第二金属的目标图形，其中没有被光刻胶覆盖的区域即第二金属电镀区域，露出第二金属种子层3。
S5步骤，如图3E所示，电镀第二金属5：将硅片放置在电镀液中进行电镀工艺，硅片表面没有被光刻胶覆盖的区域，将被电镀生成第二金属5。本发明中，第二金属5优选为铁、铜等活泼金属材料。
S6步骤，如图3F所示，去除光刻胶：通过剥离工艺去除硅片表面的光刻胶4，衬底1表面得到目标电镀图形的第二金属层。当然，也可以使用湿法去胶工艺得到目标电镀图形，但是会对第二金属5造成损伤，本发明中优选为剥离工艺。
S7步骤，如图3G所示，去除第二金属种子层：通过干法刻蚀工艺，去除硅片表面的第二金属种子层3，此时衬底1表面分为有金属覆盖的电路图形以及没有金属覆盖的裸露区域。通过电镀形成的第二金属5与硅圆片边缘的电镀电极通过第一金属2连接。
S8步骤，如图3H所示，自定位电镀第三金属6：将硅片放置在电镀液中，通过电镀工艺，在第一金属2和第二金属5的表面以及侧壁电镀形成第三金属6。由于电镀工艺中，有金属种子层的区域才能电镀金属，因此，硅片表面没有被金属覆盖的区域不会形成第三金属6，只在第一金属2和第二金属5表面和侧壁生成第三金属6。本发明中，第三金属6优选为金、铂金等较为稳定的金属材料，覆盖在第二金属5表面，可以有效防止第二金属5的表面和侧壁氧化，改善金属层的整体形貌。
通过以上电镀工艺制备的金属层，包括直接沉积在衬底1表面的第一金属2，第一金属2包括芯片核心区域电路结构以及电极结构，在第一金属2上除电极结构以外的区域电镀有第二金属5，以及第一金属2和第二金属5表面和侧面电镀的第三金属6。本发明中，通过两次电镀工艺，在作为活泼金属的第二金属5的表面和侧面电镀一层较稳定的金属层，即第三金属6，可以有效防止第二金属5被氧化，从而改善金属层的形貌，并且可以改善芯片的性能以及延长使用寿命。而且，本发明的电镀方法中，在电镀第三金属6的时候，无需再制备专用的种子金属层，利用衬底1表面已存在的金属，自定位电镀形成第三金属6，一方面工艺简单，另一方面，可以保证只在已有金属表面和侧面形成第三金属6，避免形成其他的短路结构，保证芯片的可靠性。
实施例二：
本实施例中制备S1~S3步骤与实施例一相同，其余步骤如下：
S4步骤，电镀第二金属5：将硅片放置在电镀液中进行电镀工艺，硅片表面被电镀生成第二金属5。
S5步骤，涂胶光刻工艺，制备第二金属层电镀图形：在第二金属5表面涂覆光刻胶，进行光刻、显影工艺，得到第二金属的目标图形。
S6步骤，金属腐蚀，去除光刻胶：通过干法或者湿法腐蚀工艺，刻蚀第二金属5，去掉多余的金属，然后湿法去除光刻胶。
S7步骤，自定位电镀第三金属6：将硅片放置在电镀液中，通过电镀工艺，在第一金属2和第二金属5的表面以及侧壁电镀形成第三金属6。
以上描述是对本发明的解释，不是对发明的限定，在不违背本发明精神的情况下，本发明可以作任何形式的修改。

Claims (8)

1.一种半导体电镀方法，其特征在于：包括以下步骤：
S1步骤，选材清洗：对衬底（1）进行清洗、干燥；
S2步骤，制备第一金属层区域：在衬底（1）表面沉积第一金属（2），并通过光刻和金属腐蚀工艺，形成第一金属层图形；
S3步骤，在衬底（1）表面沉积第二金属种子层（3）；
S4步骤，制备第二金属层电镀图形：在第二金属种子层（3）表面进行光刻工艺，露出第二金属种子层（3），形成第二金属层电镀图形；
S5步骤，电镀第二金属（5）：对衬底（1）进行电镀工艺，没有被光刻胶覆盖的区域电镀生成第二金属（5）；
S6步骤，去除光刻胶：去除衬底（1）表面的光刻胶（4）；
S7步骤，去除第二金属种子层：通过干法刻蚀工艺，去除衬底（1）表面裸露的第二金属种子层（3）；
S8步骤，自定位电镀第三金属（6）：对衬底（1）进行第二次电镀工艺，在第一金属（2）和第二金属（5）的表面以及侧壁电镀形成第三金属（6）。
2.一种半导体电镀方法，其特征在于：包括以下步骤：
S1步骤，选材清洗：对衬底（1）进行清洗、干燥；
S2步骤，制备第一金属层区域：在衬底（1）表面沉积第一金属（2），并通过光刻和金属腐蚀工艺，形成第一金属层图形；
S3步骤，在衬底（1）表面沉积第二金属种子层（3）；
S4步骤，电镀第二金属（5）：对衬底（1）进行电镀工艺，衬底（1）表面被电镀生成第二金属（5）；
S5步骤，制备第二金属层电镀图形：在第二金属（5）表面涂覆光刻胶，进行光刻、显影工艺，得到第二金属（5）的目标图形；
S6步骤，金属腐蚀，去除光刻胶：通过干法或者湿法腐蚀工艺，刻蚀第二金属（5），再去除光刻胶；
S7步骤，自定位电镀第三金属（6）：对衬底（1）进行第二次电镀工艺，在第一金属（2）和第二金属（5）的表面以及侧壁电镀形成第三金属（6）。
3.根据权利要求1或2所述的半导体电镀方法，其特征在于：所述衬底（1）为硅片。
4.根据权利要求3所述的半导体电镀方法，其特征在于：所述衬底（1）上加工有集成电路或者MEMS结构。
5.根据权利要求1或2所述的半导体电镀方法，其特征在于：所述S2步骤中的第一金属层图形包括硅片中心或单个芯片核心区域的金属电路图形，以及边缘的电镀电极。
6.根据权利要求1或2所述的半导体电镀方法，其特征在于：所述第二金属（5）为铁或者铜等活泼金属。
7.根据权利要求1或2所述的半导体电镀方法，其特征在于：所述第三金属（6）为金或者铂金等稳定金属。
8.根据权利要求1所述的半导体电镀方法，其特征在于：所述S6步骤中去除衬底（1）表面的光刻胶（4）的方法为剥离工艺。
CN201911187893.4A 2019-11-28 2019-11-28 一种半导体电镀方法 Pending CN110854066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911187893.4A CN110854066A (zh) 2019-11-28 2019-11-28 一种半导体电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911187893.4A CN110854066A (zh) 2019-11-28 2019-11-28 一种半导体电镀方法

Publications (1)

Publication Number Publication Date
CN110854066A true CN110854066A (zh) 2020-02-28

Family

ID=69605799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911187893.4A Pending CN110854066A (zh) 2019-11-28 2019-11-28 一种半导体电镀方法

Country Status (1)

Country Link
CN (1) CN110854066A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627880A (zh) * 2020-06-04 2020-09-04 厦门通富微电子有限公司 半导体凸块及其制备方法、封装结构
CN112688071A (zh) * 2020-12-28 2021-04-20 苏州芯镁信电子科技有限公司 一种不含介质层的太赫兹阵列传输天线的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
CN101325167A (zh) * 2007-04-20 2008-12-17 三星电子株式会社 制造具有均匀涂层厚度的半导体器件的方法及相关器件
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
CN102569171A (zh) * 2010-11-18 2012-07-11 精材科技股份有限公司 改善冠状缺陷的线路结构及其制作方法
TW201230264A (en) * 2011-01-03 2012-07-16 Chipbond Technology Corp Process of forming an anti-oxidant metal layer on an electronic device
CN102903823A (zh) * 2012-07-17 2013-01-30 孙百贵 新型top led金属支架及其制造方法
CN104143538A (zh) * 2013-05-06 2014-11-12 奇景光电股份有限公司 玻璃倒装接合结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
CN101325167A (zh) * 2007-04-20 2008-12-17 三星电子株式会社 制造具有均匀涂层厚度的半导体器件的方法及相关器件
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
CN102569171A (zh) * 2010-11-18 2012-07-11 精材科技股份有限公司 改善冠状缺陷的线路结构及其制作方法
TW201230264A (en) * 2011-01-03 2012-07-16 Chipbond Technology Corp Process of forming an anti-oxidant metal layer on an electronic device
CN102903823A (zh) * 2012-07-17 2013-01-30 孙百贵 新型top led金属支架及其制造方法
CN104143538A (zh) * 2013-05-06 2014-11-12 奇景光电股份有限公司 玻璃倒装接合结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627880A (zh) * 2020-06-04 2020-09-04 厦门通富微电子有限公司 半导体凸块及其制备方法、封装结构
CN112688071A (zh) * 2020-12-28 2021-04-20 苏州芯镁信电子科技有限公司 一种不含介质层的太赫兹阵列传输天线的制备方法

Similar Documents

Publication Publication Date Title
CA1047653A (en) Method of forming an integrated circuit assembly
US3968360A (en) High resolution photoconductive array and process for fabricating same
CN102365751A (zh) 具有金属触点的硅太阳能电池
CN110854066A (zh) 一种半导体电镀方法
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US3528090A (en) Method of providing an electric connection on a surface of an electronic device and device obtained by using said method
WO2011158731A1 (ja) 半導体素子搭載用基板及びその製造方法
US2793178A (en) Method of providing insulator with multiplicity of conducting elements
CN106098547B (zh) 采用电化学工艺制作GaAs MMIC背面通孔的方法
US20080149490A1 (en) Electroplating on ultra-thin seed layers
US3314869A (en) Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors
TW201349972A (zh) 一種基板之導通製程方法
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US6203690B1 (en) Process of reworking pin grid array chip carriers
US3728236A (en) Method of making semiconductor devices mounted on a heat sink
JPH0219992B2 (zh)
CN107920427A (zh) 电路板的金属连接结构的制备方法和印刷电路板
JP2004281838A (ja) コイルオンチップ及びコイルオンチップの製造方法
JPH01147845A (ja) 半導体装置の金属化層間の相互接続を提供する方法及び装置
CN106252315A (zh) 封装结构及其制造方法
CN104902689A (zh) 制造线路的方法及具有电路图案的陶瓷基板
JP5377478B2 (ja) 半導体素子のためのコンタクト構造
JP5377478B6 (ja) 半導体素子のためのコンタクト構造
US2356588A (en) Dry rectifier device
CN102254857B (zh) 半导体工艺及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200228