KR101832988B1 - 모판, 모판의 제조 방법, 및 마스크의 제조 방법 - Google Patents

모판, 모판의 제조 방법, 및 마스크의 제조 방법 Download PDF

Info

Publication number
KR101832988B1
KR101832988B1 KR1020160117486A KR20160117486A KR101832988B1 KR 101832988 B1 KR101832988 B1 KR 101832988B1 KR 1020160117486 A KR1020160117486 A KR 1020160117486A KR 20160117486 A KR20160117486 A KR 20160117486A KR 101832988 B1 KR101832988 B1 KR 101832988B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
insulating
film
etching
Prior art date
Application number
KR1020160117486A
Other languages
English (en)
Other versions
KR20180016222A (ko
Inventor
장택용
이유진
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Publication of KR20180016222A publication Critical patent/KR20180016222A/ko
Application granted granted Critical
Publication of KR101832988B1 publication Critical patent/KR101832988B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • H01L51/0011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 모판은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate; 20)으로서, 도금막(15)이 형성되는 도금부(21) 및 모판의 일면 상에 패턴을 구성하며 형성된 복수의 절연부(25)를 포함하며, 절연부(25)는 모판으로부터 형성된 세라믹 재질인 것을 특징으로 한다.

Description

모판, 모판의 제조 방법, 및 마스크의 제조 방법 {MOTHER PLATE AND PRODUCING METHOD OF THE SAME, AND PRODUCING METHOD OF THE SAME}
본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 도금막을 형성함과 동시에 도금막에 패턴을 형성할 수 있는 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 1을 참조하면, 기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판(1)을 마련하고[도 1의 (a)], 금속 박판(1) 상에 PR(Photoresist; 2) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR(2) 코팅한 후[도 1의 (b)], 식각을 통해 패턴(P)을 가지는 마스크(3)를 제조하였다.
도 2를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 2의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 2의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 2의 (c)]. 이어서, PR(2)을 제거하고[도 2의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리한다[도 2의 (e)].
위와 같은 종래의 FMM 제조 과정은, 매번 기판에 PR을 코팅하고, 식각하는 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 음극체(Cathode Body)로 사용되는 모판을 간단한 공정으로 제조할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 도금막이 형성되는 도금부; 및 모판의 일면 상에 패턴을 구성하며 형성된 복수의 절연부;를 포함하며, 절연부는 모판으로부터 형성된 세라믹 재질인, 모판에 의해 달성된다.
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.
절연부는 도금막의 패턴에 대응하는 형상을 가질 수 있다.
모판은 단결정 실리콘 재질일 수 있다.
모판은 폴리 실리콘 재질일 수 있다.
모판은 적어도 1019 cm-3 이상 도핑될 수 있다.
절연부는 실리콘 산화물 재질일 수 있다.
절연부의 두께는 0.5㎛일 수 있다.
도금부 및 절연부 상의 소정 부분에 도금막을 형성할 수 있는 전기장이 작용할 수 있다.
절연부는 모판의 다른 일면의 전부 및 측면의 전부에 형성될 수 있다.
패턴을 가지는 도금막은 FMM(Fine Metal Mask)으로 사용될 수 있다.
모판은 전주 도금에서 음극체(Cathode Body)로 사용될 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 모판의 일면은, 전도성을 가지는 제1 영역 및 비전도성을 가지도록 모판의 일면 상에 절연부를 배치한 제2 영역으로 구분되고, 제1 영역에서 도금막이 형성됨으로써 마스크가 제조되며, 절연부는 모판으로부터 형성된 세라믹 재질인, 모판에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 적어도 일면 상에 전도성 기재로부터 형성된 세라믹 재질인 절연막을 형성하는 단계; 및 (c) 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계;를 포함하는, 모판의 제조 방법에 의해 달성된다.
전도성 기재는 단결정 실리콘 재질일 수 있다.
전도성 기재는 폴리 실리콘 재질일 수 있다.
(b) 단계는, 습식 산화법 또는 건식 산화법으로 전도성 기재의 적어도 일면상에 실리콘 산화물 재질인 절연막을 형성하는 단계일 수 있다.
(c) 단계는, (c1) 절연막의 일면 상에 식각방지 패턴을 가지는 식각방지층을 형성하는 단계; 및 (c2) 식각방지 패턴 사이로 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계를 포함할 수 있다.
(c2) 단계는, 습식 식각을 이용하여, 식각방지 패턴이 형성된 면에서 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성함과 동시에, 식각방지 패턴이 형성된 면을 제외한 나머지 면의 절연막을 식각하는 단계일 수 있다.
(c2) 단계는, 건식 식각을 이용하여, 식각방지 패턴이 형성된 면에서만 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계일 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, 음극체(Cathode Body)의 일면 상에 패턴을 구성하며, 음극체로부터 형성된 세라믹 재질인 복수의 절연부가 형성되고, 음극체의 절연부를 제외한 표면에서 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 적어도 일면 상에 전도성 기재로부터 형성된 세라믹 재질인 절연막을 형성하는 단계; (c) 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성함으로써 음극체(Cathode Body)를 제조하는 단계; 및 (d) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계를 포함하며, 음극체의 절연부를 제외한 표면에서 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, 음극체(Cathode Body)의 일면 상에 패턴을 구성하며, 음극체로부터 형성된 세라믹 재질인 복수의 절연부가 형성되고, 도금막을 형성할 수 있는 전기장이 작용하는, 절연부 상의 소정 부분 및 절연부를 제외한 음극체 상의 표면 전부에서 도금막이 생성되어 마스크 바디를 구성하고, 도금막을 형성할 수 있는 전기장이 작용하지 않는, 절연부 상의 소정 부분을 제외한 나머지 부분에서 도금막의 생성이 방지되어 마스크 패턴을 구성하는 마스크의 제조 방법에 의해 달성된다.
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.
절연부는 마스크 패턴에 대응하는 형상을 가질 수 있다.
마스크 패턴의 폭은 적어도 30㎛보다 작을 수 있다.
절연부의 폭은 마스크 패턴의 폭보다 클 수 있다.
음극체는 도핑된 실리콘 재질일 수 있다.
도금막의 두께는 적어도 5㎛이고, 절연부의 두께는 0.5㎛일 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 제조된 마스크를 사용하는OLED 화소 증착 방법으로서, (a) 상기 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계; (b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및 (c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계를 포함하는, OLED 화소 증착 방법에 의해 달성된다.
상기와 같이 구성된 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 간단한 공정으로 제조할 수 있는 효과가 있다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 모판의 외면을 나타내는 개략도이다.
도 7 및 도 8은 본 발명의 일 실시 예에 따른 모판의 제조 방법을 나타내는 개략도이다.
도 9 내지 도 11은 본 발명의 일 실시 예에 따른 모판을 이용한 마스크 제조 과정을 나타내는 개략도이다.
도 12는 본 발명의 다른 실시 예에 따른 도금막이 생성되는 형태를 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 3을 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의해 대상 기판(900)에 밀착될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 4에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크로 사용될 도금막(15)[또는, 금속 박판(15)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크로 사용될 도금막(15)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(15)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(15)으로 제조하는 경우, 일 예로, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용되며, 전자빔을 형광체에 정확하게 유도할 수 있는 역할을 한다. 그리고, 인바 박판은 열팽창계수가 약 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(15)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(15)을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 4에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.
음극체(20)는 도금액(12)과 반응하지 않는 단결정 실리콘, 폴리 실리콘 등과 같은 재료로 구성될 수 있다. 음극체(20)는 전도성 재료로 구성될 수 있고, 실리콘을 사용하는 경우, 적어도 1019 cm-3 이상의 고농도 도핑을 수행하여 전도성을 구비하는 것이 바람직하다.
음극체(20)의 표면 상에 도금막(15)이 전착되고, 도금막(15)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(15)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.
도 5를 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 5의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임에 용접 고정시켜 사용할 수 있다. 도 5의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용될 수 있다.
마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 수많은 화소 패턴(PP)들이 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.
즉, 본 명세서에서 디스플레이 패턴(DP)은 실선으로 표현되어 있으나, 실선으로 표현된 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다. 본 명세서에서 "디스플레이 패턴(DP)"과 "절연부(25)"는 같은 스케일에서 대응될 수 있고, "화소 패턴(PP)"과 "절연부(25)의 영역 내 패턴화된 단위 절연체(26)"는 같은 스케일에서 대응될 수 있다.
본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(15)은 디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 패턴으로 혼용되어 사용될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 모판(20)의 외면을 나타내는 개략도이다. 도 6의 (a) 및 (b)는 평판 전주 도금 장치(10)의 평판 형태 모판(20)을 나타내는 평면도 및 측단면도이다.
도 6을 참조하면, 모판(20)[또는, 음극체(20)]의 외면(표면)은 도금부(21) 및 절연부(25)를 포함한다.
도금부(21)는 도금막(15)[또는, 마스크(100)]이 실질적으로 전착되어 생성되는 모판(20)의 표면 부분(제1 영역)을 지칭하며, 도전 특성을 가질 수 있다. 도금부(21)와 양극체(30) 사이에서는 도금에 필요한 전기장이 형성될 수 있으며, 도금부(21)와 양극체 사이에서 도금막(15)이 전착될 수 있다.
그리고, 절연부(25)는 도금막(15)의 생성을 방지하도록, 모판(20)의 일면 상에 돌출되도록(양각으로) 형성한 부분이다. 또는, 절연부(25)는 패턴화된 복수의 단위 절연체(26)들이 군집된 영역(제2 영역)을 지칭할 수 있다. 절연부(25)[또는, 단위 절연체(26)]는 절연 특성을 가질 수 있다. 다른 말로, 절연부(25)는 모판(20)으로부터 형성된 세라믹 재질, 또는, 모판(20) 재질을 베이스로 하는 세라믹 재질로서, 도금막(15)이 전착되지 않는 부분을 지칭할 수 있다. 절연부(25)는 모판(20)을 산화(Oxidation)시키는 방법, 질화(Nitridation) 등으로 모판(20)의 표면을 절연 특성을 가지도록 개질한 부분으로서, 모판(20)의 표면으로부터 아주 작은 높이(약 0.5㎛)로 돌출된 부분일 수 있다. 일 예로, 모판(20)이 단결정 실리콘, 또는 폴리 실리콘인 재질인 경우, 절연부(25)는 모판(20)으로부터 형성된 세라믹 재질, 또는, 모판(20) 재질을 베이스로 하는 세라믹 재질인 실리콘 산화물(Silicon Oxide), 실리콘 질화물(Silicon Nitride) 등일 수 있다.
도 5에서 상술한 디스플레이 패턴(DP)과 유사하게, 하나의 절연부(25)는 디스플레이 하나에 대응할 수 있다.
절연부(25)를 확대하면, 절연부(25)는 패턴을 구성하고 있으며, 패턴화 된 복수의 단위 절연체(26)들이 배열된 것을 확인할 수 있다. 복수의 단위 절연체(26)는, 모판(20)[또는, 음극체(20)]을 통해 제조되는 마스크(100)의 R, G, B에 대응하는 복수의 화소 패턴(PP)을 형성하기 위한 것이다. 복수의 단위 절연체(26)들은 모판(20)의 표면에서 돌출 형성될 수 있다. 패턴을 가지는 복수의 단위 절연체(26)들이 군집을 이루어 절연부(25)를 구성할 수 있다.
즉, 본 명세서에서 절연부(25)는 실선으로 표현되어 있으나, 실선으로 표현한 영역 전부가 절연된다는 의미는 아니고, 절연부(25)는 하나의 디스플레이에 대응하는 복수의 단위 절연체(26)들이 군집된 개념으로서, 단위 절연체(26)의 부분이 절연된다는 의미로 이해되어야 한다. 다시 말해, 모판(20)의 표면 상에 형성된 단위 절연체(26)들을 포괄하여 절연부(25)로 지칭하며, 단위 절연체(26)와 단위 절연체(26) 사이의 영역을 포함한, 단위 절연체(26)가 형성되지 않은 모판(20)의 표면 상의 영역은 도금막이 생성될 수 있는 영역으로서, 도금부(21)로 지칭할 수 있다.
절연부(25)[또는, 절연체(26)]가 절연 특성을 가지므로, 절연부(25)[또는, 절연체(26)]와 양극체(30) 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(20)에서 도금막(15)이 생성되지 않는, 절연부(25)[또는, 단위 절연체(26)]에 대응하는 부분은 도금막(15)의 패턴, 홀(Hole) 등을 구성할 수 있다.
구체적으로, 모판(20)에서 절연체(26)에 대응하는 부분은, 도금막(15)의 화소 패턴(PP)을 구성할 수 있다. 그리고, 단위 절연체(26)의 집합체인 절연부(25)에 대응하는 부분은, 도금막(15)의 화소 패턴(PP)의 집합체인 디스플레이 패턴(DP)을 구성할 수 있다. 다시 말해, 모판(20)에서 절연부(25)를 제외한 나머지 부분인 도금부(21)는 도금막(15) 바디를 구성하고, 절연부(25)[또는, 단위 절연체(26)]에 대응하는 부분은 도금막(15)의 패턴[디스플레이 패턴(DP) 및 화소 패턴(PP)]을 형성할 수 있다.
디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성된 도금막(15)은 OLED 화소 공정에서 새도우 마스크, FMM(100: 100a, 100b)[도 5 참조]으로 사용될 수 있으므로, 화소 패턴(PP)의 폭은 고해상도 화소 증착에 적절하도록 30㎛보다 작게 형성될 수 있고, 절연부(25)의 패턴 폭도 화소 패턴(PP)과 동일한 폭을 가지도록 형성될 수 있다.
도 7 및 도 8는 본 발명의 일 실시 예에 따른 모판(20)의 제조 방법을 나타내는 개략도이다.
본 발명의 모판의 제조 방법은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate; 20)의 제조 방법으로서, (a) 전도성 기재(21)를 제공하는 단계, (b) 전도성 기재(21)의 적어도 일면 상에 전도성 기재(21)로부터 형성된 세라믹 재질인 절연막(23)을 형성하는 단계, (c) 절연막(23)을 식각하여 패턴을 구성하는 복수의 절연부(25)를 형성하는 단계를 포함한다. 모판(20)을 한번 제조하면, 이후 공정에서 반복적으로 재사용 할 수 있으며, 간단한 공정으로 모판(20)을 제조할 수 있으므로, 공정 시간, 비용을 감축시키고 생산성을 향상시킬 수 있는 이점을 가진다.
구체적으로, 먼저, 도 7의 (a)[도 8의 (a)]를 참조하면, 전도성 기재(21)를 준비한다. 전도성 기재(21)는 음극체(20)로 사용되는 재질로서, 도핑된 실리콘 기판 등을 사용할 수 있다. 단결정 실리콘 또는 폴리 실리콘을 사용할 수 있으며, 적어도 1019 cm-3 이상의 고농도 도핑된 실리콘 기판을 사용하는 것이 바람직하다. 전도성 기재(21)의 표면에서 절연부(25)가 형성된 부분을 제외하고는 도금막(15)이 생성될 수 있으므로, 이하에서는 전도성 기재(21)[절연부(25) 제외]와 도금부(21)를 혼용하여 사용한다.
다음으로, 도 7의 (b)[도 8의 (b)]를 참조하면, 전도성 기재(21)의 적어도 일면 상에 절연막(23)을 형성할 수 있다. 절연막(23)은 전도성 기재(21)로부터 형성된 세라믹 재질, 또는, 전도성 기재(21) 재질을 베이스로 하는 세라믹 재질일 수 있다. 일 예로, 실리콘 기판을 전도성 기재(21)로 사용하는 경우, 절연막(23)은 실리콘으로부터 형성된 세라믹 재질, 또는, 실리콘을 베이스로 하는 세라믹인, 실리콘 산화물(Silicon Oxide), 실리콘 질화물(Silicon Nitride) 등의 재질일 수 있다.
절연막(23)은 습식 산화법 또는 건식 산화법을 사용하여 전도성 기재(21)의 적어도 일면 상에 형성할 수 있다. 본 명세서에서는 습식 산화법을 사용하여 전도성 기재(21)의 전 표면 상에 절연막(23)을 형성한 것을 상정하여 설명한다. 절연막(23)은 약 0.5㎛ 두께로 형성할 수 있다.
다음으로, 도 7의 (c)[도 8의 (c)]를 참조하면, 절연막(23)이 형성된 전도성 기재(21)의 일면(상부면) 상에 식각방지 패턴(MP)을 가지는 식각방지층(ML)을 형성할 수 있다. 식각방지층(ML)은 후속 공정에서 절연막(23)의 식각을 위한 마스크로 사용될 수 있다. 식각방지층(ML)은 PR(Photo Resist), 내산성 필름, 내산성 테이프 등을 사용할 수 있다. 식각방지 패턴(MP)은 추후 절연부(25)[또는, 패턴화된 복수의 단위 절연체(26)]가 형성될 부분과 실질적으로 동일한 형태의 패턴일 수 있다.
다음으로, 도 7의 (d)[도 8의 (d)]를 참조하면, 식각방지 패턴(MP)을 통해 노출된 절연막(23)의 상부를 식각할 수 있다. 식각은 습식 식각, 건식 식각을 제한없이 적용할 수 있다.
도 7의 (d)는 습식 식각을 수행하여 절연부(25)를 형성한 것을 나타낸다. 절연막(23) 및 식각방지층(ML)이 형성된 전도성 기재(21)를 식각액에 침지하는 등의 방법으로 식각을 수행하므로, 식각방지층(ML)이 덮고 있는 절연막(23)의 부분을 제외하고는, 모든 절연막(23)을 식각하여 제거할 수 있다. 다시 말해, 식각방지 패턴(MP)이 형성된 면(상부면)에서 절연막(23)을 식각하여 패턴을 구성하는 복수의 절연부(25)를 형성함과 동시에, 식각방지 패턴(MP)이 형성된 면을 제외한 나머지 면(측면 및 하부면)의 절연막(23)을 식각하여 제거할 수 있다. 한편, 전도성 기재(21)는 도핑된 실리콘이므로 식각액에 대한 내식각성이 더 강해지게 되어, 전도성 기재(21)는 거의 식각됨이 없이 절연막(23)만 식각될 수 있다.
도 8의 (d)는 건식 식각을 수행하여 절연부(25)를 형성한 것을 나타낸다. 건식 식각은 식각이 필요한 면 상에서만 수행할 수 있으므로, 전도성 기재(21)의 상부면 상에서만 식각을 수행할 수 있다. 그리하여, 전도성 기재(21)의 상부면의 절연막(23)만을 식각하여 절연부(25)를 형성하고, 전도성 기재(21)의 측면 및 하부면에는 절연막(23')이 잔존할 수 있다. 다시 말해, 식각방지 패턴(MP)이 형성된 상부면에서만 절연막(23)을 식각하여 패턴을 구성하는 복수의 절연부(25)를 형성할 수 있다. 이 경우, 전도성 기재(21)의 측면 및 하부면에 잔존하는 절연막(23')은 모판(20)의 보호막으로서 기능하여, 모판(20)의 내구성을 증진하는데 기여할 수도 있다.
도 9 내지 도 11은 본 발명의 일 실시 예에 따른 모판(20)을 이용한 마스크 제조 과정을 나타내는 개략도이다. 도 9 내지 도 11에서는 일반적인 평면 전주 도금 방식에 사용하는 판 형상의 음극체(20) 및 양극체(30)를 상정하여 설명한다.
먼저, 도 9의 (a)를 참조하면, 모판(20)[또는, 음극체(20)]과 대향하는 양극체(30)를 준비한다. 양극체(30)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체(30) 사이에 형성된 전기장으로 인해 도금막(15)이 모판(20)의 표면에서 전착되어 생성될 수 있다. 다만, 모판(20)의 도금부(21) 영역에서만 도금막(15)이 생성되고, 절연부(25)[또는, 단위 절연체(26)] 영역에서는 도금막(15)이 생성되지 않는다. 도 9의 (b)는 모판(20)의 평면도를 나타낸다. 단위 절연체(26)들의 집합체를 절연부(25)로 도시하고, 절연부(25) 이외의 영역을 도금부(21) 영역으로 나타낸다.
다음으로, 도 10의 (a)를 참조하면, 모판(20)[또는, 음극체(20)]을 도금액(미도시) 바깥으로 들어올린다. 도금액 바깥에서, 도금막(15)은 도금부(21) 영역에만 접착된 상태이고, 절연부(25)에는 도금막(15)이 생성되지 않고, 도금막(15)의 디스플레이 패턴(DP), 화소 패턴(PP)을 구성[도 10의 (c) 참조]할 수 있다. 도 10의 (b)는 모판(20)의 평면도를 나타내고, 도 10의 (c)는 도금막(15)의 평면도를 나타낸다.
다음으로, 도 11의 (a)와 같이, 도금막(15)과 모판(20)를 분리하면, 도금막(15)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(15)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다. 도 11의 (b)는 도금막(15)의 평면도를 나타낸다.
도 12는 본 발명의 다른 실시 예에 따른 도금막이 생성되는 형태를 나타내는 개략도이다.
한편, 도 12의 (a)를 참조하면, 도금막(15)이 도금부(21) 상에서 생성되는 것뿐만 아니라, 절연부(25)[또는, 단위 절연체(26)]의 모서리 상에서 더 생성될 수 있다. 다시 말해, 도금막(15)이 도금부(21)와 절연부(25)[또는, 단위 절연체(26)]의 경계에서 정확히 구획되어 생성되지 않고, 절연부(25)[또는, 단위 절연체(26)] 상에서 일부 오버랩(OL)되어 생성될 수 있다.
이상적으로, 음극체(20)와 양극체(30) 사이에 형성되는 전기장(EF)의 영역은 정확히 도금부(21)와 절연부(25)[또는, 단위 절연체(26)]의 형태에 맞추어 구획될 필요가 있다[도 12의 (b) 참조].
하지만, 실제로 전기장(EF)은 구배(Gradient)를 가지기 때문에, 특정 세기 이상의 전기장(EF)을 형성하는 경우 절연부(25)[또는, 단위 절연체(26)]의 모서리 부근에서 전기장이 세기가 0이 되지는 않고, 도금막(15)이 형성될 정도의 세기를 가진 전기장(EF')이 존재할 수 있다. 그리하여, 일부 전기장(EF')에 의해서 절연부(25)[또는, 단위 절연체(26)] 상에서 폭 방향으로 도금막(15)이 오버랩(OL)되어 형성될 수 있다. 다른 관점으로, 절연부(25)의 패턴 폭[또는, 이웃하는 단위 절연체(26) 사이의 폭]이 화소 패턴(PP)[또는, 마스크 패턴]의 폭보다 더 크게 형성될 수 있다. 물론, 절연부(25)[또는, 단위 절연체(26)] 상에서 전기장이 형성되지 않거나, 도금이 수행되기 어려운 미약한 전기장만이 형성된 부분 상에서는 도금막(15)이 전착되지 않아, 도금막(15)의 디스플레이 패턴(DP), 화소 패턴(PP)을 구성할 수 있다.
오버랩되는 부분(OL)이 원래 설계했던 화소 패턴(PP)의 크기에 대해 오차가 될 수 있으므로, 이를 고려하여 음극체(20)와 양극체(30) 사이에 형성되는 전기장(EF)의 세기를 제어할 필요가 있다. 또는, 오버랩되는 부분(OL)이 생기는 것을 전제로 하여, 음각 패턴(23)의 크기를 화소 패턴(PP)보다 약간 더 크게 형성할 수 있다.
상기와 같이 구성된 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 간단한 공정으로 제조할 수 있는 효과가 있다.
위와 같이, 본 발명은 전주 도금 공정에서 도금막(15)을 형성하는 공정만으로 패턴을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 도금부(21)와 절연부(25)를 포함하는 모판(20)[또는, 음극체(20)]를 한번 제조하면, 이후에 반복적으로 재사용 할 수 있어 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다. 또한, 음극체(20)로 사용되는 모판(20)을 간단한 공정으로 제조할 수 있는 효과가 있다. 또한, 모판(20)의 절연부(25) 패턴을 미세하게 형성할 수 있으므로, OLED의 FMM의 패턴을 미세하게 형성할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 전주 도금 장치
11: 도금조
12: 도금액
15: 도금막
20: 음극체, 모판
21: 전도성 기재, 도금부
23: 절연막
25: 절연부
26: 단위 절연체
30: 양극체
40: 전원공급부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
EF: 전기장
DP: 디스플레이 패턴
PP: 화소 패턴
ML: 식각방지층
MP: 식각방지 패턴

Claims (30)

  1. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    도금막이 형성되는 도금부; 및
    모판의 일면 상에 패턴을 구성하며 형성된 복수의 절연부;
    를 포함하며,
    모판은 도핑된 단결정 실리콘 재질이고, 절연부는 평판 형상의 모판으로부터 양각으로 돌출 형성된 세라믹 재질이며,
    노출된 단결정 실리콘의 표면에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 모판.
  2. 삭제
  3. 제1항에 있어서,
    절연부는 도금막의 패턴에 대응하는 형상을 가지는, 모판.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    모판은 적어도 1019 cm-3 이상 도핑된, 모판.
  7. 제1항에 있어서,
    절연부는 실리콘 산화물 재질인, 모판.
  8. 제1항에 있어서,
    절연부의 두께는 0.5㎛인, 모판.
  9. 제1항에 있어서,
    도금부 및 절연부 상의 소정 부분에 도금막을 형성할 수 있는 전기장이 작용하는, 모판.
  10. 제1항에 있어서,
    절연부는 모판의 다른 일면의 전부 및 측면의 전부에 형성된, 모판.
  11. 삭제
  12. 제1항에 있어서,
    모판은 전주 도금에서 음극체(Cathode Body)로 사용되는, 모판.
  13. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    모판의 일면은,
    전도성을 가지는 제1 영역 및 비전도성을 가지도록 모판의 일면 상에 절연부를 배치한 제2 영역으로 구분되고,
    제1 영역에서 도금막이 형성됨으로써 마스크가 제조되며,
    모판은 도핑된 단결정 실리콘 재질이고, 절연부는 평판 형상의 모판으로부터 양각으로 돌출 형성된 세라믹 재질이며,
    모판의 제1 영역 표면에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 제2 영역 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 모판.
  14. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서,
    (a) 도핑된 단결정 실리콘 재질의 전도성 기재를 제공하는 단계;
    (b) 평판 형상의 전도성 기재의 적어도 일면 상에 전도성 기재로부터 양각으로 돌출 형성된 세라믹 재질인 절연막을 형성하는 단계; 및
    (c) 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계;
    를 포함하며,
    노출된 단결정 실리콘의 표면에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 모판의 제조 방법.
  15. 삭제
  16. 삭제
  17. 제14항에 있어서,
    (b) 단계는,
    습식 산화법 또는 건식 산화법으로 전도성 기재의 적어도 일면상에 실리콘 산화물 재질인 절연막을 형성하는 단계인, 모판의 제조 방법.
  18. 제14항에 있어서,
    (c) 단계는,
    (c1) 절연막의 일면 상에 식각방지 패턴을 가지는 식각방지층을 형성하는 단계; 및
    (c2) 식각방지 패턴 사이로 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계
    를 포함하는, 모판의 제조 방법.
  19. 제18항에 있어서,
    (c2) 단계는,
    습식 식각을 이용하여, 식각방지 패턴이 형성된 면에서 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성함과 동시에, 식각방지 패턴이 형성된 면을 제외한 나머지 면의 절연막을 식각하는 단계인, 모판의 제조 방법.
  20. 제18항에 있어서,
    (c2) 단계는,
    건식 식각을 이용하여, 식각방지 패턴이 형성된 면에서만 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성하는 단계인, 모판의 제조 방법.
  21. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크를 제조하는 방법으로서,
    도핑된 단결정 실리콘 재질인 음극체(Cathode Body)의 일면 상에 패턴을 구성하며, 평판 형상의 음극체로부터 양각으로 돌출 형성된 세라믹 재질인 복수의 절연부가 형성되고,
    음극체의 절연부를 제외한 표면에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되어 마스크 바디를 구성하고,
    음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 마스크의 제조 방법.
  22. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크를 제조하는 방법으로서,
    (a) 도핑된 단결정 실리콘 재질의 전도성 기재를 제공하는 단계;
    (b) 평판 형상의 전도성 기재의 적어도 일면 상에 전도성 기재로부터 양각으로 돌출 형성된 세라믹 재질인 절연막을 형성하는 단계;
    (c) 절연막을 식각하여 패턴을 구성하는 복수의 절연부를 형성함으로써 음극체(Cathode Body)를 제조하는 단계; 및
    (d) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계
    를 포함하며,
    음극체의 절연부를 제외한 표면에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되어 마스크 바디를 구성하고,
    음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 마스크의 제조 방법.
  23. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크를 제조하는 방법으로서,
    도핑된 단결정 실리콘 재질인 음극체(Cathode Body)의 일면 상에 패턴을 구성하며, 평판 형상의 음극체로부터 양각으로 돌출 형성된 세라믹 재질인 복수의 절연부가 형성되고,
    도금막을 형성할 수 있는 전기장이 작용하는, 절연부 상의 소정 부분 및 절연부를 제외한 음극체 상의 표면 전부에서 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 생성되어 마스크 바디를 구성하고,
    도금막을 형성할 수 있는 전기장이 작용하지 않는, 절연부 상의 소정 부분을 제외한 나머지 부분에서 도금막의 생성이 방지되어 마스크 패턴을 구성하며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 마스크의 제조 방법.
  24. 삭제
  25. 제21항 또는 제22항에 있어서,
    절연부는 마스크 패턴에 대응하는 형상을 가지는, 마스크의 제조 방법.
  26. 제21항 내지 제23항 중 어느 한 항에 있어서,
    마스크 패턴의 폭은 적어도 30㎛보다 작은, 마스크의 제조 방법.
  27. 제23항에 있어서,
    절연부의 폭은 마스크 패턴의 폭보다 큰, 마스크의 제조 방법.
  28. 삭제
  29. 제23항에 있어서,
    도금막의 두께는 적어도 5㎛이고,
    절연부의 두께는 0.5㎛인, 마스크의 제조 방법.
  30. 전주 도금(Electroforming)으로 제조된 OLED 화소 형성용 마스크를 사용하는 OLED 화소 증착 방법으로서,
    (a) 제21항 내지 제23항 중 어느 하나의 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계;
    (b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및
    (c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계
    를 포함하는, OLED 화소 증착 방법.
KR1020160117486A 2016-08-04 2016-09-12 모판, 모판의 제조 방법, 및 마스크의 제조 방법 KR101832988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160099628 2016-08-04
KR1020160099628 2016-08-04

Publications (2)

Publication Number Publication Date
KR20180016222A KR20180016222A (ko) 2018-02-14
KR101832988B1 true KR101832988B1 (ko) 2018-02-28

Family

ID=61229499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160117486A KR101832988B1 (ko) 2016-08-04 2016-09-12 모판, 모판의 제조 방법, 및 마스크의 제조 방법

Country Status (1)

Country Link
KR (1) KR101832988B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127018A (ko) * 2018-05-03 2019-11-13 주식회사 티지오테크 모판 및 마스크의 제조방법
KR102087731B1 (ko) * 2018-08-09 2020-03-11 주식회사 오럼머티리얼 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびｘ線撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびｘ線撮像装置

Also Published As

Publication number Publication date
KR20180016222A (ko) 2018-02-14

Similar Documents

Publication Publication Date Title
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2016129534A1 (ja) 蒸着マスクの製造方法および蒸着マスク
KR102054179B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR101871956B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR101843035B1 (ko) 모판 및 마스크의 제조 방법
KR101907490B1 (ko) 모판 및 마스크의 제조방법
TW201907225A (zh) 遮罩、其製造方法以及母板
KR102266249B1 (ko) 모판, 마스크 및 마스크의 제조방법
KR101861702B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR101860013B1 (ko) 마스크
KR102254376B1 (ko) 마스크의 제조 방법
KR102301331B1 (ko) 마스크의 제조 방법
KR102110438B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법
KR102325254B1 (ko) 모판, 모판의 제조 방법 및 마스크의 제조 방법
KR20190011098A (ko) 마스크의 제조 방법
KR20180130319A (ko) 마스크의 분리 방법
KR102129777B1 (ko) 파인메탈마스크 제조방법
KR102358267B1 (ko) 마스크의 제조 방법
KR20180013538A (ko) 모판 제조방법 및 마스크 제조 방법
KR20190011100A (ko) 전주 도금 마스크 제조용 모판
KR20210064146A (ko) 모판 및 마스크의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160912

PA0201 Request for examination
A302 Request for accelerated examination
PA0302 Request for accelerated examination

Patent event date: 20170118

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20160912

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170511

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20171114

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240215

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250211

Start annual number: 8

End annual number: 8