CN112042000A - 母板及掩模的制造方法 - Google Patents

Abstract

本发明涉及母板及掩模的制造方法。本发明的母板(20)在通过电铸来制造OLED像素形成用掩模时所使用，其特征在于包括导电性材料的圆形基材(21)。

Description

母板及掩模的制造方法

技术领域

本发明涉及母板及掩模的制造方法，更详细地，涉及一种在通过电铸方式制造镀膜的过程中采用圆形母板的母板及掩模的制造方法。

背景技术

最近，在薄板制造中针对电铸(Electroforming)方法的研究正在持续地进行。电铸方法可通过将阳极体、阴极体浸渍于电解液中，并对其施加电源从而在阴极体的表面电沉积金属薄板，以此来制造极薄板，其可以期待量产。

另一方面，作为在OLED制造过程中形成像素的技术，主要使用FMM(精密金属掩模，Fine Metal Mask)方法，该方法通过将薄膜的金属掩模(阴影掩模，Shadow Mask)紧贴到基板上，从而可在所需的位置上蒸镀有机物。

现有的掩模制造方法包括以下方法：准备用作掩模的金属薄板，并在金属薄板上涂覆PR(光阻材料，Photoresist)后进行图案化，或者涂覆PR使具有图案后，通过蚀刻制造具有图案的掩模。此外，作为其他方法，有如下方法：使用金属电极，通过电铸方式在金属电极上蒸镀薄膜，并在镀覆薄膜上形成图案而制造掩模。

在上述的熟知的FMM制造过程中，为了提高生产效率，一般会在大面积的四角或多角母板中使用镀覆薄膜。然而，近来在超高画质的OLED制造工艺中，数μm的细微的薄膜缺陷、对准误差也会导致像素蒸镀失败，因此有必要将掩模薄膜的表面缺陷最小化。特别是在母板上进行电铸时，会产生电流集中在母板的棱角部分或者应力作用于镀膜的棱角而制造出的掩模的表面状态不均匀的问题。

发明内容

技术问题

本发明是为了解决如前所述现有技术的各种问题而提出的，其目的在于提供一种可制造厚度均匀且表面状态优秀的掩模的母板及掩模的制造方法。

此外，本发明的目的在提供一种通过利用标准化的半导体装置、半导体工艺来制造从而能够节省成本并提高生产效率的母板及掩模的制造方法。

技术方案

本发明的上述目的可通过以下母板来实现：母板在通过电铸来制造OLED像素形成用掩模时所使用，且该母板(Mother Plate)包括导电性材料的圆形基材。

基材可为经掺杂的单晶硅材料。

基材可为因瓦(Invar)、超因瓦(Super Invar)、Si、Ti、Cu、Ag、GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge、Al₂O₃、石墨(graphite)、石墨烯(graphene)、钙钛矿(perovskite)结构的陶瓷、超耐热合金材料中的任意一种。

所述模板还可以包括通过在基材的一面上构成图案而形成的绝缘部，且绝缘部为光阻材料、以基材的导电性材料为基底的氧化物、以基材的导电性材料为基底的氮化物材料中的任意一种。

母板在电铸中可作为阴极体(Cathode Body)而使用。

此外，本发明的上述目的可通过以下掩模的制造方法来实现：该方法通过电铸(Electroforming)制造掩模，具体包括以下步骤：(a)提供阴极体(Cathode Body)，该阴极体包括导电性材料的圆形基材；(b)将阴极体及与阴极体相隔布置的阳极体(Anode Body)的至少一部分浸渍于电镀液中，并在阴极体与阳极体之间施加电场；(c)通过在阴极体的表面形成镀膜来构成掩模本体；以及(d)在掩模本体上形成掩模图案。

此外，本发明的上述目的可通过以下掩模的制造方法来实现：该方法通过电铸制造掩模，具体包括以下步骤：(a)提供阴极体，该阴极体包括导电性材料的圆形基材及在基材的一面上形成有图案的绝缘部；(b)将阴极体以及与阴极体相隔布置的阳极体的至少一部分浸渍于电镀液中，并在阴极体与阳极体之间施加电场；以及(c)通过在阴极体的表面上形成镀膜来构成掩模本体，而在绝缘部的表面上防止形成镀膜从而构成掩模图案。

基材可以为经掺杂的单晶硅材料。

基材可以为因瓦、超因瓦、Si、Ti、Cu、Ag、GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge、Al₂O₃、石墨、石墨烯、钙钛矿结构的陶瓷、超耐热合金属材料中的任意一种。

绝缘部可以为光阻材料、以基材的导电性材料为基底的氧化物、以基材的导电性材料为基底的氮化物材料中的任意一种。

在阴极体的表面上形成镀膜后，还可进行热处理镀膜的步骤。

掩模本体可以为与基材对应的圆形。

此外，本发明的上述目的可通过经所述掩模的制造方法制造的掩模实现。

有益效果

根据如上所述构成的本发明，可制造厚度均匀且表面状态优秀的掩模。

此外，本发明通过利用标准化的半导体装置、半导体工艺进行制造，从而具有可节省成本并提升生产效率的效果。

附图说明

图1是根据本发明一实施例的使用FMM的OLED像素蒸镀装置的示意图。

图2是根据本发明一实施例的电铸装置的示意图。

图3是根据本发明的多个实施例的母板的示意图。

图4是根据本发明一实施例的掩模的示意图。

图5和图6是根据本发明的多个实施例的母板的制造过程及使用所制成的母板来制造掩模的过程的示意图。

图7是根据本发明一实施例的热处理后掩模的热膨胀系数(coefficient ofexpansion，CTE)的曲线图。

附图标记

10…电铸装置

11…电镀槽

12…电镀液

15…镀膜

20…母板、阴极体

21…导电性基材

25…绝缘部

30…阳极体

40…电源供给部

100…掩模、阴影掩模、FMM(Fine Metal Mask)

200…OLED像素蒸镀装置

DP…显示器图案

PP…像素图案、掩模图案

具体实施方式

以下本发明的详细说明将参照附图，所述附图用于图示作为本发明可实施的特定实施例的示例。这些实施例将使本领域技术人员能够充分地实施本发明。本发明的各种实施例应理解为互为不同但不相排斥。在此记载的特定形状、结构及特性可将一实施例在不超出本发明的精神及范围的情况下实现为其他实施例。另外，公开的每一个实施例中的个别组成要素的位置或布置应理解为可在不超出本发明精神及范围情况下进行变更。因此，以下详细说明并非限定本发明，只要能适当地说明，本发明的范围仅由所附的权利要求和与其等同的所有范围限定。附图中类似的附图标记指代相同或类似的功能，为了方便起见，长度、面积及厚度等及其形态还可夸张表示。

下面，为了能够使本领域技术人员容易实施本发明，参照附图对本发明涉及的优选实施例进行详细说明。

图1是根据本发明一实施例的使用FMM100的OLED像素蒸镀装置200的示意图。

参照图1，OLED像素蒸镀装置200包括：磁板300，其用于容纳磁铁310并布置有冷却水管线350；以及蒸镀源供给部500，其从磁板300的下部供给有机物源600。

磁板300与蒸镀源供给部500之间可夹设有用于蒸镀有机物源600的玻璃等对象基板900。使有机物源600根据不同的像素蒸镀的FMM100可紧贴或者非常靠近地布置在对象基板900上。磁铁310会产生磁场，并通过磁场可与对象基板900紧贴。

蒸镀源供给部500可往返于左右路径并提供有机物源600，蒸镀源供给部500供给的有机物源600可通过在FMM掩模100上形成的图案并蒸镀在对象基板900的一侧。通过FMM掩模100的图案且被蒸镀的有机物源600可起到OLED的像素700的作用。

为了防止阴影效应(Shadow Effect)导致像素700蒸镀不均匀，FMM掩模100的图案可形成倾斜状S(或者形成锥状S)。沿着倾斜面朝对角线方向通过图案的有机物源600也有助于像素700的形成，因此，像素700可整体上以均匀的厚度进行蒸镀。

图2是根据本发明一实施例的电铸装置10的示意图。虽然图2图示了平面电铸装置10，但是本发明并不限于图2所示的形态，需要说明的是，在平面电铸装置、连续电铸装置等已知的电铸装置中都可得以应用。

参照图2，根据本发明一实施例的电铸装置10包括电镀槽11、阴极体20、阳极体30、电源供给部40。此外，还可包括用于移动阴极体20的装置、从阴极体20分离用作掩模的镀膜15(或金属薄板15)的装置、用于切割的装置等(未图示)。

电镀槽11内容纳有电镀液12。电镀液12作为电解液，可以是作为掩模而使用的镀膜15的材料。作为一实施例，当将铁镍合金的因瓦薄板作为镀膜15而进行制造时，可将含有Ni离子的溶液及含有Fe离子的溶液的混合液作为电镀液12而使用。作为另一实施例，当将铁镍钴合金的超因瓦薄板作为镀膜15而进行制造时，也可将含有Ni离子的溶液、含有Fe离子的溶液及含有Co离子的溶液的混合液作为电镀液12而使用。因瓦薄板、超因瓦薄板在OLED的制造中，可作为FMM、阴影掩模(Shadow Mask)而使用。此外，因瓦薄板的热膨胀系数约为1.0×10^-6/℃，超因瓦薄板的热膨胀系数约为1.0×10^-7/℃非常低，因此掩模的图案形状因热能而变形的可能小，主要用于高分辨率OLED的制造。除此以外，如果考虑最近开发的在温度变化值不大的范围进行像素蒸镀工艺的技术，则掩模100也可以是热膨胀系数稍微大的镍(Ni)、镍钴(Ni-Co)等材料。除此以外，对于目标镀膜15的电镀液12的使用可以不受限制，本说明书中，假设制造因瓦薄板15作为主要例子进行说明。

电镀液12由外部的电镀液供给机构(未图示)供给至电镀槽11内，电镀槽11内还可以具有使电镀液12循环的循环泵(未图示)、用于去除电镀液12中的杂质的过滤器(未图示)等。

阴极体20具有一侧平坦的平板状等，全部阴极体20可浸渍于电镀液12中。图2中虽显示了阴极体20及阳极体30垂直布置的形态，然而也可以水平布置，此时，阴极体20的至少一部分或全部将被浸渍到电镀液12中。

阴极体20可含有作为基材21的导电性材料(参照图4至图6)。基材21的材料可为因瓦、超因瓦、Si、Ti、Cu、Ag、GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge、Al₂O₃、石墨(graphite)、石墨烯(graphene)等。

另一方面，对于金属基材，表面上会生成金属氧化物，且在金属制造过程中可能会流入杂质，对于多晶硅基材，可能存在有夹杂物或晶界(Grain Boundary)，对于导电性高分子基材，含有杂质的可能性高，且强度、耐酸性等脆弱。下面，将诸如金属氧化物、杂质、夹杂物、晶界等妨碍阴极体20的表面形成均匀电场的要素称作“缺陷”(Defect)。由于缺陷，无法对所述材料的阴极体施加均匀的电场，从而会使部分镀膜15不均匀地形成。

在具体实施UHD级以上的超高画质像素的过程中，镀膜15及镀膜图案的不均匀可能会对像素的形成带来不良影响。例如，对于当前的QHD画质，作为500～600PPI(每英寸像素，pixel per inch)，像素尺寸达到约30～50μm，对于4K UHD、8K UHD高画质，其具有更高的～860PPI、～1600PPI等的分辨率。直接应用于VR机器的微显示器或者插在VR机器使用的微显示器以约2000PPI以上等级的超高画质为目标，像素尺寸达到约5～10μm。这里应用的FMM、阴影掩模的图案宽度可能以数～数十μm的尺寸，优选以小于30μm的尺寸形成，因此，即便是数μm尺寸的缺陷，也会在掩模的图案尺寸中占据较大的比重。

此外，为了去除所述材料的阴极体中的缺陷，可进一步进行用于去除金属氧化物、杂质等的工序，在该过程中有时还会引发阴极体材料被蚀刻等其他缺陷。

这样，本发明的阴极体20的导电性基材21可使用单晶材料的基材。导电性基材21优选为单晶硅材料。为了具有导电性，基材21可能会进行10¹⁹/cm³以上的高浓度掺杂。掺杂可以在基材21的整体上进行，也可以只在基材21的表面进行。

另一方面，单晶材料可使用Ti、Cu、Ag等金属；GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge等半导体；石墨、石墨烯等碳系材料；包含CH₃NH₃PbCl₃、CH₃NH₃PbBr₃、CH₃NH₃PbI₃、SrTiO₃等的钙钛矿结构等超导体用单晶陶瓷；航空器零件用单晶超耐热合金等。其中，金属、碳系材料基本为导电性材料。对于半导体材料而言，为了具有导电性，可进行10¹⁹以上的高浓度掺杂。对于其他材料而言，可通过掺杂或者形成氧空位(oxygen vacancy)等来形成导电性。掺杂可在基材21的整体上进行，也可以只在基材21的表面进行。

对于单晶材料而言，由于没有缺陷，具有在电铸时可在整个表面上形成均匀的电场从而能够生成均匀镀膜15的优点。通过均匀的镀膜15而制造的FMM100能够进一步地改善OLED像素的画质水平。而且，由于无须进一步进行去除、消除缺陷的附加工艺，因此具有可降低工艺成本且提高生产效率的优点。

此外，如果是硅材料的基材21或者是通过氧化(Oxidation)、氮化(Nitridation)可在表面上形成绝缘膜的单晶材料，则具有根据需要只通过氧化、氮化基材21的表面的过程便可形成绝缘部25的优点。绝缘部25起到防止镀膜15电沉积的作用，从而可形成镀膜15的图案。

另一方面，需要说明的是，本发明的基材21的材料只要能够减少阴极体20缺陷，则不一定受限于前面所述的单晶材料。

镀膜15电沉积于阴极体20的表面上，在镀膜15上可形成与阴极体20的绝缘部25对应的图案。本发明的阴极体20在镀膜15的生成过程中还能够形成图案，因此将阴极体20表述为“母板20”或“模”并使用。另一方面，也可不形成绝缘部25而进行以下工艺：在阴极体20上电沉积镀膜15后，在镀膜15上形成图案。

阳极体30设置成与阴极体20相面对且隔开预定间隔，与阴极体20对应的一侧为平坦的平板状等，阳极体30整体可浸渍于电镀液12内。阳极体30可由钛(Ti)、铱(Ir)、钌(Ru)等不溶性材料构成。阴极体20与阳极体30可相隔数cm左右设置。

电源供给部40可以在阴极体20和阳极体30之间供给电镀所需的电流。电源供给部40的负极(-)端子可与阴极体20连接，正极(+)端子则与阳极体30连接。

图3是根据本发明多个实施例的母板20的示意图。图4是根据本发明一实施例的掩模(或镀膜15)的示意图。

现有的母板为了对应于大面积基板而具有四角、多角形等形态。此外，该母板包括棱角，因此电铸工艺时电流会集中在棱角部分，从而镀膜的厚度在棱角部分会变得不均匀。此外，镀膜也为了对应于母板而以四角、多角形的形态电沉积，因此会发生应力(stress)在镀膜自身的棱角上集中的问题。如果应力集中，则其他力仅作用于部分掩模上，因此会使掩模发生扭曲或歪曲，这将导致像素排列失败。特别是，在UHD级以上的超高画质中，更需要防止应力集中在掩模的棱角部分。

因此，如图3所示，本发明的母板20的特征在于，包括导电性材料的圆形基材21。母板20可以只包括导电性基材21(图3的(a))，也可以包括表面上形成有绝缘部25的导电性基材21(图3的(b))。

包括圆形基材21的母板20整体上为圆形且无棱角，因此镀膜15也能够以对应于母板20的形状进行电沉积。需要说明的是，镀膜15(或掩模15)的形状对应于母板20是指具有相同尺寸的形状，甚至包括虽然由于框体局部绝缘而尺寸不同，但具有相同形状且为同轴的状态。

图4图示圆形的镀膜15，并图示了镀膜15上还形成有掩模图案PP的例子。掩模图案PP可以在电沉积镀膜15后通过另外的图案化工艺形成(参照图5)，也可以在电沉积镀膜15的同时形成掩模图案PP(参照图6)。

掩模15的本体(Body)上可形成多个显示器图案DP。显示器图案DP为对应于一个智能型手机等显示器的图案。如果放大显示器图案DP，则可确认对应于R、G、B的多个像素图案PP(或掩模图案PP)。像素图案PP可具有侧部倾斜的形状、锥(Taper)状(参照图4的(b))。大量的像素图案PP群聚而构成一个显示器图案DP，多个显示器图案DP可形成于掩模15。即，在本说明书中，显示器图案DP并非表示一个图案的概念，应理解为对应于一个显示器的多个像素图案PP(掩模图案PP)群聚的概念。

镀膜15呈圆形且无棱角，从而可解决在镀膜15的特定部位上施加不同于其他部分的力的问题，应力可沿着圆形的框体均匀地分散。由此，镀膜15不会扭曲或歪曲，而且有助于像素排列明确，具有可实现500PPI以上的掩模图案PP不会错位的优点。

此外，当导电性基材21为圆形的单晶硅晶圆时，对于四角、多角形形态的母板无须组建生产用的新设备、生产线等，可使用现有的半导体生产线来制造掩模15，因此可节省成本。此外，还可积极地利用半导体生产中所开发的技术，具有可实现微细且精密工艺的优点。此时，导电性基材21可具有相应于硅晶圆的200mm、300mm、450mm等的直径。除了单晶硅晶圆外，当然也可使用其他材料的圆形导电性基材21并适用半导体生产线。

图5和图6是根据本发明各种实施例的母板20的制造过程及使用所制成的母板20来制造掩模15、100的过程的示意图。

作为第一实施例，参照图5的(a)，准备导电性基材21。基材21是作为阴极体20而使用的材料，如前所述可使用圆形的导电性基材21且为了具有导电性可使用高浓度掺杂的单晶硅等。

其次，参照图5的(b)，将导电性基材21自身作为母板20使用并进行电铸。准备与母板20(或阴极体20)相面对的阳极体(未图示)。阳极体(未图示)浸渍于电镀液(未图示)中，母板20则可全部或部分浸渍于电镀液(未图示)中。通过母板20(或阴极体20)及与其相面对的阳极体之间形成电场，可在母板20的表面电沉积并生成镀膜15。由于导电性基材21的整个表面被露出在外，因此可在整个表面上生成镀膜15。

然后，参照图5的(c)，将母板20(或阴极体20)抬到电镀液(未图示)的外面。在电镀液外面，将镀膜15与母板20分离。

然后，参照图5的(d)，在镀膜15上形成掩模图案PP。掩模图案PP可使用利用光阻材料的光刻工艺、蚀刻工艺、激光蚀刻工艺等。掩模图案PP可具有直角状、锥状等。

作为第二实施例，参照图6的(a)，准备导电性基材21。由于其与图5的(a)相同，因此不再重复说明。

然后，参照图6的(b)，在基材21的至少一面形成绝缘部25。绝缘部25形成时具有图案，优选具有倒锥状或锥状图案。绝缘部25可以是以导电性基材21为基底的氧化硅、氮化硅等，也可使用光阻材料。使用光阻材料形成倒锥状或锥状图案时，可使用多重曝光方法、不同区域曝光强度设置为不同的方法等。由此，可制造母板20(或阴极体20)。

然后，参照图6的(c)，准备与母板20(或阴极体20)相面对的阳极体(未图示)。阳极体(未图示)浸渍于电镀液(未图示)中，母板20则可全部或部分浸渍于电镀液(未图示)中。通过母板20(或阴极体20)及与其相面对的阳极体之间形成电场，可在母板20的表面电沉积并生成镀膜15。由于只在基材21露出的表面上生成镀膜15，而绝缘部25的表面不生成镀膜15，因而能够在镀膜15上形成图案PP。

由于在基材21的表面电沉积镀膜15的同时厚度变厚，因此镀膜15优选形成至即将超过绝缘部25的上端为止。也就是说，相比于绝缘部25的厚度，镀膜15的厚度更薄。由于镀膜15一边填充绝缘部25的图案空间一边电沉积，因此可生成为具有与绝缘部25的图案逆相的锥状或倒锥状。

其次，参照图6的(d)，将母板20(或阴极体20)抬到电镀液(未图示)的外面。如果在电镀液外面将镀膜15与母板20分离，则生成镀膜15的部分构成掩模100(或掩模本体)，而未生成镀膜15的部分则构成像素图案PP(或掩模图案PP)、显示器图案DP。

另一方面，在图5和图6中，镀膜15(或掩模100)从母板20分离之前，可进行热处理。为了降低掩模100的热膨胀系数，同时防止掩模100和掩模图案PP的热所导致的变形，从母板20分离之前进行热处理。热处理可在300℃～800℃的温度下进行。

通常，相比于通过轧制生成的因瓦薄板，通过电铸生成的因瓦薄板的热膨胀系数高。由此，可通过对因瓦薄板进行热处理来降低热膨胀系数，然而在该热处理过程中因瓦薄板会产生略微的变形。如果将掩模100与母板20分离之后对具有掩模图案PP的掩模100进行热处理，则掩模图案PP也会产生局部变形。因此，如果在母板20与掩模100粘贴的状态下进行热处理，则可使母板20的绝缘部25所占的空间部分上形成的掩模图案PP的形态保持一定，而且具有可防止热处理引起的微细变形的优点。

图7是根据本发明一实施例的热处理后掩模的热膨胀系数(coefficient ofexpansion，CTE)的q曲线图。对80×200mm的试样测定在300℃、350℃、400℃、450℃、500℃、550℃、800℃七种温度区间进行热处理的因瓦薄板的热膨胀系数。图7的(a)显示从常温(25℃)升温至大约240℃的同时测定各试样的热膨胀系数的结果，图7的(b)显示从大约240℃下降至常温(25℃)的同时测定各试样的热膨胀系数的结果。参照图7的(a)和图7的(b)，可以确认的是，通过电铸所生成因瓦薄板(或掩模100)的热膨胀系数会根据热处理温度的不同而变化，尤其在800℃的热处理中热膨胀系数显示出最低。

因此，通过进一步地降低掩模100的热膨胀系数，可防止微米(μm)尺度的图案PP的变形，且能够制造可蒸镀超高画质OLED像素的掩模100。

此外，镀膜15为圆形，进行热处理时，施加于镀膜15的应力可从外周朝径向施加，因此可防止应力集中在镀膜15的外周特定部分，有助于提高镀膜15的均匀性。

如前所述，本发明通过圆形的母板20具有可制造厚度均匀且表面状态优秀的掩模的效果。此外，通过利用标准化的半导体装置、半导体工艺，可节省成本并提高生产效率。

如上所述，本发明图示并说明了优选实施例，但是本发明不限于上述实施例，在不超出本发明的精神的范围内，本领域技术人员能够进行各种变形和变更。这种变形及变更皆属于本发明和所附的权利要求书的范围。

Claims (13)

1.一种母板，在通过电铸来制造OLED像素形成用掩模时所使用，该母板包括导电性材料的圆形基材。

2.如权利要求1所述的母板，其中，基材为经掺杂的单晶硅材料。

3.如权利要求1所述的母板，其中，基材为因瓦、超因瓦、Si、Ti、Cu、Ag、GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge、Al₂O₃、石墨、石墨烯、钙钛矿结构的陶瓷、超耐热合金属材料中的任意一种。

4.如权利要求1所述的母板，其中，还包括绝缘部，其通过在基材的一面上构成图案而形成，且绝缘部为光阻材料、以基材的导电性材料为基底的氧化物、以基材的导电性材料为基底的氮化物材料中的任意一种。

5.如权利要求1所述的母板，其中，母板在电铸中作为阴极体而使用。

6.一种掩模的制造方法，该方法通过电铸制造掩模，其包括以下步骤：

(a)提供阴极体，该阴极体包括导电性材料的圆形基材；

(b)将阴极体及与阴极体相隔布置的阳极体的至少一部分浸渍于电镀液中，并在阴极体与阳极体之间施加电场；

(c)通过在阴极体的表面形成镀膜来构成掩模本体；以及

(d)在掩模本体上形成掩模图案。

7.一种掩模的制造方法，该方法通过电铸制造掩模，其包括以下步骤：

(a)提供阴极体，该阴极体包括导电性材料的圆形基材及在基材的一面上形成有图案的绝缘部；

(b)将阴极体及与阴极体相隔布置的阳极体的至少一部分浸渍于电镀液中，并在阴极体及阳极体之间施加电场；以及

(c)通过在阴极体的表面上形成镀膜来构成掩模本体，而在绝缘部的表面上防止形成镀膜从而构成掩模图案。

8.如权利要求6或7所述的掩模的制造方法，其中，基材为经掺杂的单晶硅材料。

9.如权利要求6或7所述的掩模的制造方法，其中，基材为因瓦、超因瓦、Si、Ti、Cu、Ag、GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge、Al₂O₃、石墨、石墨烯、钙钛矿结构的陶瓷、超耐热合金属材料中的任意一种。

10.如权利要求7所述的掩模的制造方法，其中，绝缘部为光阻材料、以基材的导电性材料为基底的氧化物、以基材的导电性材料为基底的氮化物材料中的任意一种。

11.如权利要求6或7所述的掩模的制造方法，其中，在阴极体的表面上形成镀膜后，还进行热处理镀膜的步骤。

12.如权利要求6或7所述的掩模的制造方法，其中，掩模本体为与基材对应的圆形。

13.一种掩模，其通过如权利要求6或7所述的掩模的制造方法来制造。

Images