KR20210064146A - 모판 및 마스크의 제조방법 - Google Patents

모판 및 마스크의 제조방법 Download PDF

Info

Publication number
KR20210064146A
KR20210064146A KR1020210066694A KR20210066694A KR20210064146A KR 20210064146 A KR20210064146 A KR 20210064146A KR 1020210066694 A KR1020210066694 A KR 1020210066694A KR 20210066694 A KR20210066694 A KR 20210066694A KR 20210064146 A KR20210064146 A KR 20210064146A
Authority
KR
South Korea
Prior art keywords
mask
mother plate
substrate
plating
pattern
Prior art date
Application number
KR1020210066694A
Other languages
English (en)
Inventor
장택용
Original Assignee
주식회사 오럼머티리얼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오럼머티리얼 filed Critical 주식회사 오럼머티리얼
Priority to KR1020210066694A priority Critical patent/KR20210064146A/ko
Publication of KR20210064146A publication Critical patent/KR20210064146A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H01L51/0018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 모판 및 마스크의 제조방법에 관한 것이다. 본 발명에 따른 모판은, 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(20; Mother Plate)으로서, 전도성 재질이고 원형인 기재(21)를 포함하는 것을 특징으로 한다.

Description

모판 및 마스크의 제조방법{MOTHER PLATE AND PRODUCING METHOD OF MASK}
본 발명은 모판 및 마스크의 제조방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식으로 도금막을 제조하는 과정에서 원형 모판을 채용한 모판 및 마스크의 제조방법에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판을 마련하고, 금속 박판 상에 PR(Photoresist) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR 코팅한 후 식각을 통해 패턴을 가지는 마스크를 제조하는 방법이 있었다. 또한, 다른 방법으로, 금속 전극을 이용하여 전주 도금 방식으로 금속 전극 상에 박막을 도금으로 증착하고, 도금 박막에 패턴을 형성하여 마스크를 제조하는 방법이 있었다.
위와 같은 종래의 FMM 제조 과정에서 수율을 높이기 위해 대면적의 사각 또는 다각 모판에서 도금 박막을 사용하는 것일 일반적이다. 하지만, 최근에 초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 박막 결함, 정렬 오차도 화소 증착의 실패로 이어질 수 있으므로, 마스크 박막의 표면에 결함을 최소화 할 필요가 있다. 특히, 모판에서 전주 도금을 수행할 때, 모판의 모서리 부분에 전류가 집중되거나 도금막의 모서리에 스트레스가 작용하여 균일하지 않은 표면 상태를 가지는 마스크가 제조되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 균일한 두께와 우수한 표면 상태를 가지는 마스크를 제조할 수 있는 모판 및 마스크의 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 표준화된 반도체 장치, 반도체 공정을 이용하여 제조함에 따라 비용을 절감하고, 생산성을 향상시킬 수 있는 모판 및 마스크의 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 재질이고 원형인 기재를 포함하는, 모판에 의해 달성된다.
기재는 도핑된 단결정 실리콘 재질일 수 있다.
기재는 인바(Invar), 슈퍼 인바(Super Invar), Si, Ti, Cu, Ag, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge, Al2O3, 흑연(graphite), 그래핀(graphene), 페로브스카이트(perovskite) 구조의 세라믹, 초내열합금 재질 중 어느 하나일 수 있다.
기재가 GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge 재질 중 하나인 경우, 기재는 적어도 1019 cm-3 이상 도핑될 수 있다.
기재의 일면 상에 패턴을 구성하며 형성된 절연부를 더 포함할 수 있다.
절연부는 포토레지스트, 기재의 전도성 재질을 베이스로 하는 산화물, 기재의 전도성 재질을 베이스로 하는 질화물 재질 중 어느 하나일 수 있다.
모판은 전주 도금에서 음극체(Cathode Body)로 사용될 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 재질이고 원형인 기재를 포함하는 음극체(Cathode Body)를 제공하는 단계; (b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; (c) 음극체의 표면에서 도금막이 형성되어 마스크 바디를 구성하는 단계; 및 (d) 마스크 바디에 마스크 패턴을 형성하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 재질이고 원형인 기재, 및 기재의 일면 상에 패턴을 가지며 형성되는 절연부를 포함하는 음극체(Cathode Body)를 제공하는 단계; (b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; 및 (c) 음극체의 표면에서 도금막이 형성되어 마스크 바디를 구성하고, 절연부의 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
기재는 도핑된 단결정 실리콘 재질일 수 있다.
기재는 인바(Invar), 슈퍼 인바(Super Invar), Si, Ti, Cu, Ag, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge, Al2O3, 흑연(graphite), 그래핀(graphene), 페로브스카이트(perovskite) 구조의 세라믹, 초내열합금 재질 중 어느 하나일 수 있다.
기재가 GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge 재질 중 하나인 경우, 기재는 적어도 1019 cm-3 이상 도핑될 수 있다.
절연부는 포토레지스트, 기재의 전도성 재질을 베이스로 하는 산화물, 기재의 전도성 재질을 베이스로 하는 질화물 재질 중 어느 하나일 수 있다.
음극체의 표면에서 도금막이 형성된 후, 도금막을 열처리하는 공정을 더 수행할 수 있다.
열처리는 300℃ 내지 800℃로 수행할 수 있다.
마스크 바디는 기재에 대응하는 원 형상일 수 있다.
그리고, 본 발명의 상기의 목적은, 상기 마스크의 제조 방법을 통해 제조된, 마스크에 의해 달성된다.
상기와 같이 구성된 본 발명에 따르면, 균일한 두께와 우수한 표면 상태를 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 표준화된 반도체 장치, 반도체 공정을 이용하여 제조함에 따라 비용을 절감하고, 생산성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 3은 본 발명의 여러 실시예에 따른 모판을 나타내는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 마스크를 나타내는 개략도이다.
도 5 및 도 6은 본 발명의 여러 실시예에 따른 모판의 제조 과정 및 제조된 모판을 이용하여 마스크를 제조하는 과정을 나타내는 개략도이다.
도 7은 본 발명의 일 실시예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)을 나타내는 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 1을 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의해 대상 기판(900)에 밀착될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 2에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 2에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크로 사용될 도금막(15)[또는, 금속 박판(15)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크로 사용될 도금막(15)의 재료가 될 수 있다. 일 실시예로, 철니켈합금인 인바(Invar) 박판을 도금막(15)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(15)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에, 최근에 온도 변화값이 크지 않은 범위에서 화소 증착 공정을 수행하는 기술들이 개발되는 것을 고려하면, 마스크(100)는 이보다 열팽창계수가 약간 큰 니켈(Ni), 니켈-코발트(Ni-Co) 등의 재질일 수도 있다. 그 밖에 목적하는 도금막(15)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(15)을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 2에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.
음극체(20)는 전도성 재료를 기재(21)[도 4 내지 도 6 참조]로서 포함할 수 있다. 기재(21)의 재질은 인바(Invar), 슈퍼 인바(Super Invar), Si, Ti, Cu, Ag, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge, Al2O3, 흑연(graphite), 그래핀(graphene) 등일 수 있다.
한편, 메탈 기재의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 이하에서는 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 음극체(20)의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(15)의 일부가 불균일하게 형성될 수 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(15) 및 도금막 패턴의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 이에 적용되는 FMM, 새도우 마스크의 패턴 폭은 수~수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
이에 따라, 본 발명의 음극체(20)의 전도성 기재(21)는 단결정 재질의 기재를 사용할 수 있다. 전도성 기재(21)는 단결정 실리콘 재질인 것이 바람직하다. 전도성을 가지도록, 기재(21)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.
한편, 단결정 재질로는, Ti, Cu, Ag 등의 금속, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge 등의 반도체, 흑연(graphite), 그래핀(graphene) 등의 탄소계 재질, CH3NH3PbCl3, CH3NH3PbBr3, CH3NH3PbI3, SrTiO3 등을 포함하는 페로브스카이트(perovskite) 구조 등의 초전도체용 단결정 세라믹, 항공기 부품용 단결정 초내열합금 등이 사용될 수 있다. 금속, 탄소계 재질의 경우는 기본적으로 전도성 재질이다. 반도체 재질의 경우에는, 전도성을 가지도록 1019 이상의 고농도 도핑이 수행될 수 있다. 기타 재질의 경우에는 도핑을 수행하거나 산소 공공(oxygen vacancy) 등을 형성하여 전도성을 형성할 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.
단결정 재질의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(15)이 생성될 수 있는 이점이 있다. 균일한 도금막(15)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 실리콘 재질의 기재(21) 또는 산화(Oxidation), 질화(Nitridation)에 의해 표면에 절연막을 형성할 수 있는 단결정 재질이라면, 필요에 따라 기재(21)의 표면을 산화, 질화하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(15)의 전착을 방지하는 역할을 하여 도금막(15)의 패턴을 형성할 수 있다.
한편, 본 발명의 기재(21)의 재질은 음극체(20)의 결함을 감축하는 범위 내에서라면 반드시 상술한 단결정 재질에 제한되지는 않음을 밝혀둔다.
음극체(20)의 표면 상에 도금막(15)이 전착되고, 도금막(15)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(15)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"라고 표현하고 병기하여 사용한다. 한편, 절연부(25)의 형성없이 음극체(20)에서 도금막(15)을 전착한 후 도금막(15)에 패턴을 형성하는 공정을 별도로 수행할 수도 있다.
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.
도 3은 본 발명의 여러 실시예에 따른 모판(20)을 나타내는 개략도이다. 도 4는 본 발명의 일 실시예에 따른 마스크[또는, 도금막(15)]을 나타내는 개략도이다.
종래의 모판은 대면적 기판에 대응하도록 사각, 다각형 등의 형태를 가진다. 그리고, 이 모판은 각진 모서리를 포함하므로, 전주 도금 공정시에 각진 모서리 부분에 전류가 집중되기 때문에, 도금막의 두께가 모서리 부분에서 불균일하게 된다. 이에 더하여 도금막도 모판에 대응하도록 사각, 다각형 형태로 전착되기 때문에, 도금막 자체의 모서리에 스트레스(stress)가 집중되는 문제점이 발생할 수 있다. 스트레스가 집중되면 마스크의 일부분에만 다른 힘이 작용하게 되므로, 마스크가 뒤틀어지거나 일그러질 수 있고, 이는 화소 정렬의 실패로 이어질 수 있다. 특히, UHD 급 이상의 초고화질에서는 마스크의 모서리에 스트레스가 집중되는 것을 더욱 피해야 한다.
따라서, 도 3에 도시된 바와 같이, 본 발명의 모판(20)은 전도성 재질이고 원형인 기재(21)를 포함하는 것을 특징으로 한다. 모판(20)은 전도성 기재(21)만을 포함할 수도 있고[도 3의 (a)], 전도성 기재(21)의 표면 상에 절연부(25)가 형성된 것을 포함할 수도 있다[도 3의 (b)].
원형인 기재(21)를 포함하는 모판(20)은 전체적으로 원형이고 각진 모서리가 없으므로, 도금막(15)도 모판(20)의 형상에 대응하도록 전착될 수 있다. 도금막(15)[또는, 마스크(15)]의 형상이 모판(20)에 대응한다는 의미는, 동일한 크기의 형상을 가지거나, 테두리의 일부 절연에 의해 크기는 상이하지만 동일한 형상을 가지며 동축을 이룬 상태까지 포함하는 것임을 밝혀둔다.
도 4에는 원형의 도금막(15)이 도시되며, 도금막(15)에 마스크 패턴(PP)까지 형성된 예가 도시되어 있다. 마스크 패턴(PP)은 도금막(15)을 전착한 후에 별도의 패터닝 공정을 통해 형성할 수 있고[도 5 참조], 도금막(15)을 전착하면서 동시에 마스크 패턴(PP)이 형성되도록 할 수도 있다[도 6 참조].
마스크(15)의 바디(Body; 15)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)[또는, 마스크 패턴(PP)]을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 4의 (b) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(15)에 형성될 수 있다. 즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)[마스크 패턴(PP)]들이 군집된 개념으로 이해되어야 한다.
도금막(15)이 원형이고 각진 모서리가 없으므로 도금막(15)의 특정 부분에 다른 부분과 상이한 힘이 작용하게 되는 문제를 해소할 수 있고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 도금막(15)이 뒤틀리거나 일그러지지 않고, 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 500 PPI 이상의 마스크 패턴(PP)을 어긋남이 없이 구현할 수 있는 이점을 지닌다.
또한, 전도성 기재(21)가 원형의 단결정 실리콘 웨이퍼인 경우, 사각, 다각형 형태의 모판에서 공정을 위한 새로운 장비, 공정 라인 등을 구축할 필요없이, 기존의 반도체 공정 라인을 적용하여 마스크(15)를 제조할 수 있기 때문에 비용을 절감할 수 있다. 게다가, 반도체 공정에서 개발된 기술을 적극적으로 활용할 수 있기 때문에 미세하고 정밀한 공정이 가능하게 되는 이점이 있다. 이 경우, 전도성 기재(21)는 실리콘 웨이퍼에 상응하는 200mm, 300mm, 450mm 등의 직경을 가질 수 있다. 단결정 실리콘 웨이퍼 외에도, 다른 재질의 원형 전도성 기재(21)를 사용하여 반도체 공정 라인을 적용할 수 있는 것은 물론이다.
도 5 및 도 6은 본 발명의 여러 실시예에 따른 모판(20)의 제조 과정 및 제조된 모판(20)을 이용하여 마스크(15, 100)를 제조하는 과정을 나타내는 개략도이다.
제1 실시예로, 도 5의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 음극체(20)로 사용되는 재질로서, 원형의 전도성 기재(21)를 사용할 수 있으며, 전도성을 갖도록 고농도 도핑된 단결정 실리콘 등을 사용할 수 있음은 상술한 바 있다.
다음으로, 도 5의 (b)를 참조하면, 전도성 기재(21) 자체를 모판(20)으로 사용하여 전주 도금을 수행한다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(15)이 모판(20)의 표면에서 전착되어 생성될 수 있다. 전도성 기재(21)의 전 표면이 노출되어 있으므로, 전 표면 상에 도금막(15)이 생성될 수 있다.
다음으로, 도 5의 (c)를 참조하면, 모판(20)[또는, 음극체(20)]을 도금액(미도시) 바깥으로 들어올린다. 도금액 바깥에서, 도금막(15)과 모판(20)을 분리한다.
다음으로, 도 5의 (d)를 참조하면, 도금막(15)에 마스크 패턴(PP)을 형성할 수 있다. 마스크 패턴(PP)은 포토레지스트를 이용한 리소그래피 공정, 식각 공정, 레이저 식각 공정 등을 사용할 수 있다. 마스크 패턴(PP)은 직각 형상, 테이퍼 형상 등을 가질 수 있다.
제2 실시예로, 도 6의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 도 5의 (a)와 동일하므로 설명을 생략한다.
다음으로, 도 6의 (b)를 참조하면, 기재(21)의 적어도 일면 상에 절연부(25)를 형성할 수 있다. 절연부(25)는 패턴을 가지고 형성될 수 있고, 역테이퍼 또는 테이퍼 형상의 패턴을 가지는 것이 바람직하다. 절연부(25)는 전도성 기재(21)를 베이스로 하는 실리콘 산화물, 실리콘 질화물 등일 수 있고, 포토레지스트를 사용할 수도 있다. 포토레지스트를 사용하여 역테이퍼 또는 테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다. 이에 따라, 모판(20)[또는, 음극체(20)]이 제조될 수 있다.
다음으로, 도 6의 (c)를 참조하면, 모판(20)[또는, 음극체(20)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(15)이 모판(20)의 표면에서 전착되어 생성될 수 있다. 다만, 기재(21)의 노출된 표면에서만 도금막(15)이 생성되고, 절연부(25) 표면에서는 도금막(15)이 생성되지 않으므로, 도금막(15)에 패턴(PP)이 형성될 수 있다.
기재(21) 표면으로부터 도금막(15)이 전착되면서 두꺼워지기 때문에, 절연부(25)의 상단을 넘기 전까지만 도금막(15)을 형성하는 것이 바람직하다. 즉, 절연부(25)의 두께보다 도금막(15)의 두께가 더 작을 수 있다. 도금막(15)은 절연부(25)의 패턴 공간에 채워지며 전착되므로, 절연부(25)의 패턴과 역상을 가지는 테이퍼 또는 역테이퍼 형상을 가지며 생성될 수 있다.
다음으로, 도 6의 (d)를 참조하면, 모판(20)[또는, 음극체(20)]을 도금액(미도시) 바깥으로 들어올린다. 도금액 바깥에서, 도금막(15)과 모판(20)를 분리하면, 도금막(15)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(15)이 생성되지 않은 부분은 화소 패턴(PP)[또는, 마스크 패턴(PP)], 디스플레이 패턴(DP)을 구성할 수 있다.
한편, 도 5 및 도 6에서, 도금막(15)[또는, 마스크(100)]을 모판(20)으로부터 분리하기 전에, 열처리를 수행할 수 있다. 마스크(100)의 열팽창계수를 낮춤과 동시에 마스크(100) 및 마스크 패턴(PP)의 열에 의한 변형을 방지하기 위해, 모판(20)으로부터 분리 전에 열처리를 수행할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다.
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 만약, 마스크(100)와 모판(20)을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(100)에 열처리를 수행한다면 마스크 패턴(PP)에 일부 변형이 생길 수도 있다. 따라서, 모판(20)과 마스크(100)가 접착된 상태에서 열처리를 수행하면, 모판(20)의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.
도 7은 본 발명의 일 실시 예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)를 나타내는 그래프이다. 80 X 200mm의 샘플에 대해서, 300℃, 350℃, 400℃, 450℃, 500℃, 550℃, 800℃의 7가지의 온도 구간에서 열처리를 수행한 인바 박판의 열팽창계수를 측정하였다. 도 7의 (a)는 상온(25℃)에서 약 240℃까지 온도를 올리면서 각 샘플의 열팽창계수를 측정한 결과를 나타내고, 도 7의 (b)는 약 240℃에서 상온(25℃)까지 온도를 하강하면서 각 샘플의 열팽창계수를 측정한 결과를 나타낸다. 도 7의 (a) 및 도 7의 (b)를 참조하면, 열처리 온도에 따라 전주 도금으로 생성한 인바박판[또는, 마스크(100)]의 열팽창계수가 변화하며, 특히, 800℃의 열처리에서 가장 열팽창계수가 낮게 나타남을 확인할 수 있다.
따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(100)를 제조할 수 있는 이점이 있다.
게다가, 도금막(15)이 원형이므로, 열처리를 수행할때 도금막(15)에 가해지는 응력이 외주에서 방사 방향으로 가해지게 되므로, 도금막(15)의 외주 특정 부분에 스트레스가 집중되는 것을 방지하고 도금막(15)의 균일성을 향상시키는데 기여할 수 있다.
위와 같이, 본 발명은 원형의 모판(20)으로 균일한 두께와 우수한 표면 상태를 가지는 마스크를 제조할 수 있는 효과가 있다. 그리고, 표준화된 반도체 장치, 반도체 공정을 이용함에 따라 비용을 절감하고, 생산성을 향상시킬 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 전주 도금 장치
11: 도금조
12: 도금액
15: 도금막
20: 모판, 음극체
21: 전도성 기재
25: 절연부
30: 양극체
40: 전원공급부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴

Claims (1)

  1. 전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    전도성 재질이고 원형인 기재를 포함하는, 모판.
KR1020210066694A 2018-05-03 2021-05-25 모판 및 마스크의 제조방법 KR20210064146A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210066694A KR20210064146A (ko) 2018-05-03 2021-05-25 모판 및 마스크의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180051058A KR20190127018A (ko) 2018-05-03 2018-05-03 모판 및 마스크의 제조방법
KR1020210066694A KR20210064146A (ko) 2018-05-03 2021-05-25 모판 및 마스크의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180051058A Division KR20190127018A (ko) 2018-05-03 2018-05-03 모판 및 마스크의 제조방법

Publications (1)

Publication Number Publication Date
KR20210064146A true KR20210064146A (ko) 2021-06-02

Family

ID=68386093

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180051058A KR20190127018A (ko) 2018-05-03 2018-05-03 모판 및 마스크의 제조방법
KR1020210066694A KR20210064146A (ko) 2018-05-03 2021-05-25 모판 및 마스크의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180051058A KR20190127018A (ko) 2018-05-03 2018-05-03 모판 및 마스크의 제조방법

Country Status (4)

Country Link
KR (2) KR20190127018A (ko)
CN (1) CN112042000A (ko)
TW (1) TW202002359A (ko)
WO (1) WO2019212178A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634539B2 (ja) * 1997-02-28 2005-03-30 キヤノン株式会社 マスク保持装置、露光装置、デバイス製造方法、及びマスク構造体
JP5270192B2 (ja) * 2007-04-16 2013-08-21 アスリートＦａ株式会社 マスクおよびこのマスクを用いた基板の製造方法
KR101988115B1 (ko) * 2016-07-18 2019-06-12 황창훈 마이크로 오엘이디 제조용 원형 면소스, 및 이를 구비한 원형 면소스 증착장치
KR101832988B1 (ko) * 2016-08-04 2018-02-28 주식회사 티지오테크 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR101843035B1 (ko) * 2016-09-09 2018-03-29 주식회사 티지오테크 모판 및 마스크의 제조 방법

Also Published As

Publication number Publication date
KR20190127018A (ko) 2019-11-13
CN112042000A (zh) 2020-12-04
WO2019212178A1 (ko) 2019-11-07
TW202002359A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
KR102054179B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102280187B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
KR101907490B1 (ko) 모판 및 마스크의 제조방법
KR102266249B1 (ko) 모판, 마스크 및 마스크의 제조방법
KR20210064146A (ko) 모판 및 마스크의 제조방법
CN112424972A (zh) 掩模的制造方法、掩模及框架一体型掩模
KR102371175B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR102254376B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR102110438B1 (ko) 마스크의 제조 방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법
KR102301331B1 (ko) 마스크의 제조 방법
KR102633781B1 (ko) 프레임 일체형 마스크 및 그 제조 방법
KR102377775B1 (ko) 전력 공급용 지그
KR20190011098A (ko) 마스크의 제조 방법
KR20190011099A (ko) 전주 도금 마스크 제조용 모판
KR20240013715A (ko) 프레임 일체형 마스크 및 그 제조 방법
KR20190011100A (ko) 전주 도금 마스크 제조용 모판
KR20240094091A (ko) 오픈 마스크의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application