KR102301331B1 - 마스크의 제조 방법 - Google Patents
마스크의 제조 방법 Download PDFInfo
- Publication number
- KR102301331B1 KR102301331B1 KR1020170084801A KR20170084801A KR102301331B1 KR 102301331 B1 KR102301331 B1 KR 102301331B1 KR 1020170084801 A KR1020170084801 A KR 1020170084801A KR 20170084801 A KR20170084801 A KR 20170084801A KR 102301331 B1 KR102301331 B1 KR 102301331B1
- Authority
- KR
- South Korea
- Prior art keywords
- mother plate
- mask
- plating film
- manufacturing
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000007747 plating Methods 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 51
- 238000009713 electroplating Methods 0.000 claims abstract description 23
- 238000005323 electroforming Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims description 30
- 229910001374 Invar Inorganic materials 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 230000005684 electric field Effects 0.000 claims description 13
- 238000007667 floating Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 30
- 239000000243 solution Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000011368 organic material Substances 0.000 description 7
- 229910001111 Fine metal Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002198 insoluble material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H01L51/56—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H01L51/0026—
-
- H01L51/5253—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 마스크의 제조 방법은, 전주 도금(Electroforming)으로 마스크(100)를 제조하는 방법으로서, (a) 전도성 기재(21)를 제공하는 단계, (b) 전도성 기재(21)의 일면 상에 패턴화(26)된 절연부(26)를 형성하여 모판(Mother Plate; 20)을 제조하는 단계, (c) 모판(20)을 음극체(Cathode Body; 20)로 사용하고, 전주 도금(Electroforming)으로 모판(20) 표면 상에 도금막(100)을 형성하는 단계, (d) 도금막(100)을 열처리(H)하는 단계, 및 (e) 모판(20)으로부터 도금막(100)을 분리하는 단계를 포함하고, (c) 단계에서, 모판(20)의 상부면 및 측면 상에 도금막(100: 110, 120)을 형성하는 것을 특징으로 한다.
Description
본 발명은 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 패턴을 가지는 마스크를 형성함과 동시에 마스크의 변형을 방지하고 얼라인(align)을 명확하게 할 수 있는 마스크의 제조 방법에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1은 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 1를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 1의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 1의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 1의 (c)]. 이어서, PR(2)을 제거하고[도 1의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리하여 제조를 완료한다.
도 1과 같이 도금으로 생성한 금속 박판(3)은 압연으로 생성한 금속 박판에 비해 열팽창계수가 높다. 금속 박판을 FMM으로 사용할 때, 열팽창계수가 낮을수록 열에 대한 패턴의 변형이 줄어들어 고화질의 화소 공정을 수행할 수 있다. 따라서 도금으로 생성한 금속 박판(3)에 열처리(H)를 수행함으로써 열팽창계수를 낮출 수 있다. 하지만, 도 1의 (e)와 같이 열처리(H)를 수행하는 경우 기판(4) 상의 금속 박판(3)이 박리(3')되는 문제점이 있었다. 심지어는 박리(3')되어 찢어지거나, 잘게 부서지거나, 접히거나 주름이 생겨, 패턴(P') 형태가 불명확해지며, 제품으로 사용할 수 없게되는 문제점이 있었다.
초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어 질 수 있으므로, 화소 증착 공정에서 열에 의한 변형을 방지할 수 있도록, 열팽창계수가 낮은 FMM을 제조하는 기술이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크의 박리를 방지하고, 마스크 패턴의 변형을 방지할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 표면 상에 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하고, (c) 단계에서, 모판의 상부면 및 측면 상에 도금막을 형성하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 표면 상에 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하고, (c) 단계에서, 모판의 상부면 및 측면 및 하부면의 적어도 일부 상에 도금막을 형성하는, 마스크의 제조 방법에 의해 달성된다.
전도성 기재는 도핑된 단결정 실리콘 재질일 수 있다.
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.
절연부는 테이퍼 형상 또는 역테이퍼 형상을 가질 수 있다.
열처리는 300℃ 내지 800℃로 수행할 수 있다.
(c) 단계와 (d) 단계 사이에, 절연부를 제거하는 단계를 더 포함할 수 있다.
(d) 단계와 (e) 단계 사이에, 도금막의 테두리 영역을 커팅하는 단계를 더 포함할 수 있다.
(d) 단계와 (e) 단계 사이에, 도금막의 적어도 일부의 테두리 영역을 제외한 나머지 영역 상에 2차 절연부를 형성한 후, 도금막의 테두리 영역의 적어도 일부를 제거하는 단계를 더 포함할 수 있다.
(c) 단계는, (c1) 모판의 폭보다 큰 통전막이 상부에 형성되고, 통전막의 테두리 영역 상에 지지 절연부가 형성된 지지부를 준비하는 단계; (c2) 모판을 지지부의 통전막 상에 로딩하는 단계; (c3) 모판 및 지지부의 적층체를 음극체로 사용하고, 전주 도금으로 모판 상에 도금막을 형성하는 단계를 포함할 수 있다.
(c) 단계는, (c1) 모판의 폭보다 큰 통전막이 상부에 형성되고, 통전막의 테두리 영역 상에 지지 절연부가 형성된 지지부를 준비하는 단계; (c2) 통전막 상에 모판의 폭보다 작은 플로팅 통전막을 형성하고, 모판을 지지부의 플로팅 통전막 상에 로딩하는 단계; (c3) 모판 및 지지부의 적층체를 음극체로 사용하고, 전주 도금으로 모판 상에 도금막을 형성하는 단계를 포함할 수 있다.
지지부는 통전막보다 큰 폭을 가지고, 모판 측면에 가해지는 전기장의 적어도 일부가 통전막이 형성되지 않은 지지부의 영역 상으로 분산될 수 있다.
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.
상기와 같이 구성된 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크의 박리를 방지하고, 마스크 패턴의 변형을 방지할 수 있는 효과가 있다.
도 1은 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 2는 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 6은 본 발명의 다른 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 7 내지 도 8은 도 5의 마스크 제조 과정을 상세히 나타내는 도면이다.
도 9 내지 도 10은 도 6의 마스크 제조 과정을 상세히 나타내는 도면이다.
도 2는 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 6은 본 발명의 다른 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 7 내지 도 8은 도 5의 마스크 제조 과정을 상세히 나타내는 도면이다.
도 9 내지 도 10은 도 6의 마스크 제조 과정을 상세히 나타내는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 2를 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.
스틱형(Stick-Type) 마스크[도 4의 (a) 참조], 플레이트형(Plate-Type) 마스크[도 4의 (b) 참조]는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 3에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크(100)로 사용될 도금막(100)[또는, 금속 박판(100)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크(100)로 사용될 도금막(100)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(100)으로 제조하는 경우, 일 예로, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용되며, 전자빔을 형광체에 정확하게 유도할 수 있는 역할을 한다. 그리고, 인바 박판은 열팽창계수가 약 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(100)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)[또는, 인바 마스크(100)]을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 3에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.
음극체(20)의 표면 상에 도금막(100)이 전착되고, 도금막(100)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.
도 4를 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 4의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 4의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용할 수 있고, 플레이트의 테두리를 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 4의 (c)는 도 4의 (a) 및 (b)의 A-A' 확대 측단면도이다.
마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 5의 (c) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.
본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(100)은 디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 마스크 패턴으로 혼용되어 사용될 수 있다.
마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지거나, 점점 좁아지는 형상을 가지는, 대략 테이퍼 형상을 가지는 것이 바람직하며, 마스크(100)의 상부면이 대상 기판(900)[도 2 참조]에 밀착되므로, 마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지는 형상인 것이 더 바람직하다.
패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있다. 마스크 패턴(PP)은 절연부(25)에 의해 도금막(20)의 생성이 방지됨에 따라 형성될 수 있다. 구체적인 형성 과정은 도 7을 통해 후술한다.
도 5는 본 발명의 일 실시 예에 따른 마스크(100)의 제조 과정을 나타내는 개략도이다.
도 5의 (a)를 참조하면, 본 발명은 모판(20: 21, 25)을 음극체(Cathode Body)로 사용하고, 모판 표면 상에 전주 도금으로 도금막을 형성할 때, 모판(20)의 상부면 및 측면 상에 도금막(100: 110, 120)을 형성하는 것을 특징으로 한다. 다시 말해, 모판(20)의 상부면에서 절연부(25)가 형성된 부분을 제외한 전도성 기재(21)가 노출된 면에서 전주 도금으로 도금막(110)을 형성하고, 동시에, 모판(20)의 측면[전도성 기재(21)]에서 전주 도금으로 도금막(120)을 형성하는 것을 특징으로 한다.
도 1을 통해 상술한 바와 같이, 종래의 도금과정에서 금속 박판(3)은 기판(4)의 상부면에만 형성되어 있기 때문에, 열처리(H)를 수행하는 경우에 금속 박판(3)이 박리(3')될 수 있다. 이를 방지하기 위해, 본 발명은 모판(20)의 상부면에 도금막(110)을 형성하고, 추가로 모판(20)의 측면에 도금막(120)을 형성하여 도금막(110)과 일체를 이루도록 할 수 있다. 모판(20)과 상부의 도금막(110) 사이의 부착력만으로는 열처리(H) 과정에서 인가되는 응력을 견디기 어려울 수 있다. 따라서, 측면의 도금막(120)이 모판(20) 측면에서 모판(20)과의 부착력을 보강함에 따라, 열처리(H) 과정에서 전체 도금막(100)이 박리되지 않고, 모판(20)에 잘 고정부착될 수 있도록 하는 이점이 있다.
다시, 도 5의 (a)를 참조하면, 전주 도금 과정에서 역테이퍼 형상을 가지는 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되고, 전도성 기재(21)의 노출된 상면 및 측면에 도금막(100: 110, 120)이 형성될 수 있다.
다음으로, 도 5의 (b)를 참조하면, 절연부(25)를 제거하면, 절연부(25)가 차지했던 공간 부분이 마스크 패턴(PP)이 될 수 있다.
다음으로, 도 5의 (c)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20)[또는, 전도성 기재(21)]으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 본 발명은 마스크(100)의 열팽창계수를 낮춤과 동시에 마스크(100) 및 마스크 패턴(PP)의 열에 의한 변형을 방지하기 위해, 모판(20)으로부터 분리 전에 열처리(H)를 수행하는 것을 특징으로 한다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다.
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 박리(3'), 변형 등이 생길 수 있음은 상술한 바 있다. 하지만, 본 발명은 모판(20)[또는, 전도성 기재(21)]의 상부면뿐만 아니라 측면에도 도금막(100)을 형성하기 때문에, 열처리(H)를 하여도 박리, 변형 등이 발생하지 않는다. 모판(20)과 도금막(100)이 긴밀히 접착된 상태에서 열처리를 수행하므로, 모판(20)의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 박리, 변형 등을 방지할 수 있는 이점이 있다.
도 6은 본 발명의 다른 실시 예에 따른 마스크(100')의 제조 과정을 나타내는 개략도이다. 도 6에서는 도 5와의 차이점에 대해서만 설명한다.
도 6의 (a)를 참조하면, 본 발명은 모판(20: 21, 25)을 음극체(Cathode Body)로 사용하고, 모판 표면 상에 전주 도금으로 도금막을 형성할 때, 모판(20)의 상부면과 측면의 전부 및 하부면의 적어도 일부 상에 도금막(100': 110, 120, 130)을 형성하는 것을 특징으로 한다. 다시 말해, 모판(20)의 상부면에서 절연부(25)가 형성된 부분을 제외한 전도성 기재(21)가 노출된 면에서 전주 도금으로 도금막(110)을 형성하고, 동시에, 모판(20)의 측면[전도성 기재(21)]과 하부면에서 전주 도금으로 도금막(120, 130)을 형성하는 것을 특징으로 한다.
본 발명은 모판(20)의 상부면에 도금막(110)을 형성하고, 추가로 모판(20)의 측면 및 하부면에 도금막(120, 130)을 형성하여 도금막(110)과 일체를 이루도록 할 수 있다. 따라서, 측면과 하부면의 도금막(120, 130)이 모판(20) 측면과 하부면에서 모판(20)과의 부착력을 보강함에 따라, 열처리(H) 과정에서 전체 도금막(100')이 박리되지 않고, 모판(20)에 잘 고정부착될 수 있도록 하는 이점이 있다.
다시, 도 6의 (a)를 참조하면, 전주 도금 과정에서 역테이퍼 형상을 가지는 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되고, 전도성 기재(21)의 노출된 상면, 측면 및 하부면에 도금막(100': 110, 120, 130)이 형성될 수 있다. 하부면에서도 일부는 전도성 기재(21)가 노출되지 않도록 할 수 있다.
다음으로, 도 6의 (b)를 참조하면, 절연부(25)를 제거하면, 절연부(25)가 차지했던 공간 부분이 마스크 패턴(PP)이 될 수 있다.
다음으로, 도 6의 (c)를 참조하면, 도금막(100')[또는, 마스크(100')]을 모판(20)[또는, 전도성 기재(21)]으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다.
본 발명은 모판(20)[또는, 전도성 기재(21)]의 상부면뿐만 아니라 측면 및 하부면에도 도금막(100')을 형성하기 때문에, 열처리(H)를 하여도 박리, 변형 등이 발생하지 않는다. 모판(20)과 도금막(100')이 긴밀히 접착된 상태에서 열처리를 수행하므로, 모판(20)의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 박리, 변형 등을 방지할 수 있는 이점이 있다.
도 7 내지 도 8은 본 발명의 도 5의 마스크 제조 과정을 상세히 나타내는 도면이다.
도 7의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 전주 도금(electroforming)을 수행할 수 있도록, 모판(20)의 기재(21)는 전도성 재질일 수 있다. 모판(20)은 전주 도금에서 음극체(cathode) 전극으로 사용될 수 있다.
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(20)[또는, 기재(21)]의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(100) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 단결정 실리콘 재질의 기재(21)를 사용할 수 있다. 전도성을 가지도록, 기재(21)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(100)[또는, 마스크(100)]이 생성될 수 있는 이점이 있다. 균일한 도금막(100)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 단결정 실리콘 재질의 기재(21)의 측면도 상면과 마찬가지로 개재물 또는 결정립계가 없이 균일한 표면 상태를 가지므로, 측면 및 상면 상에 형성된 도금막(100: 110, 120)이 표면 결함 없이 기재(21)에 더욱 잘 부착될 수 있는 이점이 있다. 향상된 부착력으로 인해 열처리(H) 과정에서의 박리, 변형 등을 더욱 방지할 수 있다.
또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 필요에 따라 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(100)의 전착을 방지하는 역할을 하여 도금막(100)의 패턴(PP)을 형성할 수 있다.
다음으로, 도 7의 (b)를 참조하면, 전도성 기재(21)의 적어도 일면 상에 패턴화(26)된 절연부(25)를 형성할 수 있다. 절연부(25)는 기재(21)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(100)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(25)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(25)는 프린팅 법 등을 이용하여 포토레지스트를 형성할 수 있다. 또는, 절연부(25)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 절연부(25)는 후술할 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다.
절연부(25)는 테이퍼 형상 또는 역테이퍼 형상을 가지는 것이 바람직하다. 포토레지스트를 사용하여 테이퍼 형상 또는 역테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다.
후술할 전주 도금 과정에서 기재(21)의 노출된 표면으로부터 도금막(100)이 형성되고, 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 전도성 기재(21) 및 패턴화(26)된 절연부(25)를 포함하는 모판(20)은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체로 병기될 수 있다.
다음으로, 도 7의 (c)를 참조하면, 지지부(30)를 준비한다.
지지부(30)는 상부에 Cu, Ag, Pt 등 전도성 재질의 통전막(31)이 형성될 수 있다. 지지부(30)는 SUS 등의 재질로 구성되며, 통전막(31)보다 큰 폭을 가지므로 통전막(31)은 지지부(30) 상의 일부에 형성될 수 있다. 통전막(31)은 외부에서 전원을 인가받아 모판(20)에 전달하는 역할을 할 수 있다. 모판(20)의 전체면(전체 하부면)에 전원을 인가할 수 있도록, 통전막(31)은 모판(20)보다 큰 폭을 가지도록 형성될 수 있다.
통전막(31)의 테두리 영역 상에는 지지 절연부(35)가 형성될 수 있다. 지지 절연부(35)가 모판(20)의 폭보다 큰 통전막(31)의 테두리 영역 상에 형성됨에 따라, 지지 절연부(35)와 모판(20) 측면의 사이에 빈 공간이 형성될 수 있다. 이 빈 공간을 통해 모판(20)의 측면에 도금막(120)이 형성될 수 있다. 지지 절연부(35)는 공지의 절연성 재질을 제한없이 사용할 수 있고, 지지 절연부(35) 상에서는 도금막(100)의 형성이 방지될 수 있다.
한편, 통전막(31)의 상부와, 지지 절연부(35)와 모판(20) 측면의 사이에 빈 공간에 2차 통전막(32)이 더 형성될 수 있다. 2차 통전막(32)이 형성되어도 모판(20) 측면의 사이에는 측면의 도금막(120)이 생기기 위한 소정의 공간이 형성될 수 있다. 지지 절연부(35)는 2차 통전막(32)의 상부까지 커버하는 것이 바람직하다. 2차 통전막(32)은 모판(20)의 측면에 전기장(E)을 더 집중시키는 역할을 함에 따라, 모판(20)의 상부면의 도금막(110)과 측면의 도금막(120)이 끊김없이 일체로 연결되어 전주 도금될 수 있도록 할 수 있다.
지지부(30)의 통전막(31) 상부에 모판(20)을 로딩한다. 모판(20)의 하부면에는 통전막(31)으로부터 전원이 인가될 수 있다.
다음으로, 도 7의 (d)를 참조하면, 모판(20) 표면 상에 도금막(100)을 형성할 수 있다. 다시 말해, 모판(20)의 상부면의 노출된 면 상에 도금막(110)을 형성하고, 모판(20)의 측면의 노출된 면 상에 도금막(120)을 형성할 수 있다. 모판(20)[및 지지부(30)]을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다.
절연부(25)가 절연 특성을 가지므로, 절연부(25)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(20)의 상부면에서 도금막(110)이 생성되지 않는, 절연부(25)에 대응하는 부분은 도금막(100)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 패턴화(26)된 절연부(25) 각각은 마스크(100)의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다.
기재(21)의 노출된 상부 표면으로부터 도금막(110)이 전착되면서 두꺼워지기 때문에, 절연부(25)의 상단을 넘기 전까지만 도금막(110)을 형성하는 것이 바람직하다. 즉, 절연부(25)의 두께보다 도금막(100)의 두께가 더 작을 수 있다. 도금막(110)은 절연부(25)의 패턴(26) 내의 공간에 채워지며 전착되므로, 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상 또는 역테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도는 약 45° 내지 65°일 수 있다.
그리고, 기재(21)의 노출된 측면으로부터 도금막(120)이 전착되면서 두꺼워질 수 있다. 지지 절연부(35)가 절연 특성을 가지므로, 지지 절연부(35)와 모판(20) 측면의 사이의 빈 공간에서만 도금막(120)이 전착될 수 있다.
한편, 전기장(E)의 특성상, 모판(20)의 모서리에 집중될 수 있고, 통전막(31, 32), 절연부(35)와 모판(20) 측면의 사이에 빈 공간에 더 집중될 수 있다. 이 경우에, 도금막(100)이 두께가 균일하게 형성되지 않고, 모판(20)의 모서리 부분에서만 두껍게 도금막(100)이 형성되는 문제점이 발생할 수 있다.
따라서, 모판(20)의 모서리, 측면 등으로 가해지는 전기장(E)의 일부를 분산시킬 필요가 있다. 지지부(30)의 상부 표면 외곽은 통전막(31), 지지 절연부(35)에 의해 커버되지 않고 노출된 전도성의 부분을 가진다. 이 부분으로 모판(20)의 모서리, 측면 등으로 가해지는 전기장(E)의 일부가 분산될 수 있고, 전기장(E)의 분산 결과로, 소정의 도금막(40)이 형성될 수 있다. 전기장(E)이 분산되므로, 모판(20)의 모서리 부분에서만 두껍게 도금막(100)이 형성되는 문제를 방지할 수 있다.
다음으로, 도 8의 (e)를 참조하면, 도금막(100)이 상부면 및 측면에 형성된 모판(20)을 지지부(30)로부터 언로딩할 수 있다. 이 과정을 생략하고, 지지부(30) 상에서 후술할 공정을 수행할 수도 있다.
다음으로, 도 8의 (f)를 참조하면, 절연부(25)를 제거할 수 있다. 절연부(25)의 제거는 도금막(100)에 손상을 가하지 않는 범위에서 공지의 방법을 제한없이 사용할 수 있다. 절연부(25)를 제거하면, 절연부(25)가 차지했던 공간 부분이 마스크 패턴(PP)이 될 수 있다.
다음으로, 도 8의 (g)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20)[또는, 전도성 기재(21)]으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 이는 도 5의 (c)를 통해 상술한 바와 동일하므로, 구체적인 설명은 생략한다. 도금막(100)은 모판(20)에 잘 부착된 상태로 열처리가 수행되므로, 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 박리, 변형 등이 방지되는 이점이 있다.
다음으로, 도 8의 (h1) 또는 (h2)를 참조하면, 도금막(100)의 테두리 영역을 제거할 수 있다. 테두리 영역은 모판(20)의 측면에 형성된 도금막(120) 뿐만 아니라, 모판(20)의 상부면에 형성된 도금막(110)에서 실제 마스크(100)로 사용될 부분을 제외한 나머지 더미 영역을 의미할 수 있다.
(h1)을 참조하면, 도금막(100)의 테두리 영역을 커팅(C)할 수 있다. 커팅(C)은 칼, 레이저 등의 커팅 수단을 제한없이 사용할 수 있다. 커팅(C) 후에, 도금막(100)은 내부 영역과 테두리 영역으로 분리된 상태로 모판(20)에 부착될 수 있다.
(h2)를 참조하면, 도금막(100)의 테두리 영역을 제외한 나머지 영역 상에 2차 절연부(50)를 형성할 수 있다. 2차 절연부(50)는 포토레지스트인 것이 바람직하다. 2차 절연부(50)에 의해 커버되지 않은 도금막(100)의 테두리 영역은 식각(D)되어 제거될 수 있다.
한편, (h2')를 참조하면, 도금막(100)의 테두리 영역에서 제거할 부분을 제외한 나머지 영역 상에2차 절연부(50)를 형성할 수 있다. 2차 절연부(50)에서 패턴은 테두리를 둘러싼 링 형태로 나타날 수 있다. 2차 절연부(50)에 의해 커버되지 않은 도금막(100)을 대략 선 형태로 식각(D)하면, (h1)과 유사하게, 도금막(100)이 내부 영역과 테두리 영역으로 분리된 상태로 모판(20)에 부착될 수 있다.
다음으로, 도 8의 (i)를 참조하면, 모판(20)[또는, 절연성 기재(21)] 상에서 실제 마스크(100)로 사용될 부분만을 남길 수 있다. (h1) 단계 후에 도금막의 테두리 영역을 모판(20)으로부터 떼어내거나, (h2) 단계 후에 2차 절연부(50)를 제거함에 따라 (i)와 같은 형태가 구현될 수 있다.
다음으로, 도 8의 (j)를 참조하면, 도금막(100)을 모판(20)으로부터 분리할 수 있다. 도금막(100)과 모판(20)을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 4 참조].
도 9 내지 도 10은 도 6의 마스크 제조 과정을 상세히 나타내는 도면이다. 도 9 내지 10에서는 도 7 내지 도 8과의 차이점에 대해서만 설명한다.
도 9의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 다음으로, 도 9의 (b)를 참조하면, 전도성 기재(21)의 적어도 일면 상에 패턴화(26)된 절연부(25)를 형성할 수 있다.
다음으로, 도 9의 (c)를 참조하면, 지지부(30)를 준비한다. 지지부(30)는 상부에 전도성 재질의 통전막(31)이 형성될 수 있다. 지지부(30)는 SUS 등의 재질로 구성되며, 통전막(31)보다 큰 폭을 가지므로 통전막(31)은 지지부(30) 상의 일부에 형성될 수 있다. 통전막(31)의 테두리 영역 상에는 지지 절연부(35)가 형성될 수 있다. 지지 절연부(35)가 모판(20)의 폭보다 큰 통전막(31)의 테두리 영역 상에 형성됨에 따라, 지지 절연부(35)와 모판(20) 측면의 사이에 빈 공간이 형성될 수 있다. 이 빈 공간을 통해 모판(20)의 측면에 도금막(120)이 형성될 수 있다.
또한, 통전막(31)의 상부에는 모판(20)보다 작은 폭을 가지도록 플로팅 통전막(33)이 형성될 수 있다. 플로팅 통전막(33)은 모판(20)에 전원을 인가함과 동시에 모판(20)을 통전막(31)으로부터 소정간격 띄우기 위한 전극으로 이해될 수 있다. 플로팅 통전막(33) 상에 모판(20)이 배치되므로, 플로팅 통전막(33)의 외주 방향에서 모판(20)과 통전막(31)의 사이에 빈 공간이 형성될 수 있다. 이 빈 공간을 통해 모판(20)의 하부면에 도금막(130)이 형성될 수 있다.
다음으로, 도 9의 (d)를 참조하면, 모판(20) 표면 상에 도금막(100')을 형성할 수 있다. 다시 말해, 모판(20)의 상부면의 노출된 면 상에 도금막(110)을 형성하고, 모판(20)의 측면의 노출된 면 상에 도금막(120)을 형성하며, 모판(20)의 하부면의 노출된 면 상에 도금막(130)을 형성할 수 있다. 모판(20)의 상부면과 측면에서는 전면(全面)에서 도금막(110, 120)이 형성될 수 있고, 모판(20)의 하부면에서는 플로팅 통전막(33)이 배치되는 영역의 제외한 나머지 영역에서 도금막(130)이 형성될 수 있다.
다음으로, 도 10의 (e) 내지 (j)는 모판(20)의 하부면에까지 도금막(130)이 형성되는 것을 제외하고는 동일하게 진행될 수 있다.
위와 같이, 본 발명은 전주 도금 공정에서 도금막(100)을 형성하는 공정만으로 패턴(PP)을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 열처리(H)를 통해 낮은 열팽창계수(CTE)를 가지는 마스크(100)를 제조할 수 있고, 열처리(H) 과정에서 마스크(100)의 박리를 방지하고, 마스크 패턴(PP)의 변형을 방지할 수 있는 효과가 있다. 또한, 모판(20)의 절연부(25) 패턴을 미세하게 형성할 수 있고, 변형이 일어나지 않도록 열처리 하므로, OLED의 FMM의 패턴을 미세하게 형성할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 전주 도금 장치
20: 모판
21: 전도성 기재
25: 절연부
30: 지지부
31, 32: 통전막
35: 지지 절연부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask), 도금막
110: 모판 상부면에 형성되는 도금막
120: 모판 측면에 형성되는 도금막
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴
20: 모판
21: 전도성 기재
25: 절연부
30: 지지부
31, 32: 통전막
35: 지지 절연부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask), 도금막
110: 모판 상부면에 형성되는 도금막
120: 모판 측면에 형성되는 도금막
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴
Claims (14)
- 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
(a) 전도성 기재를 제공하는 단계;
(b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
(c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 표면 상에 도금막을 형성하는 단계;
(d) 도금막을 열처리하는 단계; 및
(e) 모판으로부터 도금막을 분리하는 단계
를 포함하고,
(c) 단계에서, 모판의 상부면 및 측면 상에 도금막을 형성하는, 마스크의 제조 방법. - 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
(a) 전도성 기재를 제공하는 단계;
(b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
(c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 표면 상에 도금막을 형성하는 단계;
(d) 도금막을 열처리하는 단계; 및
(e) 모판으로부터 도금막을 분리하는 단계
를 포함하고,
(c) 단계에서, 모판의 상부면 및 측면 및 하부면의 적어도 일부 상에 도금막을 형성하는, 마스크의 제조 방법. - 제1항 또는 제2항에 있어서,
전도성 기재는 도핑된 단결정 실리콘 재질인, 마스크의 제조 방법. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1항 또는 제2항에 있어서,
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 마스크의 제조 방법. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항 또는 제2항에 있어서,
절연부는 테이퍼 형상 또는 역테이퍼 형상을 가지는, 마스크의 제조 방법. - 제1항 또는 제2항에 있어서,
열처리는 300℃ 내지 800℃로 수행하는, 마스크의 제조 방법. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항 또는 제2항에 있어서,
(c) 단계와 (d) 단계 사이에, 절연부를 제거하는 단계를 더 포함하는, 마스크의 제조 방법. - 제1항 또는 제2항에 있어서,
(d) 단계와 (e) 단계 사이에, 도금막의 테두리 영역을 커팅하는 단계를 더 포함하는, 마스크의 제조 방법. - 제1항 또는 제2항에 있어서,
(d) 단계와 (e) 단계 사이에, 도금막의 적어도 일부의 테두리 영역을 제외한 나머지 영역 상에 2차 절연부를 형성한 후, 도금막의 테두리 영역의 적어도 일부를 제거하는 단계를 더 포함하는, 마스크의 제조 방법. - 제1항에 있어서,
(c) 단계는,
(c1) 모판의 폭보다 큰 통전막이 상부에 형성되고, 통전막의 테두리 영역 상에 지지 절연부가 형성된 지지부를 준비하는 단계;
(c2) 모판을 지지부의 통전막 상에 로딩하는 단계;
(c3) 모판 및 지지부의 적층체를 음극체로 사용하고, 전주 도금으로 모판 상에 도금막을 형성하는 단계
를 포함하는, 마스크의 제조 방법. - 제2항에 있어서,
(c) 단계는,
(c1) 모판의 폭보다 큰 통전막이 상부에 형성되고, 통전막의 테두리 영역 상에 지지 절연부가 형성된 지지부를 준비하는 단계;
(c2) 통전막 상에 모판의 폭보다 작은 플로팅 통전막을 형성하고, 모판을 지지부의 플로팅 통전막 상에 로딩하는 단계;
(c3) 모판 및 지지부의 적층체를 음극체로 사용하고, 전주 도금으로 모판 상에 도금막을 형성하는 단계
를 포함하는, 마스크의 제조 방법. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제10항 또는 제 11항에 있어서,
지지부는 통전막보다 큰 폭을 가지고,
모판 측면에 가해지는 전기장의 적어도 일부가 통전막이 형성되지 않은 지지부의 영역 상으로 분산되는, 마스크의 제조 방법. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제1항 또는 제2항에 있어서,
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되는, 마스크의 제조 방법. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제1항 또는 제2항에 있어서,
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170084801A KR102301331B1 (ko) | 2017-07-04 | 2017-07-04 | 마스크의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170084801A KR102301331B1 (ko) | 2017-07-04 | 2017-07-04 | 마스크의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190004503A KR20190004503A (ko) | 2019-01-14 |
| KR102301331B1 true KR102301331B1 (ko) | 2021-09-14 |
Family
ID=65027814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170084801A KR102301331B1 (ko) | 2017-07-04 | 2017-07-04 | 마스크의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102301331B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101926580B1 (ko) * | 2012-07-04 | 2018-12-10 | 엘지이노텍 주식회사 | 대면적 표시장치용 메탈마스크의 제조방법 |
| KR101568500B1 (ko) * | 2013-12-20 | 2015-11-11 | 주식회사 포스코 | 니켈-철 합금도금강판의 제조방법 및 이로부터 제조된 니켈-철 합금도금강판 |
-
2017
- 2017-07-04 KR KR1020170084801A patent/KR102301331B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190004503A (ko) | 2019-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101870820B1 (ko) | 프레임 일체형 마스크의 제조 방법 | |
| KR102054179B1 (ko) | 마스크의 제조 방법 및 이에 사용되는 모판 | |
| KR102280187B1 (ko) | 프레임 일체형 마스크의 제조 방법 | |
| KR20180130989A (ko) | 프레임 일체형 마스크 | |
| KR102314854B1 (ko) | 프레임 일체형 마스크의 제조 방법 | |
| US20190252614A1 (en) | Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method | |
| KR101871956B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
| KR102266249B1 (ko) | 모판, 마스크 및 마스크의 제조방법 | |
| KR20180028899A (ko) | Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판 | |
| KR102301331B1 (ko) | 마스크의 제조 방법 | |
| KR101832988B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
| KR102254376B1 (ko) | 마스크의 제조 방법 | |
| KR102371175B1 (ko) | 마스크의 제조 방법 및 이에 사용되는 모판 | |
| KR102358267B1 (ko) | 마스크의 제조 방법 | |
| KR102110438B1 (ko) | 마스크의 제조 방법 | |
| KR101861702B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
| KR102377775B1 (ko) | 전력 공급용 지그 | |
| KR20190004478A (ko) | 마스크의 제조 방법 | |
| KR102266250B1 (ko) | 프레임 일체형 마스크의 제조 방법 | |
| KR20190011100A (ko) | 전주 도금 마스크 제조용 모판 | |
| KR20180130319A (ko) | 마스크의 분리 방법 | |
| KR20190011099A (ko) | 전주 도금 마스크 제조용 모판 | |
| KR102246536B1 (ko) | 마스크 및 마스크의 제조 방법 | |
| KR102325254B1 (ko) | 모판, 모판의 제조 방법 및 마스크의 제조 방법 | |
| KR20210064146A (ko) | 모판 및 마스크의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |