WO2018097559A1 - 모판, 모판의 제조 방법, 및 마스크의 제조 방법 - Google Patents

모판, 모판의 제조 방법, 및 마스크의 제조 방법 Download PDF

Info

Publication number
WO2018097559A1
WO2018097559A1 PCT/KR2017/013187 KR2017013187W WO2018097559A1 WO 2018097559 A1 WO2018097559 A1 WO 2018097559A1 KR 2017013187 W KR2017013187 W KR 2017013187W WO 2018097559 A1 WO2018097559 A1 WO 2018097559A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
pattern
mask
insulating layer
intaglio pattern
Prior art date
Application number
PCT/KR2017/013187
Other languages
English (en)
French (fr)
Inventor
이유진
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Publication of WO2018097559A1 publication Critical patent/WO2018097559A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/125—Deposition of organic active material using liquid deposition, e.g. spin coating using electrolytic deposition e.g. in-situ electropolymerisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Definitions

  • the present invention relates to a mother plate, a method for producing the mother plate, and a method for producing a mask. More specifically, the present invention relates to a mother plate, a method for producing a mother plate, and a method for producing a mask that can form a plated film on the plated film while simultaneously forming a plated film using an electroplating method.
  • the electroplating method is to immerse the positive electrode and the negative electrode in the electrolyte, and to apply the power to electrodeposit the metal thin plate on the surface of the negative electrode, it is possible to manufacture the ultra-thin plate, it is a method that can be expected to mass production.
  • a fine metal mask (FMM) method of depositing an organic material at a desired position by closely attaching a thin metal mask to a substrate is mainly used.
  • FIGS. 1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
  • FMM fine metal mask
  • a conventional mask manufacturing method includes preparing a metal thin plate 1 to be used as a mask (FIG. 1A), and performing patterning after coating PR (Photoresist; 2) on the metal thin plate 1. Alternatively, after the PR (2) coating to have a pattern (Fig. 1 (b)), through the etching to prepare a mask (3) having a pattern (P).
  • PR Photoresist
  • a conventional mask manufacturing method using plating prepares a substrate 4 (FIG. 2A) and coats a PR 2 having a predetermined pattern on the substrate 4. (B) of FIG. 2. Subsequently, plating is performed on the substrate 4 to form the metal thin plate 3 (FIG. 2C). Next, the PR 2 is removed (FIG. 2D), and the mask 3 (or the metal thin plate 3) on which the pattern P is formed is separated from the substrate 4 (FIG. 2 ( e)].
  • a metal material such as SUS and Ti
  • a substrate may have metal oxides formed on a surface thereof, and impurities may be introduced in a metal substrate manufacturing process. These defects may cause non-uniformity of the surface of the metal thin plate 3 when plating is performed on the substrate 4 to form the metal thin plate 3. This is a result of the electric field not being uniformly applied by the defect. Even minute defects on the surface of the substrate 4 may adversely affect the implementation of ultra-high definition pixels of UHD or higher.
  • the FMM has a low deposition uniformity due to the shadow effect due to the vertical pattern, and errors may appear.
  • a method of minimizing the error by forming the pattern of the mask in a tapered shape has been proposed.
  • process time, cost increase, and productivity are lowered.
  • the present invention has been made to solve the above-mentioned problems of the prior art, and a mother plate, a method for producing a mother plate, and a method for manufacturing a mask capable of producing a mask having defects and having uniform surface properties. Its purpose is to provide.
  • an object of this invention is to provide the base plate, the manufacturing method of a mother plate, and the manufacturing method of a mask which can manufacture the mask which has a pattern only by a plating process.
  • an object of this invention is to provide the base plate, the manufacturing method of a mother board, and the manufacturing method of a mask which can form the mask pattern which has an inclined shape and a taper shape only by a plating process, without a separate process.
  • the present invention can be reused repeatedly in the subsequent pre-plating process, once the mother plate used as a cathode body (cathode body), it is possible to reduce the process time, cost, improve the productivity, It aims at providing the manufacturing method of a mother board, and the manufacturing method of a mask.
  • the mother plate (Mother Plate) used in the manufacture of the mask by electroforming the substrate is a conductive single crystal silicon material, the negative pattern is formed on one surface; And an insulation portion formed on the surface of the substrate on which the intaglio pattern is formed and on the side of the intaglio pattern.
  • the plating film may be formed from the surface of the substrate exposed on the bottom surface of the intaglio pattern, and the formation of the plating film in the insulating part may be prevented, so that the plating film may have a pattern.
  • the side cross-sectional shape of the intaglio pattern may be an inverse taper shape.
  • the angle formed between the direction parallel to the mother plate and the negative pattern side direction may be 45 ° to 65 °.
  • the depth of the intaglio pattern may be 5 ⁇ m to 20 ⁇ m.
  • An electric field may be formed to form a plating film on the surface of the substrate exposed on the bottom surface of the intaglio pattern.
  • the insulating part may be formed of at least one material of silicon oxide and silicon nitride.
  • the insulating part may be formed on the remaining surface except for the other surface opposite to one surface of the substrate.
  • the above object of the present invention is a mother plate used in manufacturing a mask by electroforming, wherein the substrate of the mother plate is a conductive single crystal silicon material, and has a first region and a vision having conductivity on one surface. It is divided by the 2nd area
  • a method of manufacturing a mother plate (Mother Plate) used in the manufacture of a mask by electroforming comprising the steps of: providing a substrate of a conductive single crystal silicon material; (b) forming a first insulating layer on at least one side of the substrate; (c) forming a patterned photoresist layer on the first insulating layer; (d) etching the first insulating layer and the substrate through the photoresist pattern to form an intaglio pattern on one surface of the substrate; (e) removing the photoresist layer and forming a second insulating layer on the first insulating layer and the intaglio pattern; And (f) etching the second insulating layer on the bottom surface of the intaglio pattern to expose the substrate.
  • the first insulating layer may be formed of at least one of silicon oxide and silicon nitride.
  • the first insulating layer and the substrate may be dry-etched to form an intaglio pattern having an inverse taper shape on the side cross-sectional shape.
  • the first insulating layer may be less etched than the substrate to have a pattern narrower than the width of the top of the intaglio pattern and include a remaining side pattern.
  • the side pattern may be used as an etching mask to prevent etching of the second insulating layer formed on the side of the intaglio pattern during step (f).
  • Step (f) comprises: (f1) forming a patterned photoresist layer having a pattern width corresponding to the width of the bottom surface of the intaglio pattern on the second insulating layer; (f2) dry etching the second insulating layer on the bottom surface of the intaglio pattern to expose the substrate; And (f3) removing the photoresist layer.
  • the above object of the present invention is a method of manufacturing a mask by electroforming, which is a conductive single crystal silicon material and a negative pattern is formed on one surface, and the surface and the negative pattern of the substrate on which the negative pattern is formed Using as a cathode body including an insulating portion formed on the side surface, a plating film is formed from the surface of the substrate exposed on the lower surface of the intaglio pattern to form a mask body, the formation of the plating film on the surface formed with the insulating portion of the cathode body This is achieved by the manufacturing method of a mask which prevents and comprises a mask pattern.
  • a method for manufacturing a mask by electroforming comprising the steps of: (a) providing a substrate of a conductive single crystal silicon material; (b) forming a first insulating layer on at least one side of the substrate; (c) forming a patterned photoresist layer on the first insulating layer; (d) etching the first insulating layer and the substrate through the photoresist pattern to form an intaglio pattern on one surface of the substrate; (e) removing the photoresist layer and forming a second insulating layer on the first insulating layer and the intaglio pattern; And (f) etching the second insulating layer on the lower surface of the intaglio pattern to expose the substrate to produce a cathode body.
  • the above object of the present invention is an OLED pixel deposition method using a mask manufactured by electroforming, comprising the steps of: (a) mapping a mask manufactured using the mask manufacturing method to a target substrate; (b) supplying an organic material source to a target substrate through a mask; And (c) depositing an organic source through the pattern of the mask and onto the target substrate.
  • a mother plate used as a cathode body (cathode body) once manufactured it can be reused repeatedly in the subsequent pre-plating process, it is possible to reduce the process time, cost, and improve the productivity There is.
  • FIGS. 1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
  • FMM fine metal mask
  • FIG. 3 is a schematic diagram illustrating an OLED pixel deposition apparatus using an FMM according to an embodiment of the present invention.
  • Figure 4 is a schematic diagram showing the electroplating apparatus according to an embodiment of the present invention.
  • FIG. 5 is a schematic diagram illustrating a mask according to an embodiment of the present invention.
  • FIG. 6 is a schematic view showing the outer surface of the mother plate according to an embodiment of the present invention.
  • 7 to 13 is a schematic diagram showing a manufacturing process of the mother plate according to an embodiment of the present invention.
  • FIG. 14 and 15 are schematic views showing a mask manufacturing process using a mother plate according to an embodiment of the present invention.
  • FIG 3 is a schematic diagram illustrating an OLED pixel deposition apparatus 200 using a fine metal mask (FMM) 100 according to an embodiment of the present invention.
  • FMM fine metal mask
  • the OLED pixel deposition apparatus 200 includes a magnet plate 300 in which a magnet 310 is accommodated and a coolant line 350 is disposed, and an organic material source 600 from a lower portion of the magnet plate 300. And a deposition source supply unit (500) for supplying ().
  • a target substrate 900 such as glass on which the organic source 600 is deposited may be interposed between the magnet plate 300 and the source deposition unit 500.
  • the FMM 100 may be disposed on the target substrate 900 to be in close contact with or very close to the organic material 600.
  • the magnet 310 may generate a magnetic field and may be in close contact with the target substrate 900 by the magnetic field.
  • the deposition source supply unit 500 may supply the organic source 600 while reciprocating the left and right paths, and the organic source 600 supplied from the deposition source supply unit 500 may pass through a pattern formed in the FMM mask 100 to target the substrate. It may be deposited on one side of the (900). The deposited organic source 600 that has passed through the pattern of the FMM mask 100 may act as the pixel 700 of the OLED.
  • the pattern of the FMM mask 100 may be formed to be inclined S (or formed into a tapered shape S). Since the organic sources 600 passing through the pattern in a diagonal direction along the inclined surface may also contribute to the formation of the pixel 700, the pixel 700 may be uniformly deposited as a whole.
  • FIG. 4 is a schematic view showing the electroplating apparatus 10 according to an embodiment of the present invention.
  • FIG. 4 shows the flat electroplating apparatus 10
  • the present invention is not limited to the form shown in FIG. 4, and the present invention can be applied to all known electroplating apparatuses, such as a flat electroplating apparatus and a continuous electroplating apparatus. Put it.
  • the electroplating apparatus 10 according to an embodiment of the present invention, the plating bath 11, the cathode body (20), the anode body (30), the power supply unit 40 ).
  • a means for moving the cathode body 20, a means for separating the plated film 15 (or the metal thin plate 15) to be used as a mask from the cathode body 20, a means for cutting, etc. C) may be further included.
  • the plating liquid 12 is accommodated in the plating tank 11.
  • the plating solution 12 may be a material of the plating film 15 to be used as a mask as an electrolyte solution.
  • a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as the plating solution 12.
  • a super invar thin plate made of iron nickel cobalt alloy as the plating film 15, a mixed liquid of a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions It can also be used as the plating liquid 12.
  • Inva thin plate can be used as a fine metal mask (FMM), a shadow mask (Shadow Mask) in the pixel manufacturing of the OLED.
  • Invar thin plate has a thermal expansion coefficient of about 1.0 X 10 -6 / °C
  • Super Inba thin plate has a thermal expansion coefficient of about 1.0 X 10 -7 / Since it is so low, there is little possibility that the pattern shape of a mask is deformed by thermal energy, and it can be used in high-resolution OLED manufacture.
  • the plating solution 12 for the target plating film 15 may be used without limitation, and in the present specification, the manufacturing of the Inba thin plate 15 will be described as a main example.
  • the plating liquid 12 may be supplied from an external plating liquid supply means (not shown) to the plating tank 11, and a circulation pump (not shown) and a plating liquid 12 circulating the plating liquid 12 in the plating tank 11.
  • a filter (not shown) may be further provided to remove impurities.
  • the negative electrode body 20 may have a flat plate shape on one side thereof, and the entirety of the negative electrode body 20 may be immersed in the plating solution 12. Although the form in which the negative electrode body 20 and the positive electrode body 30 are vertically arranged is illustrated in FIG. 4, the negative electrode body 20 and the positive electrode body 30 may be disposed vertically. Can be submerged.
  • the negative electrode body 20 may include a conductive material as the substrate 21.
  • metal oxides may be formed on the surface, impurities may be introduced during the metal manufacturing process, and in the case of the polycrystalline silicon substrate, inclusions or grain boundaries may exist, and in the case of the conductive polymer substrate, There is a high possibility of containing impurities, strength. Acid resistance may be weak. Due to defects such as impurities, inclusions, grain boundaries, and the like, a uniform electric field may not be applied to the anode body of the above-described material, so that a part of the plating film 15 may be unevenly formed. Non-uniformity of the plating layer 15 and the plating layer pattern may adversely affect the formation of the pixel in implementing a UHD-class ultra high definition pixel. Further, in order to remove such defects, an additional process for removing metal oxides, impurities, and the like may be performed, and another defect may be caused in the anode material.
  • the present invention is characterized in that the conductive substrate 21 of the negative electrode body 20 uses a single crystal silicon material.
  • the substrate 21 may be subjected to high concentration doping of about 10 19 . Doping may be performed on the entirety of the substrate 21, or only on the surface portion of the substrate 21.
  • a uniform plating film 15 can be generated due to the formation of a uniform electric field on the entire surface during pre-plating.
  • the FMM 100 manufactured through the uniform plating film 15 may further improve the image quality level of the OLED pixel.
  • process costs are reduced and productivity is improved.
  • the use of the silicon substrate 21 makes it possible to form the insulating portion 25 (or insulating film) only by oxidizing and nitriding the surface of the substrate 21. have.
  • the insulating part 25 may serve to prevent electrodeposition of the plating film 15 to form a pattern of the plating film 15.
  • the plating film 15 may be electrodeposited on the surface of the anode body 20, and a pattern corresponding to the insulating portion 25 of the cathode body 20 may be formed on the plating film 15. Since the negative electrode body 20 of the present invention can be formed up to a pattern in the process of forming the plating film 15, the negative electrode body 20 is referred to as a "mother plate” 20 or a "mold”. Use together. The specific structure of the surface of the base plate 20 (or negative electrode body 20) is mentioned later.
  • the positive electrode body 30 is spaced apart from each other by a predetermined interval so as to face the negative electrode body 20, and one side corresponding to the negative electrode body 20 has a flat plate shape or the like, and the whole of the positive electrode body 30 is formed in the plating solution 12. Can be submerged.
  • the anode body 30 may be made of an insoluble material such as titanium (Ti), iridium (Ir), ruthenium (Ru), or the like.
  • the negative electrode body 20 and the positive electrode body 30 may be spaced apart from each other by a few cm.
  • the power supply unit 40 may supply a current required for electroplating to the cathode body 20 and the anode body 30.
  • the negative terminal of the power supply unit 40 may be connected to the negative electrode body 20, and the positive terminal may be connected to the positive electrode body 30.
  • FIG. 5 is a schematic diagram illustrating a mask 100 (100a, 100b) according to an embodiment of the present invention.
  • FIG. 5 a mask 100 (100a, 100b) manufactured using the electroplating apparatus 10 including the mother plate 20 (or the cathode body 20) of the present invention is shown.
  • the mask 100a shown in FIG. 5A is a stick-type mask, and both sides of the stick may be welded and fixed to the OLED pixel deposition frame.
  • the mask 100b illustrated in FIG. 5B is a plate-type mask and may be used in a large area pixel forming process.
  • FIG. 5C is an enlarged side sectional view taken along the line A-A 'of FIGS. 5A and 5B.
  • a plurality of display patterns DP may be formed in the bodies of the masks 100a and 100b.
  • the display pattern DP is a pattern corresponding to one display such as a smartphone.
  • the plurality of pixel patterns PP corresponding to R, G, and B may be confirmed.
  • the pixel patterns PP may have an inclined shape and a taper shape (see FIG. 5C).
  • a large number of pixel patterns PP are clustered to form one display pattern DP, and a plurality of display patterns DP may be formed on the masks 100: 100a and 100b.
  • the display pattern DP is not a concept representing one pattern, and should be understood as a concept in which a plurality of pixel patterns PP corresponding to one display are clustered.
  • the mask 100 of the present invention is manufactured without having a separate patterning process, but directly having a plurality of display patterns DP and pixel patterns PP. And the mask 100 of this invention is characterized by being manufactured with a taper-shaped pattern (pixel pattern PP), without going through a separate taper formation process.
  • the plating film 15 that is electrodeposited on the surface of the mother plate 20 (or the cathode body 20) is electrodeposited while the display pattern DP and the tapered pixel pattern PP are formed.
  • the display pattern DP and the pixel pattern PP may be mixed and used as a mask pattern.
  • the pixel pattern PP is mainly illustrated as an enlarged portion of the mother plate 20. However, since the clustered concept of the pixel pattern PP is the display pattern DP, the following embodiments may describe the pixel. It should be understood that the pattern PP / display pattern DP is simultaneously formed.
  • FIG. 6 is a schematic view showing the outer surface of the mother plate 20 according to an embodiment of the present invention.
  • FIG. 6A is a plan view showing the plate-shaped base plate 20 of the flat plate electroplating apparatus 10
  • FIG. 6B is an enlarged side cross-sectional view taken along line B-B 'of FIG. 6A.
  • the outer surface (surface) of the mother plate 20 is a region where the substrate 21 is exposed and an insulation portion 25 are formed and covered. Can be distinguished.
  • the region where the substrate 21 is exposed may refer to a surface portion (first region) of the mother plate 20 formed by substantially depositing the plating film 15 (or the mask 100), and may have conductive characteristics. have.
  • An electric field required for plating may be formed between a region where the substrate 21 of the negative electrode body 20 is exposed and the positive electrode body 30, and the plating film 15 may be electrodeposited in this space.
  • the region in which the insulator 25 is formed is a portion (second region) in which an insulating film such as silicon oxide, silicon nitride, or the like is covered on one surface of the substrate 21 to prevent generation of the plating film 15.
  • An electric field may not be formed between the region covered by the insulating portion 25 of the negative electrode body 20 and the positive electrode body 30, or only a weak electric field may be formed in such a degree that plating is difficult to be performed. Since the film 15 is not generated, a pattern, a hole, or the like of the plating film 15 may be configured.
  • an intaglio pattern 28 may be formed on one surface (upper surface) of the substrate 21.
  • the intaglio pattern 28 may have a shape in which the width decreases from the top to the bottom.
  • the side cross-sectional shape of the intaglio pattern 28 may be an inverse taper shape, and the side surface of the intaglio pattern 28 may have an inclined shape S so that the width thereof becomes smaller from the top to the bottom.
  • the side surface may be rounded or a step may be formed.
  • the angle between the base plate 20 and the side surface of the intaglio pattern 28, that is, the angle (taper angle) between the direction parallel to the base plate 20 and the side surface of the intaglio pattern 28 may be about 45 ° to 65 °. have.
  • the depth at which the intaglio pattern 28 is formed may be about 5 ⁇ m to 20 ⁇ m, but is not limited thereto.
  • the insulating part 25 may be formed of a material having insulating properties, and may be silicon oxide, silicon nitride, or the like, which is an insulating material based on the material of the base material 21. Although the thickness of the insulating part 25 may be about 0.1 to 0.5 ⁇ m, the thickness of the insulating part 25 may be changed within a range of an object having an insulating property so that the plating film 15 is not electrodeposited.
  • the insulating portion 25 may be formed on the surface (upper surface) 25a of the substrate 21 on which the intaglio pattern 28 is formed and on the side surface 25b of the intaglio pattern 28. That is, the insulating parts 25: 25a and 25b may be formed on the remaining portions except the lower surface of the intaglio pattern 28. The insulating portion 25 is not formed on the lower surface of the intaglio pattern 28, and a portion 21a of the substrate 21 may be exposed. In addition, the substrate 21 may be exposed without forming the insulating portion 25 between the display pattern DP and the adjacent display pattern DP, in which the plating film 15 needs to be formed (FIG. 6). See (a) of].
  • a portion of the mother plate 20 corresponding to the insulating portion 25 may constitute the pixel pattern PP of the plating film 15. Since the insulating part 25 is formed to have a shape that increases in width from the top to the bottom on the substrate 21, a tapered shape, and the like, the pixel pattern PP may have a shape corresponding thereto. Then, the plating film 15 is formed from the surface 21a of the substrate 21 exposed on the lower surface of the intaglio pattern 28, so that the width decreases from the upper side to the lower side, the reverse tapered shape, or the like. Can be formed. In other words, the portion of the substrate 21 exposed from the mother plate 20 constitutes the plating film 15 body, and the portion corresponding to the insulating portions 25: 25a and 25b forms the pattern of the plating film 15. can do.
  • the plated film 15 having the display pattern DP and the pixel pattern PP formed thereon can be used as a shadow mask and an FMM 100 (100a, 100b) (see FIG. 5) in an OLED pixel process.
  • the width may be formed smaller than 30 ⁇ m to be suitable for high resolution pixel deposition.
  • the insulating portion 25 may be integrated with the substrate 21 on one surface of the substrate 21 and remain as a component of the mother plate 20. That is, after the plating film 15 is electrodeposited on the mother board 20, the insulating portion 25 also includes a series of processes such as separating the plating film 15 from the mother board 20 and cleaning the mother board 20. ) May remain on one surface of the substrate 21 without being physically or chemically removed, damaged or separated. This is possible because the substrate 21 is made of a single crystal silicon material, and the insulating portion 25 is made of silicon oxide, silicon nitride, or the like formed based on the substrate 21. Therefore, it is called as a mother board, a mold, a cathode body, etc. including the insulating part 25. FIG.
  • the base plate 20 (or the negative electrode body 20 and the mold) including the plating part 21 and the insulating part 25 may be retained. 20)] once manufactured has the advantage that it can be reused continuously. This can be directly related to process time, cost reduction and productivity improvement.
  • 7 to 13 is a schematic diagram showing a manufacturing process of the mother plate according to an embodiment of the present invention.
  • the method of manufacturing a mother plate of the present invention is a method of manufacturing a mother plate (20) used in manufacturing a mask by electroforming, (a) providing a substrate 21 of a conductive single crystal silicon material, ( b) forming a first insulating layer 26 on at least one surface of the substrate 21, (c) forming a patterned 51 photoresist layer 50 on the first insulating layer 26.
  • Step (d) etching the first insulating layer 26 and the substrate 21 through the photoresist pattern 51 to form a negative pattern 28 on one surface of the substrate 21, (e) photo Removing the resist layer 50, forming a second insulating layer 27 on the first insulating layer 26 and the intaglio pattern 28, and (f) removing the resist layer 50 on the lower surface of the intaglio pattern 28. Etching the second insulating layer 27c to expose the substrate.
  • Substrate 21 is a material used as the cathode body 20, it can be used as the base material 21 of a single crystal silicon material, it has been described above that can be used a high concentration doped single crystal silicon to have conductivity.
  • the first insulating layer 26 may be formed on at least one surface of the substrate 21.
  • the first insulating layer 26 may be formed by thermal oxidation or thermal nitriding.
  • the first insulating layer 26 made of silicon oxide or silicon nitride may have a thickness of about 0.1 ⁇ m to 0.5 ⁇ m.
  • the example in which the 1st insulating layer 26 was formed on the upper surface, the lower surface, and the side surface of the base material 21 is demonstrated.
  • the patterned photoresist layer 50 may be formed on the first insulating layer 26. After the photoresist layer 50 is formed on the entire surface of the first insulating layer 26, the pattern 51 may be formed through a patterning process, and the patterned photoresist layer 50 may be immediately It may be formed. The formation and patterning 51 of the photoresist layer 50 may use a known technique.
  • the first insulating layer 26 and the substrate 21 are etched through the photoresist pattern 51 to form an intaglio pattern on one surface (upper surface) of the substrate 21. (28) can be formed.
  • Etching may use dry etching.
  • wet etching the etching may be stopped at the (111) plane of the single crystal silicon, so that the taper angle may be limited.
  • the tapered angle can be adjusted using dry extension.
  • the angle (taper angle) between the direction parallel to the bottom surface of the intaglio pattern 28 and the direction parallel to the side surface may be about 45 ° to 65 °.
  • the intaglio pattern 28 may be etched to have a depth of about 5 ⁇ m to 20 ⁇ m. Forming the inverse tapered intaglio pattern 28 by the side cross-sectional shape through dry etching can use any known dry etching method without limitation.
  • the first insulating layer 26 may be etched less than the base material 21.
  • the thicker the thickness of the first insulating layer 26 may be etched less, and the first insulating layer 26 may be less etched according to the etching ratio of the first insulating layer 26 and the substrate 21.
  • a so-called undercut phenomenon may be formed in which the intaglio pattern 28 is formed to be wide and etched under the first insulating layer 26. That is, the first insulating layer 26 may further include a side pattern 26a having a pattern narrower than the width of the top of the intaglio pattern 28 and remaining.
  • the side pattern 26a still remains, in the etching process of the second insulating layer 27, which will be described later in FIGS. 12 and 13, the side pattern 26a is formed from the upper vertical gas, and the negative pattern 28 is formed. There is room for use as a mask of the second insulating layer 27b formed on the side of the substrate. Accordingly, the second insulating layer 27b may be stably left, and only the second insulating layer 27c formed on the lower surface of the intaglio pattern 28 may be etched. In the following, the case of Fig. 9A is assumed as a main example and will be described.
  • the photoresist layer 50 may be removed.
  • a known technique that removes only the photoresist layer 50 and does not affect the substrate 21 and the first insulating layer 26 can be used without limitation.
  • second insulating layers 27: 27a, 27b, and 27c may be formed on the first insulating layer 26 and the intaglio pattern 28.
  • the second insulating layer 27 may be formed by thermal oxidation or thermal nitriding.
  • the second insulating layer 27 of silicon oxide and silicon nitride may be formed to have a thickness of about 0.05 ⁇ m to 0.3 ⁇ m.
  • the second insulating layer 27 may be formed to be more stably formed by thickening the insulating parts 25 and 26 and 27.
  • the bottom surface (or exposed surface 21a of the substrate 21) and side surfaces of the intaglio pattern 28 may be covered 27a, 27b. This may serve as a basis for etching only the second insulating layer 27a on the lower surface of the intaglio pattern 28 in the next step, and leaving the second insulating layer 27b on the side surface.
  • the patterned photoresist layer 60 may be formed on the second insulating layer 27.
  • the photoresist pattern 61 preferably has a pattern width corresponding to the width of the bottom surface of the intaglio pattern 28. After the photoresist layer 60 is formed on the entire surface of the second insulating layer 27, a pattern 61 may be formed through a patterning process, and the patterned photoresist layer 60 may be immediately It may be formed. Formation and patterning 61 of photoresist layer 60 may use well-known techniques.
  • the substrate 21a may be exposed by dry etching the second insulating layer 27b on the bottom surface of the intaglio pattern 28.
  • the substrate 21a on the lower surface of the intaglio pattern 28 may be exposed, and the photoresist layer 60 may be removed.
  • the step of forming the photoresist layer 60 as shown in FIG. 12A may be omitted, and the dry etching E may be performed immediately.
  • the second insulating layers 27a and 27b on the bottom and side surfaces of the intaglio pattern 28 are etched, but the second insulating layer 27b is left.
  • the second insulating layer 27 is formed on the first insulating layer 26 and the intaglio pattern 28, the thickness in the vertical direction of the second insulating layer 27 for each formed region may be different.
  • the thickness t1 of the second insulation layer 27b in the vertical direction is the thickness of the second insulation layer 27a on the lower surface of the intaglio pattern 28. It is larger than (t2).
  • the etching gas is vertically supplied during the dry etching E, the etching is performed in the vertical direction, and the second insulating layer 27b having a relatively small thickness is the second insulating layer 27b having a relatively large thickness. Can be etched before).
  • the second insulating layer 27a is etched by exposing the substrate 21a by the etching process, the second insulating layer 27b on the side of the intaglio pattern 28 remains, resulting in a structure as shown in FIG. 13. Can be.
  • the insulating layers 26 and 27 on the other surface (lower surface) of the substrate 21 may be further etched to expose the other surface (lower surface) 21b of the substrate 21.
  • a low resistance electrode may be attached through the exposed lower surface 21b and an electric field may be applied through the low resistance electrode.
  • the lower surface 21b of the base material 21 is exposed in FIG. 13, another part may be exposed within the range which can connect an electrode and receive an electric field, and may directly expose to the base material 21 without intervening an electrode. An electric field may be applied.
  • FIG. 14 and 15 are schematic views showing a mask manufacturing process using the mother plate 20 according to an embodiment of the present invention.
  • the plate-shaped negative electrode body 20 and the positive electrode body 30 used for the general planar electroplating system are assumed and demonstrated.
  • a cathode body (not shown) facing the mother plate 20 (or the cathode body 20) is prepared.
  • the positive electrode (not shown) may be immersed in the plating liquid (not shown), and the mother plate 20 may be partially or partially immersed in the plating liquid (not shown).
  • the plating film 15 may be electrodeposited on the surface of the base plate 20 (substrate 21a). However, the plating film 15 is generated only in the space in the intaglio pattern 28 of the mother plate 20, and the plating film 15 is not generated in the insulating portion 25 region.
  • the plating film 15 is thickened as the plating film 15 is deposited from the substrate 21a, it is preferable to form the plating film 15 only until the upper end of the intaglio pattern 28 is exceeded. That is, the thickness of the plating film 15 may be smaller than the depth of the intaglio pattern 28. Since the plating layer 15 is filled and electrodeposited in the space in the intaglio pattern 28, the plating layer 15 may have the same taper shape as that of the intaglio pattern 28.
  • the mother plate 20 (or the negative electrode body 20) is lifted out of the plating liquid (not shown).
  • the portion where the plating film 15 is formed constitutes the mask 100 (or mask body), and the plating film 15 is not generated.
  • the other part may constitute the pixel pattern PP and the display pattern DP (or mask pattern).
  • the present invention performs pre-plating from the substrate 21 of the single crystal silicon material, defects can be prevented and the mask 100 having uniform surface properties can be manufactured.
  • the mask 100 having a pattern can be manufactured only by forming the plating film 15 in the electroplating process.
  • the present invention has the effect that it is possible to form a mask pattern having an inclined shape (S), a tapered shape only by a plating process without a separate process.
  • the mother plate 20 or the negative electrode body 20
  • it can be repeatedly reused later, thereby reducing the process time and cost, and improving productivity.

Abstract

본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 모판은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴(28)이 형성되는 기재(21) 및 음각 패턴(28)이 형성된 기재(21)의 표면 및 음각 패턴(28)의 측면에 형성되는 절연부(25: 26, 27)를 포함하는 것을 특징으로 한다.

Description

모판, 모판의 제조 방법, 및 마스크의 제조 방법
본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 도금막을 형성함과 동시에 도금막에 테이퍼 형상을 가지는 패턴을 형성할 수 있는 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 1을 참조하면, 기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판(1)을 마련하고[도 1의 (a)], 금속 박판(1) 상에 PR(Photoresist; 2) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR(2) 코팅한 후[도 1의 (b)], 식각을 통해 패턴(P)을 가지는 마스크(3)를 제조하였다.
도 2를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 2의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 2의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 2의 (c)]. 이어서, PR(2)을 제거하고[도 2의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리한다[도 2의 (e)].
위와 같은 종래의 FMM 제조 과정은, 매번 기판에 PR을 코팅하고, 식각하는 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.
또한, 기존의 도금을 이용한 마스크 제조에서 사용되는 기판(4)은 SUS, Ti 등의 금속 재질을 사용하는 것이 일반적이다. 이러한 기판은 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 금속 기판 제조 과정에서 불순물이 유입될 수 있다. 이러한 결함(Defect)들은 기판(4) 상에서 도금이 수행되어 금속 박판(3)이 형성될 때, 금속 박판(3)의 표면의 불균일을 야기할 수 있다. 이는 결함에 의해 전기장이 균일하게 인가되지 못한 결과이다. 기판(4) 표면의 미세한 결함조차 UHD 급 이상의 초고화질 화소를 구현하는데 있어서 악영향을 미칠 수 있다.
또한, FMM은 수직 형태의 패턴으로 인한 새도우 이펙트(Shadow Effect)때문에 증착의 균일도가 낮아지고, 오차가 나타날 수 있다. 그리하여, 마스크의 패턴을 테이퍼(Taper) 형상으로 경사지게 형성하여 오차를 최소화 하는 방법이 제안되었다. 하지만, 테이퍼 형상을 만들기 위해 별도의 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 결함이 방지되고 균일한 표면 특성을 가지는 마스크를 제조할 수 있는 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 별도의 공정 없이, 기울어진 형상, 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후의 전주도금 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴이 형성되는 기재; 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는, 모판 에 의해 달성된다.
음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되고, 절연부에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.
음각 패턴의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있다.
모판에 평행한 방향과 음각 패턴 측면 방향이 이루는 각도는 45° 내지 65°일 수 있다.
음각 패턴의 깊이는 5㎛ 내지 20㎛일 수 있다.
음각 패턴 하부면에 노출된 기재의 표면에 도금막을 형성할 수 있는 전기장이 작용할 수 있다.
전주 도금을 반복하여 수행해도 절연부가 잔존할 수 있다.
절연부는 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성될 수 있다.
절연부는 기재의 일면에 대향하는 타면을 제외한 나머지 표면 상에 형성될 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 모판의 기재는, 전도성 단결정 실리콘 재질이고, 일면 상에 전도성을 가지는 제1 영역 및 비전도성을 가지는 제2 영역으로 구분되며, 기재의 음각 패턴 하부면이 제1 영역이며, 나머지 기재의 표면은 제2 영역인, 모판에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계; (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계; (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계; (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계; (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및 (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시키는 단계를 포함하는, 모판의 제조 방법에 의해 달성된다.
(b) 단계에서, 제1 절연층은 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성할 수 있다.
(d) 단계에서, 제1 절연층 및 기재를 건식 식각하고, 측단면 형상에 역 테이퍼(Taper) 형상인 음각 패턴을 형성할 수 있다.
(d) 단계에서, 제1 절연층은 기재보다 적게 식각되어 음각 패턴 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴을 포함할 수 있다.
측부 패턴은, (f) 단계 중 음각 패턴의 측면 상에 형성된 제2 절연층의 식각을 방지하는 식각 마스크로 사용될 수 있다.
(f) 단계는, (f1) 제2 절연층 상에 음각 패턴의 하부면의 폭에 대응하는 패턴 폭을 가지는 패턴화된 포토레지스트층을 형성하는 단계; (f2) 음각 패턴 하부면 상의 제2 절연층을 건식 식각하여 기재를 노출시키는 단계; 및 (f3) 포토레지스트층을 제거하는 단계를 포함할 수 있다.
(g) 기재의 일면에 대향하는 타면 상의 절연층을 식각하여 기재를 노출시키는 단계를 더 포함할 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, 전도성 단결정 실리콘 재질이고 일면 상에 음각 패턴이 형성되는 기재, 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는 음극체(Cathode Body)로서 이용하여, 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계; (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계; (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계; (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계; (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및 (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시켜 음극체(Cathode Body)를 제조하는 단계; 및 (g) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계를 포함하며, 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 제1 절연층 및 제2 절연층이 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 제조된 마스크를 사용하는OLED 화소 증착 방법으로서, (a) 상기 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계; (b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및 (c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계를 포함하는, OLED 화소 증착 방법에 의해 달성된다.
상기와 같이 구성된 본 발명에 따르면, 결함이 방지되고 균일한 표면 특성을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 별도의 공정 없이, 기울어진 형상, 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후의 전주도금 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 모판의 외면을 나타내는 개략도이다.
도 7 내지 도 13은 본 발명의 일 실시 예에 따른 모판의 제조 과정을 나타내는 개략도이다.
도 14 및 도 15는 본 발명의 일 실시 예에 따른 모판을 이용한 마스크 제조 과정을 나타내는 개략도이다.
<부호의 설명>
10: 전주 도금 장치
11: 도금조
12: 도금액
15: 도금막
20: 음극체, 모판, 몰드
21: 기재
25: 절연부
26: 제1 절연층
27: 제2 절연층
28: 음각 패턴
30: 양극체
40: 전원공급부
50, 60: 포토레지스트층
51, 61: 포토레지스트 패턴
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 FMM(Fine Metal Mask; 100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 3을 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의해 대상 기판(900)에 밀착될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 4에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크로 사용될 도금막(15)[또는, 금속 박판(15)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크로 사용될 도금막(15)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(15)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(15)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 화소 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 사용될 수 있다. 이 외에도 목적하는 도금막(15)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(15)을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 4에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.
음극체(20)는 전도성 재료를 기재(21)로서 포함할 수 있다.
메탈 기재의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있고, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 불순물, 개재물, 결정립계 등과 같은 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(15)의 일부가 불균일하게 형성될 수 있다. UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(15) 및 도금막 패턴의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 또한, 이러한 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료에 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 음극체(20)의 전도성 기재(21)는 단결정 실리콘 재질의 기재를 사용하는 것을 특징으로 한다. 전도성을 가지도록, 기재(21)는 1019 정도의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(15)이 생성될 수 있는 이점이 있다. 균일한 도금막(15)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)[또는, 절연막]를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(15)의 전착을 방지하는 역할을 하여 도금막(15)의 패턴을 형성할 수 있다.
음극체(20)의 표면 상에 도금막(15)이 전착되고, 도금막(15)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(15)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"(Mold)라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.
도 5를 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 5의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임에 용접 고정시켜 사용할 수 있다. 도 5의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용될 수 있다. 도 5의 (c)는 도 5의 (a) 및 (b)의 A-A' 확대 측단면도이다.
마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 5의 (c) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.
즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다.
본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 그리고, 본 발명의 마스크(100)는 별도의 테이퍼 형성 공정을 거칠 필요 없이, 테이퍼 형상의 패턴[화소 패턴(PP)]을 가지며 제조되는 것을 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(15)은 디스플레이 패턴(DP) 및 테이퍼 형상의 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 마스크 패턴으로 혼용되어 사용될 수 있다. 그리고, 이하에서는 모판(20)의 확대 부분으로서 화소 패턴(PP)을 형성하는 것을 주로 도시하여 설명하나, 화소 패턴(PP)의 군집된 개념이 디스플레이 패턴(DP)이므로, 이하의 실시 예들은 화소 패턴(PP)/디스플레이 패턴(DP)을 동시에 형성하는 것으로 이해되어야 한다.
도 6은 본 발명의 일 실시 예에 따른 모판(20)의 외면을 나타내는 개략도이다. 도 6의 (a) 는 평판 전주 도금 장치(10)의 평판 형태 모판(20)을 나타내는 평면도이고, 도 6의 (b)는 도 6의 (a)의 B-B' 확대 측단면도이다.
도 6의 (a)를 참조하면, 모판(20)[또는, 음극체(20)]의 외면(표면)은 기재(21)가 노출되는 영역 및 절연부(25)가 형성되어 커버된 영역으로 구분될 수 있다.
기재(21)가 노출되는 영역은 도금막(15)[또는, 마스크(100)]이 실질적으로 전착되어 생성되는 모판(20)의 표면 부분(제1 영역)을 지칭하며, 도전 특성을 가질 수 있다. 음극체(20)의 기재(21)가 노출되는 영역과 양극체(30) 사이에서는 도금에 필요한 전기장이 형성될 수 있으며, 이 공간에서 도금막(15)이 전착될 수 있다.
그리고, 절연부(25)가 형성되는 영역은 도금막(15)의 생성을 방지하도록 산화규소, 질화규소 등과 같은 절연막이 기재(21)의 일면 상에 커버된 부분(제2 영역)이다. 음극체(20)의 절연부(25)가 커버된 영역과 양극체(30) 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성될 수 있으며, 이 공간에서 도금막(15)이 생성되지 않아 도금막(15)의 패턴, 홀(Hole) 등을 구성할 수 있다.
도 6의 (b)를 참조하면, 기재(21)의 일면(상부면) 상에는 음각 패턴(28)이 형성될 수 있다. 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 형상을 가질 수 있다. 일 예로, 음각 패턴(28)의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있으며, 상부에서 하부로 갈수록 폭이 작아지도록 음각 패턴(28)의 측면이 기울어진 형상(S)을 가질 수 있다. 또한, 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 것을 만족한다면, 측면이 라운딩지게 형성되거나, 단차가 형성될 수도 있다.
모판(20)과 음각 패턴(28)의 측면과의 각도, 즉, 모판(20)에 평행한 방향과 음각 패턴(28) 측면 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)이 형성되는 깊이는 약 5㎛ 내지 20㎛ 일 수 있지만, 이에 제한되지는 않는다.
절연부(25)는 절연 특성을 가진 재질로 형성할 수 있으며, 기재(21)의 재질을 베이스로 하는 절연 재질인 산화규소, 질화규소 등일 수 있다. 절연부(25)의 두께는 약 0.1~0.5㎛ 일 수 있지만, 도금막(15)이 전착되지 않도록 절연 특성을 갖는 목적의 범위 내에서 변경될 수 있다.
절연부(25)는 음각 패턴(28)이 형성된 기재(21)의 표면(상부면)(25a) 및 음각 패턴(28)의 측면(25b) 상에 형성될 수 있다. 즉, 음각 패턴(28)의 하부면을 제외한 나머지 부분에 절연부(25: 25a, 25b)가 형성될 수 있다. 음각 패턴(28)의 하부면에는 절연부(25)가 형성되지 않고, 기재(21)의 일부(21a)가 노출될 수 있다. 그리고, 도금막(15)이 형성될 필요가 있는, 디스플레이 패턴(DP)과 이웃하는 디스플레이 패턴(DP) 사이에는 절연부(25)가 형성되지 않고 기재(21)가 노출될 수 있다[도 6의 (a) 참조].
모판(20)에서 절연부(25)에 대응하는 부분은, 도금막(15)의 화소 패턴(PP)을 구성할 수 있다. 절연부(25)는 기재(21) 상에 상부에서 하부로 갈수록 폭이 커지는 형상, 테이퍼 형상 등을 가지고 형성되므로, 화소 패턴(PP)도 이에 대응하는 형상을 가질 수 있다. 그리고, 음각 패턴(28)의 하부면에 노출된 기재(21)의 표면(21a)으로부터 도금막(15)이 형성되어, 상부에서 하부로 갈수록 폭이 작아지는 형상, 역 테이퍼 형상 등을 가지도록 형성될 수 있다. 다시 말해, 모판(20)에서 노출된 기재(21)의 부분은 도금막(15) 바디를 구성하고, 절연부(25: 25a, 25b)에 대응하는 부분은 도금막(15)의 패턴을 형성할 수 있다.
디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성된 도금막(15)은 OLED 화소 공정에서 새도우 마스크, FMM(100: 100a, 100b)[도 5 참조]으로 사용될 수 있으므로, 화소 패턴(PP)의 폭은 고해상도 화소 증착에 적절하도록 30㎛보다 작게 형성될 수 있다.
전주 도금이 반복 수행되는 동안, 절연부(25)는 기재(21)의 일면 상에서 기재(21)와 일체화되어 모판(20)의 구성 요소로서 잔존할 수 있다. 즉, 모판(20) 상에 도금막(15) 전착 후에, 도금막(15)을 모판(20)으로부터 분리하는 과정, 모판(20)을 세정하는 과정 등의 일련의 과정에서도, 절연부(25)가 물리적 또는 화학적으로 제거, 손상, 분리됨이 없이 기재(21)의 일면 상에 잔존할 수 있다. 이는 기재(21)가 단결정 실리콘 재질이며, 절연부(25)는 기재(21)를 베이스로 형성되는 산화규소, 질화규소 등이기 때문에 가능하다. 따라서, 절연부(25)까지 포함하여 모판, 몰드, 음극체 등으로 명명한다.
위와 같이, 본 발명은 절연부(25)가 반복된 공정 내에서도 잔존할 수 있으므로, 도금부(21)와 절연부(25)를 포함하는 모판(20)[또는, 음극체(20), 몰드(20)]를 한번만 제조하면 계속적으로 재사용이 가능한 이점이 있다. 이는 공정 시간, 비용의 감축, 생산성의 향상에 직결될 수 있다.
도 7 내지 도 13은 본 발명의 일 실시 예에 따른 모판의 제조 과정을 나타내는 개략도이다.
본 발명의 모판의 제조 방법은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate; 20)의 제조 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재(21)를 제공하는 단계, (b) 기재(21)의 적어도 일면 상에 제1 절연층(26)을 형성하는 단계, (c) 제1 절연층(26) 상에 패턴화(51)된 포토레지스트층(50)을 형성하는 단계, (d) 포토레지스트 패턴(51)을 통해 제1 절연층(26) 및 기재(21)를 식각하여 기재(21)의 일면 상에 음각 패턴(28)을 형성하는 단계, (e) 포토레지스트층(50)을 제거하고, 제1 절연층(26) 및 음각 패턴(28) 상에 제2 절연층(27)을 형성하는 단계, 및 (f) 음각 패턴(28)의 하부면 상의 제2 절연층(27c)을 식각하여 기재를 노출시키는 단계를 포함한다.
구체적으로, 먼저, 도 7을 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 음극체(20)로 사용되는 재질로서, 단결정 실리콘 재질의 기재(21)를 사용할 수 있으며, 전도성을 갖도록 고농도 도핑된 단결정 실리콘을 사용할 수 있음을 상술한 바 있다.
다음으로, 기재(21)의 적어도 일면 상에 제1 절연층(26)을 형성할 수 있다. 제1 절연층(26)은 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법으로 형성할 수 있다. 산화규소, 질화규소 재질의 제1 절연층(26)은 약 0.1~0.5㎛의 두께를 가지고 형성될 수 있다. 이하에서는 기재(21)의 상부면, 하부면, 측면 상에 모두 제1 절연층(26)이 형성된 예를 상정하여 설명한다.
다음으로, 도 8을 참조하면, 제1 절연층(26) 상에 패턴화(51)된 포토레지스트층(50)을 형성할 수 있다. 포토레지스트층(50)을 제1 절연층(26)의 전면 상에 형성한 후 패턴화 공정을 통해 패턴(51)을 형성할 수 있고, 패턴화(51)된 포토레지스트층(50)을 곧바로 형성할 수도 있다. 포토레지스트층(50)의 형성 및 패턴화(51)는 공지의 기술을 사용할 수 있다.
다음으로, 도 9의 (a)를 참조하면, 포토레지스트 패턴(51)을 통해 제1 절연층(26) 및 기재(21)를 식각하여 기재(21)의 일면(상부면) 상에 음각 패턴(28)을 형성할 수 있다.
식각은 건식 식각(Dry Etch)을 사용할 수 있다. 습식 식각은 단결정 실리콘의 (111) 면에서 식각이 중지될 수 있어, 테이퍼 각도가 제한될 수 있다. 그리하여 건식 신각을 사용하여 테이퍼 각도를 조절할 수 있다. 음각 패턴(28)의 하부면에 평행한 방향과, 측면에 평행한 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)은 약 5㎛ 내지 20㎛ 의 깊이를 가지도록 식각될 수 있다. 건식 식각을 통해 측단면 형상이 역 테이퍼 형상의 음각 패턴(28)을 형성하는 것은 공지의 건식 식각 방법을 제한없이 사용할 수 있다.
한편, 도 9의 (b)에 도시된 바와 같이, 제1 절연층(26)이 기재(21)보다 적게 식각될 수 있다. 특히, 제1 절연층(26)의 두께가 두꺼울수록 적게 식각될 수 있고, 제1 절연층(26)과 기재(21)의 식각비에 따라 제1 절연층(26)이 적게 식각될 수 있다. 그러면, 제1 절연층(26)의 하부에서 음각 패턴(28)의 폭이 넓게 형성되며 식각되는, 이른바 언더컷(Undercut) 현상이 나타날 수 있다. 즉, 제1 절연층(26)은 음각 패턴(28) 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴(26a)을 더 포함할 수 있다.
측부 패턴(26a)이 더 남아있는 경우, 도 12 및 도 13 과정에서 후술할, 제2 절연층(27)의 식각 과정에서, 측부 패턴(26a)이 상부의 수직 가스로부터, 음각 패턴(28)의 측면에 형성된 제2 절연층(27b)의 마스크로서 활용될 여지가 있다. 따라서, 제2 절연층(27b)을 안정적으로 남기고, 음각 패턴(28)의 하부면에 형성된 제2 절연층(27c)만을 식각할 수 있게 된다. 이하에는 도 9의 (a)의 경우를 주된 예로 상정하여 계속 설명한다.
다음으로, 도 10을 참조하면, 포토레지스트층(50)을 제거할 수 있다. 포토레지스트층(50)만을 제거하고, 기재(21) 및 제1 절연층(26)에는 영향을 주지 않는 공지의 기술을 제한없이 사용할 수 있다.
다음으로, 도 11을 참조하면, 제1 절연층(26) 및 음각 패턴(28) 상에 제2 절연층(27: 27a, 27b, 27c)을 형성할 수 있다. 제2 절연층(27)은 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법으로 형성할 수 있다. 산화규소, 질화규소 재질의 제2 절연층(27)은 약 0.05~0.3㎛의 두께를 가지고 형성될 수 있다.
제2 절연층(27)은 제1 절연층(26) 상에 형성(27c)되어 절연부(25: 26, 27)를 더 두껍게 함에 따라 도금이 방지되는 영역을 보다 안정적으로 형성할 수 있다. 동시에, 음각 패턴(28)의 하부면[또는, 기재(21)의 노출된 표면(21a)] 및 측면을 커버(27a, 27b)할 수 있다. 이는 다음 단계에서 음각 패턴(28)의 하부면 상의 제2 절연층(27a)만을 식각하고, 측면 상의 제2 절연층(27b)을 잔존시킬 수 있는 기초로서 역할을 할 수 있다.
다음으로, 도 12의 (a)를 참조하면, 제2 절연층(27) 상에 패턴화(61)된 포토레지스트층(60)을 형성할 수 있다. 포토레지스트 패턴(61)은 음각패턴(28)의 하부면의 폭에 대응하는 패턴 폭을 가지는 것이 바람직하다. 포토레지스트층(60)을 제2 절연층(27)의 전면 상에 형성한 후 패턴화 공정을 통해 패턴(61)을 형성할 수 있고, 패턴화(61)된 포토레지스트층(60)을 곧바로 형성할 수도 있다. 포토레지스트층(60)의 형성 및 패턴화(61)는 공지의 기술을 사용할 수 있다.
다음으로, 도 13을 참조하면, 음각 패턴(28) 하부면 상의 제2 절연층(27b)을 건식 식각하여 기재(21a)를 노출시킬 수 있다. 음각 패턴(28)의 하부면 상의 기재(21a)가 노출되고, 포토레지스트층(60)을 제거할 수 있다.
한편, 도 12의 (b)와 같이, 도 12의 (a) 단계인 포토레지스트층(60)을 형성하는 단계를 생략하고, 곧바로 건식 식각(E)을 수행할 수도 있다. 블랭크 식각(Blank Etch)과 유사한 방법으로서 음각 패턴(28) 하부면 및 측면의 제2 절연층(27a, 27b)을 식각하되, 제2 절연층(27b)은 남기는 방식이다. 제2 절연층(27)이 제1 절연층(26) 및 음각 패턴(28) 상에 형성되어 있지만, 형성된 영역마다의 제2 절연층(27)의 수직 방향으로의 두께는 상이할 수 있다.
일 예로, 음각 패턴(28)의 측면은 기울어져 있으므로 수직 방향으로의 제2 절연층(27b)의 두께(t1)는, 음각 패턴(28)의 하부면 상의 제2 절연층(27a)의 두께(t2)보다는 크게 된다. 여기에 더하여, 건식 식각(E) 시에는 수직으로 식각 가스가 공급되므로, 수직 방향으로의 식각이 진행되며, 두께가 작은 제2 절연층(27a)이 두께가 상대적으로 큰 제2 절연층(27b)보다 먼저 식각될 수 있다. 식각 공정을 진행하여 제2 절연층(27a)이 모두 식각되어 기재(21a)가 노출되더라도, 음각 패턴(28) 측면 상의 제2 절연층(27b)은 잔존하게 되어, 도 13과 같은 구조가 나타날 수 있다.
추가적으로, 기재(21)의 타면(하부면)의 절연층(26, 27)을 더 식각하여 기재(21)의 타면(하부면)(21b)을 노출시킬 수 있다. 노출된 하부면(21b)을 통해 저저항 전극이 부착되고 저저항 전극을 통해 전기장을 인가될 수 있다. 도 13에는 기재(21)의 하부면(21b)이 노출되어 있으나, 전극을 연결하고 전기장을 인가받을 수 있는 목적의 범위 내에서는 다른 부분을 노출시켜도 되며, 전극의 개재없이 곧바로 기재(21)로 전기장이 인가될 수도 있다.
도 14 및 도 15는 본 발명의 일 실시 예에 따른 모판(20)을 이용한 마스크 제조 과정을 나타내는 개략도이다. 도 14 및 도 15에서는 일반적인 평면 전주 도금 방식에 사용하는 판 형상의 음극체(20) 및 양극체(30)를 상정하여 설명한다.
먼저, 도 14를 참조하면, 모판(20)[또는, 음극체(20)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(15)이 모판(20)의 표면[기재(21a)]에서 전착되어 생성될 수 있다. 다만, 모판(20)의 음각 패턴(28) 내의 공간에서만 도금막(15)이 생성되고, 절연부(25) 영역에서는 도금막(15)이 생성되지 않는다.
기재(21a)로부터 도금막(15)이 전착되면서 두꺼워지기 때문에, 음각 패턴(28)의 상단을 넘기 전까지만 도금막(15)을 형성하는 것이 바람직하다. 즉, 음각 패턴(28)의 깊이보다 도금막(15)의 두께가 더 작을 수 있다. 도금막(15)은 음각 패턴(28) 내의 공간에 채워지며 전착되므로, 음각 패턴(28)과 동일한 테이퍼 형상을 가지며 생성될 수 있다.
다음으로, 도 15를 참조하면, 모판(20)[또는, 음극체(20)]을 도금액(미도시) 바깥으로 들어올린다. 도금액 바깥에서, 도금막(15)과 모판(20)를 분리하면, 도금막(15)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(15)이 생성되지 않은 부분은 화소 패턴(PP), 디스플레이 패턴(DP)[또는, 마스크 패턴]을 구성할 수 있다.
위와 같이, 본 발명은 단결정 실리콘 재질의 기재(21)로부터 전주도금을 수행하기 때문에 결함이 방지되고 균일한 표면 특성을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 전주 도금 공정에서 도금막(15)을 형성하는 공정만으로 패턴을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 본 발명은 별도의 공정 없이, 기울어진 형상(S), 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는 효과가 있다. 또한, 모판(20)[또는, 음극체(20)]를 한번 제조하면, 이후에 반복적으로 재사용 할 수 있어 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.

Claims (20)

  1. 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴이 형성되는 기재; 및
    음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부
    를 포함하는, 모판.
  2. 제1항에 있어서,
    음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되고, 절연부에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되는, 모판.
  3. 제1항에 있어서,
    음각 패턴의 측단면 형상은 역 테이퍼(Taper) 형상인, 모판.
  4. 제1항에 있어서,
    모판에 평행한 방향과 음각 패턴 측면 방향이 이루는 각도는 45° 내지 65°인, 모판.
  5. 제1항에 있어서,
    음각 패턴의 깊이는 5㎛ 내지 20㎛인, 모판.
  6. 제1항에 있어서,
    음각 패턴 하부면에 노출된 기재의 표면에 도금막을 형성할 수 있는 전기장이 작용하는, 모판.
  7. 제1항에 있어서,
    전주 도금을 반복하여 수행해도 절연부가 잔존하는, 모판.
  8. 제1항에 있어서,
    절연부는 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성되는, 모판.
  9. 제1항에 있어서,
    절연부는 기재의 일면에 대향하는 타면을 제외한 나머지 표면 상에 형성되는, 모판.
  10. 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    모판의 기재는, 전도성 단결정 실리콘 재질이고, 일면 상에 전도성을 가지는 제1 영역 및 비전도성을 가지는 제2 영역으로 구분되며,
    기재의 음각 패턴 하부면이 제1 영역이며, 나머지 기재의 표면은 제2 영역인, 모판.
  11. 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서,
    (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계;
    (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계;
    (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계;
    (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계;
    (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및
    (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시키는 단계
    를 포함하는, 모판의 제조 방법.
  12. 제11항에 있어서,
    (b) 단계에서, 제1 절연층은 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성하는, 모판의 제조 방법.
  13. 제11항에 있어서,
    (d) 단계에서, 제1 절연층 및 기재를 건식 식각하고, 측단면 형상에 역 테이퍼(Taper) 형상인 음각 패턴을 형성하는, 모판의 제조 방법.
  14. 제13항에 있어서,
    (d) 단계에서, 제1 절연층은 기재보다 적게 식각되어 음각 패턴 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴을 포함하는, 모판의 제조 방법.
  15. 제14항에 있어서,
    측부 패턴은, (f) 단계 중 음각 패턴의 측면 상에 형성된 제2 절연층의 식각을 방지하는 식각 마스크로 사용되는, 모판의 제조 방법.
  16. 제11항에 있어서,
    (f) 단계는,
    (f1) 제2 절연층 상에 음각 패턴의 하부면의 폭에 대응하는 패턴 폭을 가지는 패턴화된 포토레지스트층을 형성하는 단계;
    (f2) 음각 패턴 하부면 상의 제2 절연층을 건식 식각하여 기재를 노출시키는 단계; 및
    (f3) 포토레지스트층을 제거하는 단계
    를 포함하는, 모판의 제조 방법.
  17. 제11항에 있어서,
    (g) 기재의 일면에 대향하는 타면 상의 절연층을 식각하여 기재를 노출시키는 단계
    를 더 포함하는, 모판의 제조 방법.
  18. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    전도성 단결정 실리콘 재질이고 일면 상에 음각 패턴이 형성되는 기재, 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는 음극체(Cathode Body)로서 이용하여,
    음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고,
    음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법.
  19. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계;
    (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계;
    (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계;
    (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계;
    (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및
    (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시켜 음극체(Cathode Body)를 제조하는 단계; 및
    (g) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계
    를 포함하며,
    음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고,
    음극체의 제1 절연층 및 제2 절연층이 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법.
  20. 전주 도금(Electroforming)으로 제조된 마스크를 사용하는OLED 화소 증착 방법으로서,
    (a) 제18항 또는 제19항 중 어느 한 항의 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계;
    (b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및
    (c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계
    를 포함하는, OLED 화소 증착 방법.
PCT/KR2017/013187 2016-11-28 2017-11-20 모판, 모판의 제조 방법, 및 마스크의 제조 방법 WO2018097559A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160159669A KR101871956B1 (ko) 2016-11-28 2016-11-28 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR10-2016-0159669 2016-11-28

Publications (1)

Publication Number Publication Date
WO2018097559A1 true WO2018097559A1 (ko) 2018-05-31

Family

ID=62195515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/013187 WO2018097559A1 (ko) 2016-11-28 2017-11-20 모판, 모판의 제조 방법, 및 마스크의 제조 방법

Country Status (3)

Country Link
KR (1) KR101871956B1 (ko)
TW (1) TW201833389A (ko)
WO (1) WO2018097559A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127338A (zh) * 2019-05-13 2022-03-01 创造未来有限公司 精细金属掩模制造用模具制造方法及精细金属掩模制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825368B (zh) 2020-12-07 2023-12-11 達運精密工業股份有限公司 金屬遮罩的製造方法
TW202227650A (zh) * 2021-01-13 2022-07-16 達運精密工業股份有限公司 遮罩、遮罩的製造方法
TWI825470B (zh) * 2021-08-26 2023-12-11 達運精密工業股份有限公司 形成金屬遮罩的方法
KR102662406B1 (ko) * 2021-12-13 2024-04-29 대진대학교 산학협력단 메탈마스크용 몰드, 메탈마스크용 몰드의 제조방법 및 이를 이용한 메탈마스크의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305670A (ja) * 1997-05-08 1998-11-17 Kyushu Hitachi Maxell Ltd メタルマスク及びその製造方法
JP2002038292A (ja) * 2000-07-26 2002-02-06 Matsushita Electric Ind Co Ltd 電鋳母型およびその製造方法
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびｘ線撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305670A (ja) * 1997-05-08 1998-11-17 Kyushu Hitachi Maxell Ltd メタルマスク及びその製造方法
JP2002038292A (ja) * 2000-07-26 2002-02-06 Matsushita Electric Ind Co Ltd 電鋳母型およびその製造方法
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびｘ線撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127338A (zh) * 2019-05-13 2022-03-01 创造未来有限公司 精细金属掩模制造用模具制造方法及精细金属掩模制造方法
CN114574908A (zh) * 2019-05-13 2022-06-03 创造未来有限公司 精细金属掩模制造方法
CN114574908B (zh) * 2019-05-13 2022-11-25 创造未来有限公司 精细金属掩模制造方法
CN114127338B (zh) * 2019-05-13 2022-12-09 创造未来有限公司 精细金属掩模制造用模具制造方法及精细金属掩模制造方法

Also Published As

Publication number Publication date
TW201833389A (zh) 2018-09-16
KR101871956B1 (ko) 2018-07-02
KR20180060312A (ko) 2018-06-07

Similar Documents

Publication Publication Date Title
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
WO2018128304A1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
WO2018066844A1 (ko) 증착용 마스크로 사용되는 합금 금속박, 증착용 마스크 및 이들의 제조방법과 이를 이용한 유기 발광 소자 제조방법
WO2018221852A1 (ko) 프레임 일체형 마스크
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018084448A2 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
WO2019009526A1 (ko) 마스크 및 마스크의 제조 방법, 모판
WO2018097533A1 (ko) 프레임 일체형 마스크 및 그 제조방법
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102032867B1 (ko) 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR101907490B1 (ko) 모판 및 마스크의 제조방법
WO2019212178A1 (ko) 모판 및 마스크의 제조방법
WO2018097532A1 (ko) 프레임 일체형 마스크의 제조 방법
WO2019054716A1 (ko) 프레임 일체형 마스크의 제조 방법
KR20190004478A (ko) 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR102301331B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR102110438B1 (ko) 마스크의 제조 방법
WO2020231172A1 (ko) 파인메탈마스크 제조용 몰드 제조방법 및 파인메탈마스크 제조방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법
KR102377775B1 (ko) 전력 공급용 지그
KR20190011098A (ko) 마스크의 제조 방법
KR20180013538A (ko) 모판 제조방법 및 마스크 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17873099

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17873099

Country of ref document: EP

Kind code of ref document: A1