KR20190004478A - 마스크의 제조 방법 - Google Patents

마스크의 제조 방법 Download PDF

Info

Publication number
KR20190004478A
KR20190004478A KR1020170084746A KR20170084746A KR20190004478A KR 20190004478 A KR20190004478 A KR 20190004478A KR 1020170084746 A KR1020170084746 A KR 1020170084746A KR 20170084746 A KR20170084746 A KR 20170084746A KR 20190004478 A KR20190004478 A KR 20190004478A
Authority
KR
South Korea
Prior art keywords
plating film
pattern
mask
film
plating
Prior art date
Application number
KR1020170084746A
Other languages
English (en)
Inventor
황문식
오세빈
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Priority to KR1020170084746A priority Critical patent/KR20190004478A/ko
Publication of KR20190004478A publication Critical patent/KR20190004478A/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H01L51/0001—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 마스크의 제조 방법은, 음극체(Cathode Body; 20) 및 양극체(Anode Body; 30) 사이에서 전주 도금(Electroforming) 방식으로 마스크를 제조하는 방법으로서, (a) 음극체 상에 제1 도금막(1: 1a, 1b)을 형성하는 단계, (b) 제1 도금막의 지지부(SZ) 상에 제2 도금막(5)을 형성하는 단계를 포함하고, (b) 단계에서, 음극체(20) 표면으로부터 소정거리(D1) 이격된 상태로, 적어도 음극체(20) 표면의 중심부로부터 음극체(20) 테두리 방향으로 소정의 폭(D2)만큼 차폐하는 차폐부(40)를 개재하여 제2 도금막(5)을 형성하는 것을 특징으로 한다.

Description

마스크의 제조 방법 {PRODUCING METHOD OF MASK}
본 발명은 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 마스크의 패턴부와 지지부의 경계에서 완만한 경사를 이루는 마스크의 제조 방법에 관한 것이다.
일반적으로 금속박판은 연속주조법, 멜트 스피닝법, 압연법 등을 이용하여 제조된다. 연속주조법은 대량 생산이 가능한 이점이 있으나, 극박판을 제조하기는 어려운 문제점이 있다. 멜트 스피닝법은 회전하는 냉각롤에 용융금속을 분사시키는 방법으로 균일한 박판을 얻을 수는 있으나 진공상태에서 작업을 수행해야 하는 제약이 있다. 압연법은 가장 보편화된 방법이나, 박판으로 압연할 경우에는 여러 단계의 압연 과정이 필요하므로 제조단가가 높아지는 문제점이 있다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask; 1, 5)을 나타내는 개략도이다.
고해상도의 OLED를 구현하기 위해 마스크 패턴(PP)의 크기가 줄어들고 있으며, 이를 위해 사용되는 도금막의 두께가 얇아지는 추세이다. 특히, 특히, UHD와 같은 고해상도를 위해서는, 약 20㎛ 이하 정도의 두께를 가지는 도금막을 사용하여야 미세한 패터닝을 할 수 있게 된다. 하지만, 도금막이 너무 얇으면 강성이 낮아져, 도금막을 인장, 용접을 통해 프레임에 결합하는 과정에서 파손되는 문제점이 있었다.
그리하여, 도 1에 도시된 바와 같이, 음극체(Cathode Body; 20)의 표면 상에서 마스크 패턴(PP)들이 형성되는 패턴부(PZ) 영역에는 도금막(1)이 얇게 형성되고, 프레임에 결합되는 지지부(SZ) 영역에는 도금막(5)이 두껍게 형성된 마스크(1, 5)가 제안되었다. 하지만, 도 1의 형태는 패턴부(PZ)와 지지부(SZ)의 경계에서 도금막(1)에 수직하게 도금막(5)이 형성되므로, 모서리 부분에 스트레스가 집중[확대 B 참조]되는 문제점이 있었다. 이렇게 스트레스가 집중되는 모서리 부분에서는 마스크(1, 5)를 인장하는 과정에서 파손을 유발하는 결함(defect)이 발생될 수 있다.
이를 완화하기 위해 패턴부(PZ)와 지지부(SZ) 영역에서 도금막(1, 5)을 다르게 형성하는 방법이 고려되었다.
도 2의 (a)와 같이, 패턴부(PZ)와 지지부(SZ) 영역에서 제1 도금막(1)을 먼저 형성하고, 제1 도금막(1) 상에 포토레지스트 등의 절연부(25)를 형성한다. 그리고, 절연부(25)가 형성된 영역을 제외한 제1 도금막(1)의 노출된 표면에 제2 도금막(5)을 더 두껍게 형성하고, 절연부(25)의 기울어진 각도를 따라서 제2 도금막(5)이 경사지도록 전주 도금하였다. 하지만, 도 2의 (b)와 같이, 제2 도금막(5)이 완만한 경사를 가지도록 형성되지 않고, 오히려, 절연부(25) 근처에서 더 두껍게 형성되는 현상(5')이 발생하였다. 이는 음극체(20)와 양극체(미도시) 사이에서 생성된 전기장이 제1 도금막(1)의 테두리, 모서리 등에 집중되는 모서리 효과(edge effect)에 의해서, 절연부(25)를 넘어서 약 60㎛에 이르는 두께로 제2 도금막(5')이 형성되기 때문이다.
또한, 도금막(5')이 더 두껍게 형성되는 경우에 이 부분에 응력이 집중되어, 전주 도금 과정 중에 음극체(20)의 표면으로부터 도금막(1, 5)이 들뜨거나, 심지어 박리되는 문제점도 나타날 수 있다. 또한, 이 부분에 전기장이 집중됨에 따라 수화물이 발생하게 되는데, 이러한 수화물들은 돌기를 형성하여 도금막(1, 5)의 이물질로 작용하는 문제점도 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마스크의 패턴부와 지지부의 경계에서 완만한 경사를 이루는 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 전주 도금 과정에서 도금막이 음극체의 표면에 잘 부착된 상태에서 형성되고, 이물질이 개재되지 않는 우수한 품질의 도금막이 형성될 수 있는 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 음극체(Cathode Body) 및 양극체(Anode Body) 사이에서 전주 도금(Electroforming) 방식으로 마스크를 제조하는 방법으로서, (a) 음극체 상에 제1 도금막을 형성하는 단계; (b) 제1 도금막의 지지부 상에 제2 도금막을 형성하는 단계;를 포함하고, (b) 단계에서, 음극체 표면으로부터 소정거리 이격된 상태로, 적어도 음극체 표면의 중심부로부터 음극체 테두리 방향으로 소정의 폭만큼 차폐하는 차폐부를 개재하여 제2 도금막을 형성하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 음극체(Cathode Body) 및 양극체(Anode Body) 사이에서 전주 도금(Electroforming) 방식으로 마스크를 제조하는 방법으로서, (a) 음극체 상에 마스크 패턴이 형성되는 패턴부 및 패턴부와 일체로 연결되며 패턴부 외주에 형성되는 지지부를 포함하는 제1 도금막을 형성하는 단계; (b) 제1 도금막의 지지부 상에 제2 도금막을 형성하는 단계;를 포함하고, (b) 단계에서, 음극체 표면으로부터 소정거리 이격된 상태로, 적어도 음극체 표면의 중심부로부터 음극체 테두리 방향으로 소정의 폭만큼 차폐하는 차폐부를 개재하여 제2 도금막을 형성하는, 마스크의 제조 방법에 의해 달성된다.
차폐부는 절연성 재질일 수 있다.
차폐부는 적어도 패턴부와 지지부의 경계에서 지지부 방향으로 소정의 폭만큼 연장될 수 있다.
(a) 단계와 (b) 단계 사이에, 제1 도금막의 패턴부 상에 절연부를 형성하는 단계를 더 포함할 수 있다.
제2 도금막은 제1 도금막과 일체로 연결될 수 있다.
지지부와 패턴부의 경계 방향으로 갈수록 제2 도금막의 두께가 점점 얇아질 수 있다.
지지부와 패턴부의 경계에서 제2 도금막의 상부 표면은 제1 도금막의 상부 표면과 예각을 이룰 수 있다.
차폐부가 절연부 테두리에 전기장이 집중되는 것을 방지하여, 지지부와 패턴부의 경계에 형성되는 제2도금막의 두께가 지지부 상에 형성되는 제2 도금막의 두께보다 얇도록 할 수 있다.
음극체는 도핑된 단결정 실리콘 재질일 수 있다.
상기와 같이 구성된 본 발명에 따르면, 마스크의 패턴부와 지지부의 경계에서 완만한 경사를 이루는 효과가 있다.
또한, 본 발명에 따르면, 전주 도금 과정에서 도금막이 음극체의 표면에 잘 부착된 상태에서 형성되고, 이물질이 개재되지 않는 우수한 품질의 도금막이 형성되는 효과가 있다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask)를 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 도금막을 나타내는 개략 단면도이다.
도 4는 본 발명의 일 실시예에 따른 도금막의 제조 과정을 나타내는 개략도이다.
도 5는 도 4에서 전기장이 생성되는 형태 및 도금막의 생성 형태를 나타내는 개략도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 도금막의 제조 과정을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 도금막(1, 5)을 나타내는 개략 단면도이다.
도 3의 (a)는 전주 도금 과정에서 마스크 패턴(PP)을 동시에 형성하지 않은 도금막(1, 5)이다. 도금막(1, 5) 형성 후에, PR 등의 절연체를 통한 식각, 레이저 식각 등을 이용하여 마스크 패턴(PP)을 형성할 수 있다[도 4 참조]. 도 3의 (b)는 전주 도금 과정에서 마스크 패턴(PP)을 동시에 형성한 도금막(1, 5)이다. 전주 도금 과정에서 음극체(20) 상에 절연부(25)를 형성한 후 전주 도금을 수행하여 마스크 패턴(PP)을 가지는 도금막(1, 5)을 생성할 수 있다[도 6 참조].
도금막(1, 5)은 제1 도금막(1) 및 제2 도금막(5)을 포함한다. 제1 도금막(1)과 제2 도금막(5)은 분리된 것처럼 도시되어 있으나, 그 경계가 물리적으로 구분된 것은 아니며, 제1 도금막(1)과 제2 도금막(5)은 일체로 연결되어 도금막(1, 5)을 구성한다. 제1 도금막(1)과 제2 도금막(5)은 인바(Invar), 수퍼 인바(Super Invar) 등의 동일한 재질일 수 있다.
도금막(1, 5)은 패턴부(PZ) 영역 및 지지부(SZ) 영역을 포함할 수 있다. 패턴부(PZ)는 도금막(1, 5)을 FMM, 새도우 마스크 등으로 적용할 때 마스크 패턴(PP)이 형성된 영역 또는 마스크 패턴(PP)이 형성될 영역이다. 실질적으로 패턴부(PZ)의 영역에는 제1 도금막(1a)이 배치될 수 있다.
지지부(SZ)는 마스크 패턴(PP) 없이 도금막(1, 5)으로만 구성된 영역으로서, 패턴부(PZ)의 외주를 둘러싸도록 형성될 수 있다. 지지부(SZ)는 마스크 프레임에 용접고정되는 부분이다. 실질적으로 지지부(SZ)의 영역에는 제1 도금막(1b) 및 제2 도금막(5)이 배치될 수 있다. 도금막(1, 5)에서 패턴부(PZ)의 제1 도금막(1b)을 제외한 나머지 외곽 영역은 지지부(SZ)로 이해될 수 있다.
본 발명의 도금막(1, 5)은 패턴 형성 공간을 제공하는 패턴부(PZ) 영역의 제1 도금막(1a)보다 지지부(SZ) 영역의 제1 도금막(1b) 및 제2 도금막(5)의 두께가 더 두껍게 형성될 수 있다. 두께가 두꺼운 제2 도금막(5)이 도금막이 강성을 보완하여, 인장, 용접을 통해 프레임에 결합하는 과정에서 파손되는 위험을 방지할 수 있다. 그리고, 지지부(SZ) 영역에서 패턴부(PZ) 영역으로 갈수록 제2 도금막(5)의 두께가 점점 얇아질 수 있다. 즉, 제2 도금막(5)의 두께[또는, 지지부(SZ) 영역의 도금막(5)의 두께]가 지지부(SZ)와 패턴부(PZ)의 경계 방향으로 갈수록 점점 얇아질 수 있다.
다른 관점으로, 지지부(SZ)와 패턴부(PZ)의 경계에서 마스크의 측단면이 완만한 경사(A)를 이루도록 형성될 수 있다. 지지부(SZ)와 패턴부(PZ)의 경계에서 제2 도금막(5)의 상부 표면은 제1 도금막(1)의 상부 표면이 이루는 각도는 예각(A)일 수 있다.
위와 같이, 본 발명의 도금막(1, 5)은 지지부(SZ) 영역에서 제2 도금막(5)이 완만한 경사(A)를 가지고 형성되어, 지지부(SZ)와 패턴부(PZ)의 경계에 스트레스가 집중되는 것을 방지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 도금막(1, 5)의 제조 과정을 나타내는 개략도이다.
도 4의 (a)를 참조하면, 전주 도금(electroforming)을 수행할 수 있도록, 전도성 기재(20)를 준비한다. 전도성 기재(20)를 포함하는 모판(mother plate; 20)은 전주 도금에서 음극체(cathode)로 사용될 수 있다.
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 음극체(20)[또는, 기재(20)]의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막의 일부가 불균일하게 형성될 수 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(1, 5) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 도금막(1, 5)은 FMM, 새도우 마스크로 사용될 수 있고, 화소를 형성하는 유기 물질이 통과하는 FMM, 새도우 마스크의 패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 단결정 실리콘 재질의 기재(20)를 사용할 수 있다. 전도성을 가지도록, 기재(20)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(20)의 전체에 수행될 수도 있으며, 기재(20)의 표면 부분에만 수행될 수도 있다.
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막[제1 도금막(1)]이 생성될 수 있는 이점이 있다. 균일한 도금막을 통해 제조하는 마스크(10)[또는, FMM]는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 실리콘 재질의 기재(20)를 사용함에 따라서, 필요에 따라 기재(20)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 제1 도금막(1)의 전착을 방지하는 역할을 하여 제1 도금막(1)에 패턴(PP)을 형성할 수 있다.
다음으로, 도 4의 (b)를 참조하면, 전도성 기재(20) 자체를 음극체(20)로 사용하여 전주 도금을 수행한다. 전도성 기재(20)의 전 표면 상에 제1 도금막(1: 1a, 1b)이 생성될 수 있다. 패턴부(PZ)의 영역에는 제1 도금막(1a)이, 지지부(SZ)의 영역에는 제1 도금막(1b)이 생성될 수 있다.
음극체(20)이 침지되는 도금액은 전해액으로서, 도금막(1, 5)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(1, 5)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수 있다. 다른 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(1, 5)으로 제조할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED 등 제조에 있어서 FMM, 새도우 마스크 등으로 사용되어 증착된 유기물이 화소 형성을 위해 통과될 수 있도록 한다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7 정도로 매우 낮기 때문에 열에너지에 의해 새도우 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(1, 5)에 대한 도금액을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 도금막(1, 5)을 제조하는 것을 주된 예로 상정하여 설명한다.
다음으로, 도 4의 (c)를 참조하면, 음극체(20) 표면으로부터 소정거리(D1) 이격되도록 차폐부(40)를 배치할 수 있다. 차폐부(40)는 적어도 음극체(20) 표면의 중심부로부터 음극체(20) 테두리 방향으로 소정의 폭(D2)만큼을 차폐할 수 있다. 이격된 거리(D1)는 적어도 제1 도금막(1)의 두께보다는 큰 것이 바람직하고, 소정의 폭(D2)은 적어도 패턴부(PZ) 영역의 폭의 반보다는 큰 것이 바람직하다. 여기에서 차폐란, 음극체(20) 표면 또는 제1 도금막(1)의 표면을 가리는 것으로서, 단순히 음극체(20) 또는 제1 도금막(1)을 가리는 것이 아니라 전기장의 형성 경로를 차단하는 의미로 이해되어야 한다. 이에 따라, 차폐부(40)는 전기장을 차폐하기 위한 플라스틱 등의 절연성 재질로 구성될 수 있다
한편, 차폐부(20)는 적어도 패턴부(PZ)와 지지부(SZ)의 경계에서 지지부(SZ) 방향으로 소정의 폭(D3)만큼 더 연장될 수 있다. 그리하여, 지지부(SZ) 영역 상에 형성되는 전기장이 지지부(SZ)에서 패턴부(PZ)와 지지부(SZ)의 경계 방향으로 갈수록 점차 세기가 줄어들도록 유도할 수 있다. 이에 따라, 전기장 세기에 대응하는 두께의 제2 도금막(5)이 전착될 수 있다.
다음으로, 도 4의 (d)를 참조하면, 제2 도금막(5)을 전착할 수 있다. 제2 도금막(5)은 전기장 세기에 대응하도록 지지부(SZ) 상에서 균일한 두께를 가지고, 패턴부(PZ)와 지지부(SZ)의 경계 방향으로 갈수록 점차 얇게 생성될 수 있다.
도 5는 도 4에서 전기장(E)이 생성되는 형태 및 도금막(1, 5)의 생성 형태를 나타내는 개략도이다.
음극체(20)와 양극체(30) 사이의 공간에서 전기장(E)이 형성될 수 있다. 차폐부(40)가 없는 경우라면, 음극체(20)와 양극체(30) 사이의 공간에서 수직 방향을 따라 전기장(E)의 형성 경로가 균일하게 분포될 것이다. 하지만, 본 발명에서는 차폐부(40)가 전기장(E)의 형성 경로를 변경할 수 있다.
일단 차폐부(40)가 위치하는 음극체(20)와 양극체(30) 사이의 수평 중심 부분[패턴부(PZ) 영역에 대응]에서는 전기장(E")의 형성 경로가 완전히 차폐된다. 그리하여 차폐부(40)와 음극체(20) 사이 공간에서는 제2 도금막(5)이 형성되지 않는다.
그리고, 차폐부(40)가 차폐하지 않는 지지부(SZ) 상의 영역, 정확하게는 지지부(SZ) 상의 영역에서 소정의 폭(D3)을 제외한 영역에서는 전기장(E)의 형성 경로가 차폐되지 않는다. 따라서, 지지부(SZ) 상의 영역에서 소정의 폭(D3)을 제외한 영역에서 제2 도금막(5)이 균일한 두께를 가지도록 형성될 수 있다.
그리고, 차폐부(40)가 차폐하는 지지부(SZ) 상의 영역, 정확하게는 지지부(SZ) 상의 영역에서 소정의 폭(D3)에 대응하는 영역에서는, 전기장(E')의 형성 경로가 점진적으로 차폐되거나, 전기장(E')이 분산될 수 있다. 따라서, 지지부(SZ)와 패턴부(PZ)의 경계로 갈수록 제2 도금막(5)이 점점 얇은 두께를 가지도록 형성될 수 있다.
다음으로, 도 4의 (e)를 참조하면, 음극체(20)로부터 도금막(1, 5)을 분리하여 마스크의 제조를 완료할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 도금막의 제조 과정을 나타내는 개략도이다. 이하에서는 도 4와 동일한 구성에 대한 설명은 생략하고 차이점에 대해서만 설명한다.
도 6의 (a)을 참조하면, 전도성 기재(20)를 준비하고, 기재(20)의 적어도 일면 상에 절연부(25)를 형성할 수 있다. 절연부(25)는 패턴을 가지고 형성될 수 있고, 테이퍼 형상 또는 역테이퍼 형상의 패턴을 가지는 것이 바람직하다. 절연부(25)는 전도성 기재(20)를 베이스로 하는 실리콘 산화물, 실리콘 질화물 등일 수 있고, 포토레지스트를 사용할 수도 있다. 포토레지스트를 사용하여 테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다. 이에 따라, 모판(20)[또는, 음극체(20)]가 제조될 수 있다.
다음으로, 도 6의 (b)를 참조하면, 음극체(20)와 대향하는 양극체(미도시) 사이에 형성된 전기장으로 인해 제1 도금막(1: 1a, 1b)이 음극체(20)의 표면에서 전착되어 생성될 수 있다. 다만, 기재(20)의 노출된 표면에서만 제1 도금막(1)이 생성되고, 절연부(25) 표면에서는 제1 도금막(1)이 생성되지 않으므로, 제1 도금막(1)에 패턴(PP)이 형성될 수 있다.
기재(20) 표면으로부터 제1 도금막(1)이 전착되면서 두꺼워지기 때문에, 절연부(25)의 상단을 넘기 전까지만 제1 도금막(1)을 형성하는 것이 바람직하다. 즉, 절연부(25)의 두께보다 제1 도금막(15)의 두께가 더 작을 수 있다. 제1 도금막(1)은 절연부(25)의 패턴 공간(26)에 채워지며 전착되므로, 절연부(25)의 패턴과 역상을 가지며 생성될 수 있다.
다음으로, 도 6의 (c)를 참조하면, 음극체(20) 표면으로부터 소정거리(D1) 이격되도록 차폐부(40)를 배치할 수 있다. 차폐부(40)는 적어도 음극체(20) 표면의 중심부로부터 음극체(20) 테두리 방향으로 소정의 폭(D2)만큼을 차폐할 수 있다. 도 4의 (c)와 동일하므로 설명을 생략한다.
다음으로, 도 6의 (d)를 참조하면, 제2 도금막(5)을 전착할 수 있다. 제2 도금막(5)은 전기장 세기에 대응하도록 지지부(SZ) 상에서 균일한 두께를 가지고, 패턴부(PZ)와 지지부(SZ)의 경계 방향으로 갈수록 점차 얇게 생성될 수 있다. 도 4의 (d)와 동일하므로 설명을 생략한다.
다음으로, 도 6의 (e)를 참조하면, 음극체(20)로부터 도금막(1, 5)을 분리하여 마스크의 제조를 완료할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 도금막의 제조 과정을 나타내는 개략도이다. 이하에서는 도 4와 동일한 구성에 대한 설명은 생략하고 차이점에 대해서만 설명한다.
도 7의 (a)를 참조하면, 전주 도금(electroforming)을 수행할 수 있도록, 전도성 기재(20)를 준비한다. 전도성 기재(20)를 포함하는 모판(mother plate; 20)은 전주 도금에서 음극체(cathode)로 사용될 수 있다.
다음으로, 도 7의 (b)를 참조하면, 전도성 기재(20) 자체를 음극체(20)로 사용하여 전주 도금을 수행한다. 전도성 기재(20)의 전 표면 상에 제1 도금막(1: 1a, 1b)이 생성될 수 있다. 패턴부(PZ)의 영역에는 제1 도금막(1a)이, 지지부(SZ)의 영역에는 제1 도금막(1b)이 생성될 수 있다.
다음으로, 도 7의 (c)를 참조하면, 제1 도금막(1)의 패턴부(PZ)의 영역 상에 절연부(27)를 형성할 수 있다. 절연부(27)는 포토레지스트를 프린팅 등의 방법으로 형성하는 것이 바람직하다. 절연부(27)의 두께는 형성하고자 하는 제2 도금막(5)의 두께보다 두꺼운 것이 바람직하다. 또한, 절연부(27) 측면을 따라 제2 도금막(5)이 경사지게 형성되도록, 절연부(27)의 측면도 기울어진 각도를 가지도록 경사지게 형성(역테이퍼 형상)되는 것이 바람직하다.
다음으로, 도 7의 (d)를 참조하면, 음극체(20) 표면으로부터 소정거리(D1) 이격되도록 차폐부(40)를 배치할 수 있다. 차폐부(40)는 적어도 음극체(20) 표면의 중심부로부터 음극체(20) 테두리 방향으로 소정의 폭(D2)만큼을 차폐할 수 있다. 이격된 거리(D1)는 적어도 제1 도금막(1)과 절연부(27)의 두께를 합한 거리보다는 큰 것이 바람직하고, 소정의 폭(D2)은 적어도 패턴부(PZ) 영역의 폭의 반보다는 큰 것이 바람직하다.
다음으로, 도 7의 (e)를 참조하면, 제2 도금막(5)을 전착할 수 있다. 제2 도금막(5)은 전기장 세기에 대응하도록 지지부(SZ) 상에서 균일한 두께를 가지고, 패턴부(PZ)와 지지부(SZ)의 경계 방향으로 갈수록 점차 얇게 생성될 수 있다. 여기에 더하여, 절연부(27)의 기울어진 측면을 따라서 제2 도금막(5)이 경사지도록 전주 도금될 수 있다. 따라서, 패턴부(PZ)와 지지부(SZ)의 경계에서 완만한 경사를 이루는 도금막(1, 5)을 제조할 수 있다. 차폐부(40)가 전기장을 분산시켜[도 5의 E' 참조] 절연부(27)의 모서리[패턴부(PZ)와 지지부(SZ)의 경계]에 전기장이 집중되는 것을 방지함과 동시에, 절연부(27)의 기울어진 측면을 따라서 제2 도금막(5)이 경사지도록 전주 도금될 수 있다.
다음으로, 도 7의 (f)를 참조하면, 음극체(20)로부터 도금막(1, 5)을 분리하여 마스크의 제조를 완료할 수 있다.
위와 같이, 본 발명은 차폐부(40)가 전기장이 집중되는 것을 완화하여 지지부(SZ) 영역에서 패턴부(PZ) 영역으로 갈수록 마스크가 완만한 경사를 이루도록 제조할 수 있다. 그리하여, 인장 용접시에 스트레스가 집중되어 파손되는 것을 방지할 수 있는 효과가 있다. 그리고, 본 발명은 전주 도금 과정에서 도금막(1, 5)이 음극체(20)의 표면에 잘 부착된 상태에서 형성되고, 전기장이 집중되지 않으므로, 수화물의 발생을 억제하여 이물질이 개재되지 않는 우수한 품질의 도금막(1, 5)을 형성하는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
1: 제1 도금막
5: 제2 도금막
20: 음극체, 전도성 기재
25, 27: 절연부
30: 양극체
40: 차폐부
PP: 마스크 패턴
PZ: 패턴부 영역
SZ: 지지부 영역

Claims (10)

  1. 음극체(Cathode Body) 및 양극체(Anode Body) 사이에서 전주 도금(Electroforming) 방식으로 마스크를 제조하는 방법으로서,
    (a) 음극체 상에 제1 도금막을 형성하는 단계;
    (b) 제1 도금막의 지지부 상에 제2 도금막을 형성하는 단계;
    를 포함하고,
    (b) 단계에서, 음극체 표면으로부터 소정거리 이격된 상태로, 적어도 음극체 표면의 중심부로부터 음극체 테두리 방향으로 소정의 폭만큼 차폐하는 차폐부를 개재하여 제2 도금막을 형성하는, 마스크의 제조 방법.
  2. 음극체(Cathode Body) 및 양극체(Anode Body) 사이에서 전주 도금(Electroforming) 방식으로 마스크를 제조하는 방법으로서,
    (a) 음극체 상에 마스크 패턴이 형성되는 패턴부 및 패턴부와 일체로 연결되며 패턴부 외주에 형성되는 지지부를 포함하는 제1 도금막을 형성하는 단계;
    (b) 제1 도금막의 지지부 상에 제2 도금막을 형성하는 단계;
    를 포함하고,
    (b) 단계에서, 음극체 표면으로부터 소정거리 이격된 상태로, 적어도 음극체 표면의 중심부로부터 음극체 테두리 방향으로 소정의 폭만큼 차폐하는 차폐부를 개재하여 제2 도금막을 형성하는, 마스크의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    차폐부는 절연성 재질인, 마스크의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    차폐부는 적어도 패턴부와 지지부의 경계에서 지지부 방향으로 소정의 폭만큼 연장되는, 마스크의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    (a) 단계와 (b) 단계 사이에,
    제1 도금막의 패턴부 상에 절연부를 형성하는 단계
    를 더 포함하는, 마스크의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    제2 도금막은 제1 도금막과 일체로 연결되는, 마스크의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    지지부와 패턴부의 경계 방향으로 갈수록 제2 도금막의 두께가 점점 얇아지는, 마스크의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    지지부와 패턴부의 경계에서 제2 도금막의 상부 표면은 제1 도금막의 상부 표면과 예각을 이루는, 마스크의 제조 방법.
  9. 제5항에 있어서,
    차폐부가 절연부 테두리에 전기장이 집중되는 것을 방지하여, 지지부와 패턴부의 경계에 형성되는 제2도금막의 두께가 지지부 상에 형성되는 제2 도금막의 두께보다 얇도록 하는, 마스크의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    음극체는 도핑된 단결정 실리콘 재질인, 음극 유닛.
KR1020170084746A 2017-07-04 2017-07-04 마스크의 제조 방법 KR20190004478A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170084746A KR20190004478A (ko) 2017-07-04 2017-07-04 마스크의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170084746A KR20190004478A (ko) 2017-07-04 2017-07-04 마스크의 제조 방법

Publications (1)

Publication Number Publication Date
KR20190004478A true KR20190004478A (ko) 2019-01-14

Family

ID=65027595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170084746A KR20190004478A (ko) 2017-07-04 2017-07-04 마스크의 제조 방법

Country Status (1)

Country Link
KR (1) KR20190004478A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106275A (ko) * 2021-01-22 2022-07-29 주식회사 필옵틱스 변형방지를 위한 파인 메탈 마스크 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106275A (ko) * 2021-01-22 2022-07-29 주식회사 필옵틱스 변형방지를 위한 파인 메탈 마스크 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102054179B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR102280187B1 (ko) 프레임 일체형 마스크의 제조 방법
KR101986525B1 (ko) 마스크의 제조 방법
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
KR20180130989A (ko) 프레임 일체형 마스크
KR101989531B1 (ko) 마스크의 제조 방법
KR101871956B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR20190004478A (ko) 마스크의 제조 방법
KR20190096577A (ko) 프레임 일체형 마스크 및 프레임 일체형 마스크의 제조 방법
KR20190005056A (ko) 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛
KR102266249B1 (ko) 모판, 마스크 및 마스크의 제조방법
KR101894443B1 (ko) 전주 도금 시트의 제조 방법 및 전주 도금 장치
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR102342737B1 (ko) 마스크의 제조 방법
KR20200044747A (ko) 마스크의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102371175B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR102301331B1 (ko) 마스크의 제조 방법
KR20200006485A (ko) 마스크의 제조 방법 및 마스크
KR102138799B1 (ko) 마스크 및 프레임 일체형 마스크
KR102110438B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법
KR102266250B1 (ko) 프레임 일체형 마스크의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application