KR20190005056A - 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛 - Google Patents

전주도금용 음극 유닛 및 이를 포함하는 전극 유닛 Download PDF

Info

Publication number
KR20190005056A
KR20190005056A KR1020170085613A KR20170085613A KR20190005056A KR 20190005056 A KR20190005056 A KR 20190005056A KR 1020170085613 A KR1020170085613 A KR 1020170085613A KR 20170085613 A KR20170085613 A KR 20170085613A KR 20190005056 A KR20190005056 A KR 20190005056A
Authority
KR
South Korea
Prior art keywords
negative electrode
electric field
anode
cathode
shielding portion
Prior art date
Application number
KR1020170085613A
Other languages
English (en)
Inventor
이동진
오세빈
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Priority to KR1020170085613A priority Critical patent/KR20190005056A/ko
Publication of KR20190005056A publication Critical patent/KR20190005056A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛에 관한 것이다. 본 발명에 따른 음극 유닛은, 전주 도금(Electroforming)에서 사용하는 음극 유닛(Cathode Unit; 200)으로서, 음극체(Cathode Body; 210), 및 음극체(210) 테두리의 적어도 일부에 연결되는 차폐부(230)를 포함하고, 차폐부(230)는 음극체(210) 표면으로부터 소정거리(D2) 이격된 상태로, 음극체(210) 테두리로부터 음극체(210) 표면의 중심부 방향으로 소정의 폭(D1)만큼 차폐하는 것을 특징으로 한다.

Description

전주도금용 음극 유닛 및 이를 포함하는 전극 유닛 {CATHODE UNIT FOR ELECTROFORMING AND ELECTRODE UNIT INCLUDING THE SAME}
본 발명은 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛에 관한 것이다. 보다 상세하게는, 전주 도금 과정에서 도금막이 균일한 두께로 형성되는 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛에 관한 것이다.
일반적으로 금속박판은 연속주조법, 멜트 스피닝법, 압연법 등을 이용하여 제조된다. 연속주조법은 대량 생산이 가능한 이점이 있으나, 극박판을 제조하기는 어려운 문제점이 있다. 멜트 스피닝법은 회전하는 냉각롤에 용융금속을 분사시키는 방법으로 균일한 박판을 얻을 수는 있으나 진공상태에서 작업을 수행해야 하는 제약이 있다. 압연법은 가장 보편화된 방법이나, 박판으로 압연할 경우에는 여러 단계의 압연 과정이 필요하므로 제조단가가 높아지는 문제점이 있다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
도 1은 종래의 전주 도금 장치에서 사용되는 전극 유닛(electrode unit; 10)을 나타내는 개략도이다.
도 1을 참조하면, 종래의 전극 유닛(10)은 음극 유닛(20)과 이에 대향하도록 이격배치되는 양극 유닛(30)을 포함한다. 전극 유닛(10)의 적어도 일부 또는 전부가 도금액 내에 침지된다.
음극 유닛(20)과 양극 유닛(30)에서 실질적으로 전기장이 생성되는 영역(22, 32)이 상호 대향된다. 전기장 생성 영역(22, 32) 외의 부분은 절연막(25) 등으로 피복된다. 전주 도금 공정 후 도금막(1)이 음극 유닛(20)의 전기장 생성 영역(22) 상에 형성된다.
하지만, 종래의 전극 유닛(10)은 음극 유닛(20) 상에 도금막(1)이 형성될 때, 전기장 생성 영역(22)의 테두리, 모서리 등에 전기장이 집중되는 모서리 효과(edge effect)에 의해서, 도금막(1)의 테두리가 더 두껍게 형성되는 현상(1')이 나타난다.
도금막(1)의 테두리가 더 두껍게 형성됨에 따라서, 테두리에 응력이 집중되어, 전주 도금 과정 중에 음극 유닛(20)의 표면으로부터 도금막(1)이 들뜨거나, 심지어 박리되는 문제점이 있었다. 또한, 도금막(1)의 테두리 부근에서 전기장이 집중됨에 따라 수화물이 발생하게 되는데, 이러한 수화물들은 돌기를 형성하여 도금막(1)의 이물질로 작용하는 문제점이 있었다.
도금막(1)은 OLED 제조 공정에서 화소를 형성하는 FMM(Fine Metal Mask)으로 사용할 수 있으므로, 중심 부분은 균일한 두께를 가지고 테두리 부근에서 점진적으로 얇은 두께를 가지는 형태로 제조될 필요가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 전주 도금 과정에서 도금막이 균일한 두께로 형성되는 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 전주 도금 과정에서 도금막이 음극 유닛의 표면에 잘 부착된 상태에서 형성되고, 이물질이 개재되지 않는 우수한 품질의 도금막이 형성될 수 있는 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)에서 사용하는 음극 유닛(Cathode Unit)으로서, 음극체(Cathode Body); 및 음극체 테두리의 적어도 일부에 연결되는 차폐부를 포함하고, 차폐부는 음극체 표면으로부터 소정거리 이격된 상태로, 음극체 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 음극 유닛에 의해 달성된다.
차폐부는 절연성 재질일 수 있다.
차폐부는, 음극체에 연결되는 서포트부; 및 서포트부의 일단에서 음극체 표면과 평행한 방향으로 연장 형성되어 음극체의 표면을 차폐하는 쉴딩부를 포함할 수 있다.
차폐부는 음극체 표면의 전기장 생성 영역의 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐할 수 있다.
차폐부가 음극체 테두리에 전기장이 집중되는 것을 방지하여, 음극체 표면 테두리부에 형성되는 도금막의 두께가 음극체 표면 중심부에 형성되는 도금막의 두께보다 얇도록 할 수 있다.
음극체는 도핑된 단결정 실리콘 재질일 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)에서 사용하는 음극 유닛(Cathode Unit) 및 양극 유닛(Anode Unit)을 포함하는 전극 유닛(Electrode Unit)으로서, 음극 유닛은, 음극체(Cathode Body); 및 음극체 테두리의 적어도 일부에 연결되는 차폐부를 포함하고, 차폐부는 음극체 표면으로부터 소정거리 이격된 상태로, 음극체 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 전극 유닛에 의해 달성된다.
양극 유닛은 음극 유닛과 상호 대향하도록 이격배치되고, 양극 유닛의 이격된 거리는 차폐부가 음극체 표면으로부터 이격된 거리보다 클 수 있다.
음극체 표면의 전기장 생성 영역과 양극체 표면의 전기장 생성 영역은 동일한 수직선상에 형성될 수 있다.
양극체 표면의 전기장 생성 영역의 테두리로부터 양극체 표면의 중심부 방향으로 소정의 폭만큼 양극 차폐층이 형성될 수 있다.
양극 차폐층은 절연성 재질일 수 있다.
양극 차폐층의 폭이 커질수록, 도금막 중심부의 두께가 두꺼워질 수 있다.
차폐부는 절연성 재질일 수 있다.
차폐부는, 음극체에 연결되는 서포트부; 및 서포트부의 일단에서 음극체 표면과 평행한 방향으로 연장 형성되어 음극체의 표면을 차폐하는 쉴딩부를 포함할 수 있다.
차폐부는 음극체 표면의 전기장 생성 영역의 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐할 수 있다.
차폐부가 음극체 테두리에 전기장이 집중되는 것을 방지하여, 음극체 표면 테두리부에 형성되는 도금막의 두께가 음극체 표면 중심부에 형성되는 도금막의 두께보다 얇도록 할 수 있다.
상기와 같이 구성된 본 발명에 따르면, 전주 도금 과정에서 도금막이 균일한 두께로 형성되는 효과가 있다.
또한, 본 발명에 따르면, 전주 도금 과정에서 도금막이 음극 유닛의 표면에 잘 부착된 상태에서 형성되고, 이물질이 개재되지 않는 우수한 품질의 도금막이 형성되는 효과가 있다.
도 1은 종래의 전주 도금 장치에서 사용되는 전극 유닛(electrode unit)을 나타내는 개략도이다.
도 2는 본 발명의 일 실시 예에 따른 전극 유닛을 나타내는 개략도이다.
도 3은 도 2의 전극 유닛에서 전기장이 생성되는 형태 및 도금막의 생성 형태를 나타내는 개략도이다.
도 4는 본 발명의 다른 실시 예에 따른 전극 유닛을 나타내는 개략도이다.
도 5은 도 4의 전극 유닛에서 전기장이 생성되는 형태 및 도금막의 생성 형태를 나타내는 개략도이다.
도 6 내지 도 10은 본 발명의 비교 예에 따른 도금막 단면 두께를 나타내는 도면이다.
도 11 내지 도 15는 본 발명의 실험 예에 따른 도금막 단면 두께를 나타내는 도면이다.
도 16은 본 발명의 비교 예에 따른 도금막 생성 형태를 나타내는 사진이다.
도 17은 본 발명의 실험 예에 따른 도금막 생성 형태를 나타내는 사진이다.
도 18은 본 발명의 다른 실시 예에 따른 전극 유닛을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 전극 유닛(100)을 나타내는 개략도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 전극 유닛(100)은 전주 도금(electroforming)에서 사용하는 전극 유닛(Electrode Unit; 100)으로서, 음극 유닛(Cathode Unit; 200) 및 양극 유닛(Anode Unit; 300)을 포함한다.
음극 유닛(200)은 음극체(Cathode Body)(210) 및 음극체(210) 테두리의 적어도 일부에 연결되는 차폐부(230)를 포함한다.
음극체(210)는 음극 유닛(200)의 몸체로서, 전부가 전도성 재질로 형성되거나, 전기장 생성 영역(220)을 포함한 일부가 전도성 재질로 형성될 수 있다.
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 음극 유닛(200)[또는, 음극체(210)]의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(1)의 일부가 불균일하게 형성될 수 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(1) 및 도금막 패턴(미도시)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 도금막(1)은 FMM, 새도우 마스크로 사용될 수 있고, 화소를 형성하는 유기 물질이 통과하는 FMM, 새도우 마스크의 패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 단결정 실리콘 재질의 음극체(210)를 사용할 수 있다. 전도성을 가지도록, 음극체(210)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 음극체(210)의 전체에 수행될 수도 있으며, 표면 부분에만 수행될 수도 있다.
음극체(210)의 표면에는 전기장 생성 영역(220)이 형성될 수 있다. 전기장 생성 영역(220)은 실질적으로 전극 유닛(100)에 전원이 인가될 때 음극 유닛(200)과 양극 유닛(300) 사이에서 전기장이 형성되는 음극체(210)의 표면 부분으로 이해될 수 있다. 음극체(210) 상에서 전기장 생성 영역(220)을 별도로 구현하기 위해, 전기장 생성 영역(220)을 제외한 나머지 부분은 절연성 재질의 필름, 막, 테이프 등으로 피복될 수 있다. 전기장 생성 영역(220)을 음극체(210) 상면의 중심 부근에 형성할 수 있도록, 음극체(210)의 테두리 부분이 절연성 재질의 필름, 막, 테이프 등으로 피복되는 것이 바람직하다.
차폐부(230)는 음극체(210)의 테두리로부터 음극체(210) 표면의 중심부 방향으로 소정의 폭(D1)만큼을 차폐할 수 있다. 차폐부(230)는 음극체(210)의 표면으로부터 소정거리(D2) 이격된 상태에서 음극체(210)의 표면 일부를 차폐할 수 있다. 여기에서 차폐란, 음극체(210) 표면을 가리는 것으로서, 단순히 음극체(210)를 가리는 것이 아니라 전기장의 형성 경로를 차단하는 의미로 이해되어야 한다. 이에 따라, 차폐부(230)는 전기장을 차폐하기 위한 플라스틱 등의 절연성 재질로 구성될 수 있다.
차폐부(230)는 음극체(210)에 연결되는 서포트부(231) 및 음극체(210)의 표면을 차폐하는 쉴딩부(235)를 포함할 수 있다. 서포트부(231)는 음극체(210)와 연결되고, 쉴딩부(235)를 지지할 수 있다. 서포트부(231)와 음극체(210)의 사이에 도금액이 침투하지 못하도록, 서포트부(231)와 음극체(210)의 일측은 긴밀하게 연결되는 것이 바람직하다. 이를 위해 소정의 실링 부재가 더 개재될 수도 있다. 쉴딩부(235)는 서포트부(231)의 일단에서 음극체(210) 표면과 평행한 방향으로 연장 형성되어 음극체(210)의 표면을 차폐할 수 있다.
차폐부(230)는 음극체(210)와 연결되어 있으면서, 음극체(210)의 표면으로부터 소정거리 이격된 상태로 음극체(210)의 형성방향에 평행하도록 연장되어 음극체(210) 표면 일부를 차폐해야 하므로, 단면 형상이 대략 'ㄱ' 형상으로 형성될 수 있다. 서포트부(231)는 대략 음극체(210)와 수직한 방향으로 형성되고, 쉴딩부(235)는 음극체(210)와 평행한 방향으로 형성됨에 따라 단면 형상이 대략 'ㄱ' 형상이 될 수 있다.
한편, 음극체(210) 상의 일부 영역에 전기장 생성 영역(220)이 형성된 경우에, 차폐부(230)[또는, 쉴딩부(235)]는 음극체(210) 표면의 전기장 생성 영역(220)의 테두리로부터 음극체(210) 표면의 중심부 방향으로 소정의 폭(D3)만큼 차폐할 수 있다. 다시 말해, 차폐부(230)[또는, 쉴딩부(235)]는 전기장 생성 영역(220)의 적어도 일부를 차폐할 수 있다.
차폐부(230)는 음극체(210) 표면의 테두리로부터 중심부 방향으로 연장형성되어, 음극체(210)의 테두리 부분은 차폐시키고, 중심 부분은 노출시킬 수 있다. 그리하여, 음극체(210)의 테두리 부분에 전기장의 형성 경로를 차단할 수 있다. 특히, 차폐부(230)가 음극체(210)의 테두리, 모서리 등에 전기장이 집중되지 못하게 차폐함에 따라 모서리 효과(edge effect)를 방지하고, 노출된 평평한 음극체(210)의 중심 부분에 균일하게 전기장이 형성되도록 유도할 수 있다. 다시 말해, 전기장의 분포가 음극체(210)의 중심 부분에서 균일하게 형성되고, 차폐부(230)[또는, 쉴딩부(235)]의 끝단 부근에서 음극체(210)의 테두리 방향으로 갈수록 점차 전기장의 세기가 줄어들게 된다.
이 결과로, 음극체(210) 표면 테두리부에 형성되는 도금막(1")의 두께가 음극체 표면 중심부에 형성되는 도금막(1)의 두께보다 얇게 될 수 있다. 이는 도금막(1) 테두리에 응력이 집중되는 것을 완화하여, 전주 도금 과정 중에 도금막(1)이 안정적으로 음극체(210)의 표면 상에서 형성될 수 있도록 하는 이점이 있다. 또한, 수화물이 발생하는 것을 저지하여 이물질이 개재되지 않는 우수한 품질의 도금막(1)이 형성될 수 있도록 하는 이점이 있다.
양극 유닛(300)은 양극체(Anode Body)(310)를 포함한다. 양극체(310)는 양극 유닛(300)의 몸체로서, 전부가 전도성 재질로 형성되거나, 전기장 생성 영역(320)을 포함한 일부가 전도성 재질로 형성될 수 있다.
양극체(310)의 표면에는 전기장 생성 영역(320)이 형성될 수 있다. 전기장 생성 영역(320)은 실질적으로 전극 유닛(100)에 전원이 인가될 때 음극 유닛(200)과 양극 유닛(300) 사이에서 전기장이 형성되는 양극체(310)의 표면 부분으로 이해될 수 있다. 양극체(310) 상에서 전기장 생성 영역(320)을 별도로 구현하기 위해, 전기장 생성 영역(320)을 제외한 나머지 부분은 절연성 재질의 필름, 막, 테이프 등으로 피복될 수 있다. 전기장 생성 영역(320)을 양극체(310) 상면의 중심 부근에 형성할 수 있도록, 양극체(310)의 테두리 부분이 절연성 재질의 필름, 막, 테이프 등으로 피복되는 것이 바람직하다.
양극 유닛(300)은 음극 유닛(200)과 상호 대향하도록 이격배치 될 수 있다. 이격된 거리(D4)는 차폐부(230)가 음극체(210) 표면으로부터 이격된 거리(D2)보다 클 수 있다. 따라서, 음극체(210)와 양극체(310)의 사이에서 형성되는 전기장(E)을 차폐부(230)가 차폐할 수 있다.
한편, 음극체(210) 표면의 전기장 생성 영역(220)과 양극체(310) 표면의 전기장 생성 영역(320)은 동일한 수직선상에 형성될 수 있다. 즉, 전기장 생성 영역(220)과 전기장 생성 영역(320)은 상호 동일한 형태와 면적을 가지고 상호 대향할 수 있다. 이 경우는 실질적으로 음극과 양극의 1(100%):1(100%) 오픈 형태라고 할 수 있다.
도 3은 도 2의 전극 유닛(100)에서 전기장(E)이 생성되는 형태 및 도금막(1)의 생성 형태를 나타내는 개략도이다.
전기장 생성 영역(220)과 전기장 생성 영역(320) 사이의 공간에서 전기장(E)이 형성될 수 있다. 차폐부(230)가 없는 경우라면, 전기장 생성 영역(220)과 전기장 생성 영역(320)의 테두리를 벗어나지는 않게 전기장(E)의 형성 경로가 구성될 것이다. 즉, 전기장(E) 형성 경로의 테두리가, 전기장 생성 영역(220) -> 전기장 생성 영역(320)의 테두리 공간 내로 형성될 것이다.
하지만, 본 발명에서는 차폐부(230)가 전기장(E)의 형성 경로를 변경할 수 있다. 전기장(E) 형성 경로의 테두리는, 전기장 생성 영역(220)의 테두리 -> 차폐부(230)의 내측[또는, 쉴딩부(235)의 내주] -> 전기장 생성 영역(320)의 테두리 공간 내로 형성될 수 있다. 그렇기 때문에, 음극체(210) 표면의 중심부에서는 전기장(E)이 균일하게 인가되어 균일한 두께를 가지는 도금막(1)이 형성되고, 음극체(21) 표면의 테두리부에서는 전기장(E)이 인가되는 세기가 점차 감소되어, 테두리로 갈수록 점차 얇아지는 두께를 가지는 도금막(1")이 형성될 수 있다. 따라서, 상술한 바와 같이, 도금막(1) 테두리에 응력이 집중되는 것을 완화하고, 수화물이 발생하는 것을 저지할 수 있는 이점이 있다.
한편, 전극 유닛(100)이 침지되는 도금액은 전해액으로서, 도금막(1)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(1)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수 있다. 다른 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(1)으로 제조할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED 등 제조에 있어서 FMM, 새도우 마스크 등으로 사용되어 증착된 유기물이 화소 형성을 위해 통과될 수 있도록 한다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7 정도로 매우 낮기 때문에 열에너지에 의해 새도우 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(1)에 대한 도금액을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 도금막(1)을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액이 외부의 도금액 공급수단(미도시)으로부터 도금조(미도시)로 공급될 수 있으며, 도금조 내에는 도금액을 순환시키는 순환 펌프(미도시), 도금액(110)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 전극 유닛(100')을 나타내는 개략도이다. 도 4에서는 도 2의 실시 예와 차이점에 대해서만 설명하고 동일한 구성에 대해서는 설명을 생략한다.
도 4를 참조하면, 양극체(310) 표면에 양극 차폐층(330)이 형성될 수 있다. 양극 차폐층(330)은 양극체(310) 표면의 전기장 생성 영역(320)의 테두리로부터 양극체(310) 표면의 중심부 방향으로 소정의 폭(D5)만큼 형성될 수 있다.
양극 차폐층(330)은 절연성 재질의 필름, 막, 테이프 등일 수 있다. 양극 차폐층(330)도 차폐부(230)와 유사하게 전기장의 형성 경로를 차단할 수 있다. 차폐부(230)가 음극체(210) 표면으로부터 소정거리(D2) 이격된 것에 반해, 양극 차폐층(330)은 양극체(310)의 표면[또는, 전기장 생성 영역(320)]에 밀착 또는 최근접하도록 형성될 수 있다. 그리하여, 실질적으로 전기장 생성 영역(320)이 양극 차폐층(330)의 폭(D5)만큼 줄어드는 것과 마찬가지로 될 수 있다. 다른 한편으로는, 양극 차폐층(330)을 형성하는 대신에 전기장 생성 영역(320) 자체를 줄여서 형성할 수도 있으나, 양극 차폐층(330)을 임의에 따라 부착하고 떼어내는 것이 경제적일 수 있다.
도 5은 도 4의 전극 유닛(100')에서 전기장(E')이 생성되는 형태 및 도금막(1)의 생성 형태를 나타내는 개략도이다.
전기장 생성 영역(220)과 전기장 생성 영역(320) 사이의 공간에서 전기장(E')이 형성될 수 있다. 상술한 바와 같이 차폐부(230)가 전기장(E')의 형성 경로를 변경하는 것에 더하여, 양극 차폐층(330)이 전기장(E')의 형성 경로를 변경할 수 있다. 즉, 양극 차폐층(330)의 폭(D5)만큼 전기장 생성 영역(320)의 면적이 감소할 수 있다. 그러므로, 전기장(E') 형성 경로의 테두리는, 전기장 생성 영역(220)의 테두리 -> 차폐부(230)의 내측[또는, 쉴딩부(235)의 내주] -> 전기장 생성 영역(320)에서 양극 차폐층(330)의 폭(D5)을 제외한 테두리 공간 내로 형성될 수 있다.
전기장 생성 영역(320)의 면적이 양극 차폐층(330)에 의해 감소하였으므로, 전기장(E')이 형성되는 공간 내에서의 전기장의 세기가 상승할 수 있게 된다. 즉, 전기장(E')이 중앙 부분으로 더 집중될 수 있다. 그렇기 때문에, 도금막(1)의 중심부가 더 두꺼워질 수 있다. 양극 차폐층(330)의 폭(D5)이 점점 커질수록, 중앙 부분으로 집중되는 전기장(E')의 세기가 더 커지므로, 음극체(210) 표면에서 전주 도금되는 도금막(1)의 중심부 두께가 더 두꺼워질 수 있게 된다.
(비교 예)
도 6 내지 도 10은 본 발명의 비교 예에 따른 도금막 단면 두께를 나타내는 도면이다. 도 6 내지 도 10은 음극 유닛(200)에 차폐부(230)가 없는 경우의 비교 예이다.
160mm X 100mm의 크기를 가지는 음극 유닛(200), 양극 유닛(300)을 사용하였고, 전류밀도 60mA/cm2으로 30분간 전주 도금을 수행하였다.
도 6은 음극체(210)와 양극체(310)의 오픈 면적[전기장 생성 영역(220) 및 전기장 생성 영역(320)]이 100%(160mm X 100mm : 160mm X 100mm)로 동일한 경우로서 양극 차폐층(330)이 없는 경우이다. 도 7은 양극 차폐층(330)의 폭(D5)이 10mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 70%(160mm X 100mm : 140mm X 80mm)인 경우이다. 도 8은 양극 차폐층(330)의 폭(D5)이 20mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 45%(160mm X 100mm : 120mm X 60mm)인 경우이다. 도 9는 양극 차폐층(330)의 폭(D5)이 30mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 25%(160mm X 100mm : 100mm X 40mm)인 경우이다.
도 6을 참조하면, 음극체(210) 표면에 형성된 도금막(1)의 두께는 중심부보다 테두리부의 두께가 두꺼운 것을 확인할 수 있다. 이는 전기장이 테두리, 모서리 등에 더 집중되는 모서리 효과(edge effect)에 의한 결과이다[도 1 참조]. 도 7 내지 도 9를 순서대로 참조하면, 양극 차폐층(330)을 점점 더 넓게 형성함에 따라 양극체(310)의 오픈 면적이 줄어들게 되어, 도금막(1)의 테두리부의 두께에 대비하여 중심부의 두께가 상대적으로 두꺼워지는 것을 확인할 수 있다. 즉, 전기장 형성 영역(320)이 줄어들어 그만큼 중심부로 전기장이 밀집되는 결과, 도금막(1)의 중심부가 두껍게 형성되는 것이다.
도 10은 도 6 내지 도 9의 도금막(1) 두께 데이터를 모두 모아서 나타내는 도면이다. 실질적으로 마스크의 패턴이 형성되어 OLED 화소 증착에 관여하는 중심부 평탄 구간(CP)에서, 양극체(310)를 차폐할수록 도금막(1) 중심부의 두께가 두꺼워지는 것을 확인할 수 있다.
(실험 예)
도 11 내지 도 15는 본 발명의 실험 예에 따른 도금막 단면 두께를 나타내는 도면이다. 도 11 내지 도 15는 음극 유닛(200)에 차폐부(230)가 있는 경우의 실험 예이다.
160mm X 100mm의 크기를 가지는 음극 유닛(200), 양극 유닛(300)을 사용하였고, 전류밀도 60mA/cm2으로 30분간 전주 도금을 수행하였다. 음극체(210)와 차폐부(230)와의 이격된 거리(D2)는 5mm이고, 차폐부(230)가 전기장 생성 영역(220)을 차폐하는 폭(D3)은 10mm이다.
도 11은 음극체(210)와 양극체(310)의 오픈 면적[전기장 생성 영역(220) 및 전기장 생성 영역(320)]이 100%(160mm X 100mm : 160mm X 100mm)로 동일한 경우로서 양극 차폐층(330)이 음극체(210)로부터 5mm 이격된 거리에서, 오픈 면적을 10mm 폭에 해당되도록 전기장 생성 영역(220)의 양측을 차폐하고 있는 경우이다. 도 12는 양극 차폐층(330)의 폭(D5)이 10mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 70%(160mm X 100mm : 140mm X 80mm)인 경우이다. 도 13은 양극 차폐층(330)의 폭(D5)이 20mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 45%(160mm X 100mm : 120mm X 60mm)인 경우이다. 도 14는 양극 차폐층(330)의 폭(D5)이 30mm로서 음극체(210) 대비 양극체(310)의 오픈 면적이 25%(160mm X 100mm : 100mm X 40mm)인 경우이다.
도 11을 참조하면, 음극체(210) 표면에 형성된 도금막(1)의 두께는 테두리부보다 중심부의 두께가 두꺼운 것을 확인할 수 있다. 이는 차폐부(230)에 의해 전기장의 분포가 음극체(210)의 중심 부분에서 균일하게 형성되고, 차폐부(230)[또는, 쉴딩부(235)]의 끝단 부근에서 음극체(210)의 테두리 방향으로 갈수록 점차 전기장의 세기가 줄어듦에 의한 결과이다[도 3 참조]. 도 12 내지 도 14를 순서대로 참조하면, 양극 차폐층(330)을 점점 더 넓게 형성함에 따라 양극체(310)의 오픈 면적이 줄어들게 되어, 도금막(1)의 테두리부의 두께에 대비하여 중심부의 두께가 상대적으로 두꺼워지는 것을 확인할 수 있다. 즉, 전기장 형성 영역(320)이 줄어들어 그만큼 중심부로 전기장이 밀집되는 결과, 도금막(1)의 중심부가 두껍게 형성되는 것이다. 특히, 도 13의 경우에는 중심부의 도금막(1)의 두께가 모든 면적에 걸쳐 거의 균일하게 형성된 것을 확인할 수 있다.
도 15는 도 11 내지 도 14의 도금막(1) 두께 데이터를 모두 모아서 나타내는 도면이다. 차폐부(230)에 의해 도 10의 결과와는 상이한 결과가 나타났다. 도금막(1)의 두께는 테두리부보다 중심부의 두께가 두껍게 나타났음을 확인할 수 있다. 그리고, 실질적으로 마스크의 패턴이 형성되어 OLED 화소 증착에 관여하는 중심부 평탄 구간(CP)에서, 양극체(310)를 차폐할수록 도금막(1) 중심부의 두께가 두꺼워지는 것을 확인할 수 있다.
도 16은 본 발명의 비교 예에 따른 도금막 생성 형태를 나타내는 사진이다. 도 17은 본 발명의 실험 예에 따른 도금막 생성 형태를 나타내는 사진이다. 도 16은 차폐부(230)가 없는 경우로서, (a)는 음극체(210) 대비 양극체(310)의 오픈 면적이 100%[도 6 참고], (b)는 70%[도 7 참고], (c)는 45%[도 8 참고], (d)는 25%[도 9 참고]를 나타내고, 도 17은 차폐부(230)가 있는 경우로서, (a)는 음극체(210) 대비 양극체(310)의 오픈 면적이 100%[도 11 참고], (b)는 70%[도 12 참고], (c)는 45%[도 13 참고], (d)는 25%[도 14 참고]를 나타낸다.
도 16을 참조하면, 차폐부(230)가 없는 경우에는, 모서리 부분에 버닝(burning)이 나타난 것을 확인할 수 있다. 이는 모서리 부분에 전기장이 집중됨에 따른 결과로 보인다. 반면에, 도 17에서는 차폐부(230) 부착 후에 모서리 부분에 전기장이 집중되는 것을 완화함에 따라, 모서리 부분에서 버닝 현상이 없어졌음을 확인할 수 있다.
도 18은 본 발명의 다른 실시 예에 따른 전극 유닛(100')을 나타내는 개략도이다.
상술한 전극 유닛(100)은 플레이트 타입(Plate Type)을 예를 들었으나, 본 발명의 전극 유닛(100)은 이에 제한되지 않고, 롤투롤 방식의 연속 전주 도금 장치(Continuous Electroforming Device)에도 적용할 수 있다.
도 18의 (a)는 연속 전주 도금 장치에서의 전극 유닛(100')을 나타내는 측면도이고, 도 18의 (b)는 (a)의 A-A' 단면도이다. 도 18의 (b)는 플레이트 타입의 전극 유닛(100')과 실질적으로 동일한 형태를 나타낸다.
음극 유닛(200')의 음극체(210')는 내부가 비어있는 대략 원기둥 형상, 드럼 형상, 파이프 형상 등을 가지며, 도금액 내에 음극체(210')의 적어도 일부가 침지될 수 있다. 음극체(210')는 도금액과 반응하지 않는 티타늄(Ti), 스테인리스 스틸(SUS) 등과 같은 전도성 재료로 구성될 수 있다. 음극체(210')는 회전축(미도시)를 통해 모터 등의 회전수단(미도시)과 연결되어 회전 가능하게 지지될 수 있다.
또한, 음극체(210')의 외측면(또는, 외주면)과 소정거리 이격된 상태로 음극체(210')과 동일한 회전축(미도시)을 공유하도록 차폐부(230')가 형성될 수 있다. 차폐부(230')는 음극체(210')의 쉘(shell)과 같은 형태를 가질 수 있다. 차폐부(230')는 A-A' 단면 상으로는 대략 'ㄱ'형상으로, 상술한 플레이트 타입의 차폐부(230)와 동일한 형상을 나타낼 수 있다.
양극 유닛(300')은 음극 유닛(200')과 대향하도록 소정간격 이격 설치되고, 반구형 쉘 형상, 아크 형상 등을 가지며, 도금액 내에 양극체(310')의 적어도 전체가 침지될 수 있다. 양극체(310')은 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다.
음극체(210')와 양극체(310')의 표면의 적어도 일부에는 절연성 재질의 필름, 막, 테이프 등을 피복하여, 실질적으로 전기장이 형성되는 전기장 생성 영역(220', 320')을 구현할 수 있다. 이는 상술한 플레이트 타입의 전극 유닛(100)과 동일하다.
도 18의 연속 전주 도금 장치에서는 음극 유닛(200') 표면 상에서 전착된 도금막(1)이 음극 유닛(200')으로부터 분리되는 각종 롤러(미도시)를 거쳐 이송되고, 세정/커팅을 마친 후에 권취 롤러(미도시)에 연속적으로 권취되므로, 대량으로 도금막(1)을 제조할 수 있는 이점이 있다.
본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
1: 도금막
100, 100': 전극 유닛
200, 200': 음극 유닛
210, 210': 음극체
220, 220': 음극체의 전기장 생성 영역
230, 230': 차폐부
300, 300': 양극 유닛
310, 310': 양극체
320, 320': 양극체의 전기장 생성 영역

Claims (16)

  1. 전주 도금(Electroforming)에서 사용하는 음극 유닛(Cathode Unit)으로서,
    음극체(Cathode Body); 및
    음극체 테두리의 적어도 일부에 연결되는 차폐부
    를 포함하고,
    차폐부는 음극체 표면으로부터 소정거리 이격된 상태로, 음극체 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 음극 유닛.
  2. 제1항에 있어서,
    차폐부는 절연성 재질인, 음극 유닛.
  3. 제1항에 있어서,
    차폐부는,
    음극체에 연결되는 서포트부; 및
    서포트부의 일단에서 음극체 표면과 평행한 방향으로 연장 형성되어 음극체의 표면을 차폐하는 쉴딩부
    를 포함하는, 음극 유닛.
  4. 제1항에 있어서,
    차폐부는 음극체 표면의 전기장 생성 영역의 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 음극 유닛.
  5. 제1항에 있어서,
    차폐부가 음극체 테두리에 전기장이 집중되는 것을 방지하여, 음극체 표면 테두리부에 형성되는 도금막의 두께가 음극체 표면 중심부에 형성되는 도금막의 두께보다 얇도록 하는, 음극 유닛.
  6. 제1항에 있어서,
    음극체는 도핑된 단결정 실리콘 재질인, 음극 유닛.
  7. 전주 도금(Electroforming)에서 사용하는 음극 유닛(Cathode Unit) 및 양극 유닛(Anode Unit)을 포함하는 전극 유닛(Electrode Unit)으로서,
    음극 유닛은,
    음극체(Cathode Body); 및
    음극체 테두리의 적어도 일부에 연결되는 차폐부
    를 포함하고,
    차폐부는 음극체 표면으로부터 소정거리 이격된 상태로, 음극체 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 전극 유닛.
  8. 제7항에 있어서,
    양극 유닛은 음극 유닛과 상호 대향하도록 이격배치되고, 양극 유닛의 이격된 거리는 차폐부가 음극체 표면으로부터 이격된 거리보다 큰, 전극 유닛.
  9. 제7항에 있어서,
    음극체 표면의 전기장 생성 영역과 양극체 표면의 전기장 생성 영역은 동일한 수직선상에 형성되는, 전극 유닛.
  10. 제9항에 있어서,
    양극체 표면의 전기장 생성 영역의 테두리로부터 양극체 표면의 중심부 방향으로 소정의 폭만큼 양극 차폐층이 형성되는, 전극 유닛.
  11. 제10항에 있어서,
    양극 차폐층은 절연성 재질인, 전극 유닛.
  12. 제10항에 있어서,
    양극 차폐층의 폭이 커질수록, 도금막 중심부의 두께가 두꺼워지는, 전극 유닛.
  13. 제7항에 있어서,
    차폐부는 절연성 재질인, 전극 유닛.
  14. 제7항에 있어서,
    차폐부는,
    음극체에 연결되는 서포트부; 및
    서포트부의 일단에서 음극체 표면과 평행한 방향으로 연장 형성되어 음극체의 표면을 차폐하는 쉴딩부
    를 포함하는, 전극 유닛.
  15. 제7항에 있어서,
    차폐부는 음극체 표면의 전기장 생성 영역의 테두리로부터 음극체 표면의 중심부 방향으로 소정의 폭만큼 차폐하는, 전극 유닛.
  16. 제7항에 있어서,
    차폐부가 음극체 테두리에 전기장이 집중되는 것을 방지하여, 음극체 표면 테두리부에 형성되는 도금막의 두께가 음극체 표면 중심부에 형성되는 도금막의 두께보다 얇도록 하는, 전극 유닛.
KR1020170085613A 2017-07-05 2017-07-05 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛 KR20190005056A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170085613A KR20190005056A (ko) 2017-07-05 2017-07-05 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170085613A KR20190005056A (ko) 2017-07-05 2017-07-05 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛

Publications (1)

Publication Number Publication Date
KR20190005056A true KR20190005056A (ko) 2019-01-15

Family

ID=65030491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170085613A KR20190005056A (ko) 2017-07-05 2017-07-05 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛

Country Status (1)

Country Link
KR (1) KR20190005056A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111763963A (zh) * 2020-06-19 2020-10-13 广东嘉元科技股份有限公司 一种铜箔厚度均匀性处理方法、铜箔表面处理方法
KR20210143959A (ko) * 2020-05-20 2021-11-30 주식회사 티케이씨 가변형 캐소드 쉴드를 갖는 웨이퍼 도금장치
KR20220161059A (ko) 2021-05-28 2022-12-06 주식회사 이랜텍 전주도금을 이용한 캐패시터형 센서 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143959A (ko) * 2020-05-20 2021-11-30 주식회사 티케이씨 가변형 캐소드 쉴드를 갖는 웨이퍼 도금장치
CN111763963A (zh) * 2020-06-19 2020-10-13 广东嘉元科技股份有限公司 一种铜箔厚度均匀性处理方法、铜箔表面处理方法
KR20220161059A (ko) 2021-05-28 2022-12-06 주식회사 이랜텍 전주도금을 이용한 캐패시터형 센서 제조방법

Similar Documents

Publication Publication Date Title
KR20190005056A (ko) 전주도금용 음극 유닛 및 이를 포함하는 전극 유닛
KR102054179B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
JP7138586B2 (ja) 電解蒸着用陰極ドラム
KR101889165B1 (ko) 증착용 마스크 제조방법, 이에 의해 제조된 증착용 마스크 및 이를 이용한 유기 발광 소자 제조방법
JP6260860B2 (ja) 電解アルミニウム箔、それを用いた電池用電極、及び蓄電デバイス、並びに電解アルミニウム箔の製造方法
TW201833389A (zh) 母板、母板的製造方法及遮罩的製造方法
KR20180122173A (ko) 프레임 일체형 마스크의 제조 방법
KR20120049105A (ko) 다공성의 구리 포일을 제조하는 방법
KR101894443B1 (ko) 전주 도금 시트의 제조 방법 및 전주 도금 장치
RU2188260C2 (ru) Установка для нанесения электролитического покрытия в виде металлического слоя на поверхность валка, предназначенного для непрерывного литья тонких металлических лент
WO2015008564A1 (ja) 電解金属箔の連続製造方法及び電解金属箔連続製造装置
KR102266249B1 (ko) 모판, 마스크 및 마스크의 제조방법
KR20190004478A (ko) 마스크의 제조 방법
KR20160058557A (ko) 벨트형 전기 주조 장치
KR102254376B1 (ko) 마스크의 제조 방법
KR20220053720A (ko) 박막 제조용 회전 음극드럼 및 그 제조방법
KR102065220B1 (ko) 에지 마스크를 구비한 전기 도금 장치
KR102301331B1 (ko) 마스크의 제조 방법
KR101630980B1 (ko) 금속박판 제조장치
KR102325254B1 (ko) 모판, 모판의 제조 방법 및 마스크의 제조 방법
KR101325390B1 (ko) 수평 전주장치
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR20190011099A (ko) 전주 도금 마스크 제조용 모판
KR20180130319A (ko) 마스크의 분리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right