WO2018221852A1 - 프레임 일체형 마스크 - Google Patents

프레임 일체형 마스크 Download PDF

Info

Publication number
WO2018221852A1
WO2018221852A1 PCT/KR2018/004272 KR2018004272W WO2018221852A1 WO 2018221852 A1 WO2018221852 A1 WO 2018221852A1 KR 2018004272 W KR2018004272 W KR 2018004272W WO 2018221852 A1 WO2018221852 A1 WO 2018221852A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
frame
plating film
integrated
pattern
Prior art date
Application number
PCT/KR2018/004272
Other languages
English (en)
French (fr)
Inventor
장택용
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Priority to US16/618,350 priority Critical patent/US20210140030A1/en
Priority to JP2020514479A priority patent/JP2020521058A/ja
Priority to CN201880033487.XA priority patent/CN110651374A/zh
Publication of WO2018221852A1 publication Critical patent/WO2018221852A1/ko
Priority to US17/520,212 priority patent/US20220127711A1/en
Priority to JP2021182931A priority patent/JP2022024018A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/60—Preliminary treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles

Definitions

  • the present invention relates to a frame integrated mask. More particularly, the present invention relates to a frame-integrated mask, which is used when forming a pixel on a silicon wafer, and which can realize a high resolution as the frame and the mask are integrated to prevent deformation of the mask.
  • the electroplating method is to immerse the positive electrode and the negative electrode in the electrolyte, and to apply the power to electrodeposit the metal thin plate on the surface of the negative electrode, it is possible to manufacture the ultra-thin plate, it is a method that can be expected to mass production.
  • a fine metal mask (FMM) method of depositing an organic material at a desired position by closely attaching a thin metal mask to a substrate is mainly used.
  • a micro display applied to a virtual reality (VR) device has attracted attention.
  • a micro display In order to display an image in front of a user's eyes in a VR device, a micro display has to have a smaller screen size than a conventional display and to realize high quality within a small screen. Accordingly, there is a need for a mask pattern having a smaller size than a mask used in a conventional ultra-high definition OLED manufacturing process, and finer alignment of the mask before the pixel deposition process.
  • an object of the present invention is to provide a frame-integrated mask capable of realizing ultra-high definition pixels of a micro display, which has been made to solve the above-mentioned problems of the prior art.
  • an object of the present invention is to provide a frame-integrated mask that can clarify the alignment of the mask to improve the stability of pixel deposition.
  • the above object of the present invention is to provide a frame-integrated mask for use in a pixel formation process on a silicon wafer, comprising: a mask comprising a mask pattern; And a frame bonded to at least a portion of the region of the mask except for the region where the mask pattern is formed, wherein the mask has a shape corresponding to the silicon wafer and is integrally connected with the frame.
  • the shape of the mask may be circular.
  • the frame includes a connection frame connected to the mask; And a support frame integrally connected to the lower portion of the connection frame and supporting the mask and the connection frame.
  • the connecting frame may be circular ring shaped.
  • the width of the mask attached to the connecting frame may be constant.
  • the mask may be integrally connected with the frame in a state where a tensile force is applied in the frame direction at the outer circumference of the mask.
  • the mask and frame may be made of Invar or Super Invar material.
  • the frame integrated mask is used as a fine metal mask (FMM) of OLED pixel deposition, and the mask is attached to a silicon wafer substrate on which pixels are deposited, and the frame may be fixedly installed inside the OLED pixel deposition apparatus.
  • FMM fine metal mask
  • the resolution of the mask pattern may be higher than at least 2000 pixel per inch (PPI).
  • the mask pattern may be wider from top to bottom.
  • FIG. 1 is a schematic view showing an OLED pixel deposition apparatus using a conventional FMM.
  • FIG. 2 is a schematic diagram illustrating a frame-integrated mask according to an embodiment of the present invention.
  • FIG. 3 is a schematic diagram illustrating a mask pattern according to an exemplary embodiment.
  • FIG. 4 is a cross-sectional view taken along the line A-A 'of FIG.
  • 5 and 6 are schematic views illustrating a process of manufacturing a frame-integrated mask according to an embodiment of the present invention.
  • FIG. 7 and 8 are schematic views illustrating a process of manufacturing the frame-integrated mask according to another embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating an OLED pixel deposition apparatus to which the frame-integrated mask of FIG. 2 is applied.
  • FIG. 10 is a schematic diagram illustrating a state in which a frame-integrated mask according to another embodiment of the present invention is applied to an OLED pixel deposition apparatus.
  • PP pixel pattern, mask pattern
  • FIG. 1 is a schematic diagram showing an OLED pixel deposition apparatus 200 using a conventional FMM 100.
  • an OLED pixel deposition apparatus 200 includes a magnet plate 300 in which a magnet 310 is accommodated and a coolant line 350 is disposed, and an organic material source from the bottom of the magnet plate 300. And a deposition source supply 500 for supplying 600.
  • a target substrate 900 such as glass on which the organic source 600 is deposited may be interposed between the magnet plate 300 and the source deposition unit 500.
  • the FMM 100 may be disposed on the target substrate 900 to be in close contact with or very close to the organic material 600.
  • the magnet 310 generates a magnetic field and the FMM 100 may be in close contact with the target substrate 900 by the attraction force by the magnetic field.
  • the FMM 100 needs alignment before being in close contact with the target substrate 900.
  • One mask or a plurality of masks may be coupled to the frame 800.
  • the frame 800 is fixedly installed in the OLED pixel deposition apparatus 200, and the mask may be coupled to the frame 800 through a separate attachment and welding process.
  • the deposition source supply unit 500 may supply the organic source 600 while reciprocating the left and right paths, and the organic source 600 supplied from the deposition source supply unit 500 may pass through the pattern PP formed in the FMM mask 100. By doing so, it may be deposited on one side of the target substrate 900.
  • the deposited organic source 600 that has passed through the pattern of the FMM mask 100 may act as the pixel 700 of the OLED.
  • the pattern PP of the FMM mask 100 may be formed to be inclined S (or formed into a tapered shape S). . Since the organic sources 600 passing through the pattern PP in a diagonal direction along the inclined surface may also contribute to the formation of the pixel 700, the pixel 700 may be uniformly deposited in overall thickness.
  • the FMM 100 may be manufactured in a stick type or a plate type to perform a pixel deposition process on a large-area target substrate 900.
  • a micro display applied to a virtual reality (VR) device may perform a pixel deposition process on a silicon wafer, not a large-area target substrate 900.
  • the micro display has a screen that is about 1 to 2 inches smaller than the large area because the screen is positioned directly in front of the user's eyes.
  • the resolution needs to be higher because it is located near the user's eyes.
  • the present invention is not used in the pixel formation process for the large-area target substrate 900, but rather a frame-integrated type that performs pixel formation on a 200mm, 300mm, and 450mm silicon wafer while forming pixels with ultra high definition. It is an object to provide a mask.
  • QHD image quality is 500 ⁇ 600 pixel per inch (PPI), and the pixel size is about 30 ⁇ 50 ⁇ m
  • 4K UHD, 8K UHD high definition is ⁇ 860 PPI, ⁇ 1600 PPI
  • the micro display applied directly to the VR device, or the micro display used in the VR device aims at an ultra-high quality of about 2,000 PPI or more, and the size of the pixel reaches about 5 to 10 ⁇ m.
  • a silicon wafer a finer and more precise process is possible than a glass substrate by using a technology developed in a semiconductor process, and thus a silicon wafer may be used as a substrate of a high resolution micro display.
  • the present invention is characterized by a frame-integrated mask capable of forming pixels on such a silicon wafer.
  • FIG. 2 is a schematic diagram illustrating a frame-integrated mask 10 according to an embodiment of the present invention.
  • 3 is a schematic diagram illustrating mask patterns DP and PP according to an exemplary embodiment of the present invention, in which FIG. 3A is a plan view of a portion of the mask 20 of FIG. 2, and FIG. 3B is FIG. 3.
  • BB 'enlarged side cross-sectional view of (a). 4 is a cross-sectional view taken along the line A-A 'of FIG.
  • the present invention is characterized in that the mask 20 has a shape corresponding to the silicon wafer in order to perform the pixel deposition process using the silicon wafer as the target substrate 900 (see FIGS. 6 and 7).
  • the shape of the mask 20 corresponds to a silicon wafer means that the mask 20 has a shape having the same size as that of the silicon wafer, or a state in which the mask 20 has the same shape but has the same shape and is coaxial with the silicon wafer. Reveal.
  • the mask 20 having a shape corresponding to the silicon wafer may be integrally connected to the frame 30 to clarify the mask alignment.
  • the frame integrated mask 10 may include a mask 20 and a frame 30, and the mask 20 may be attached to a portion of the surface of the frame 30.
  • a portion of the mask 20 in which the mask patterns DP and PP are formed without being attached to the frame 30 is shown as the mask body portion 20a and a portion partially attached to the frame 30 as the mask support portion 20b.
  • the mask body portion 20a and the mask support portion 20b have different names and symbols according to the formed positions, the mask body portion 20a and the mask support portion 20b are not separated regions, but have the same material and are integrally formed. It is a connected configuration.
  • the mask body portion 20a and the mask support portion 20b are each part of the plating film or mask 20: 20a and 20b which are simultaneously electrodeposited and formed simultaneously in an electroforming process of forming the mask 20. to be.
  • the mask body 20a and the mask support 20b may be used in combination with the plating film or the masks 20a and 20b.
  • the mask 20 is preferably made of an invar or super invar material, and may have a circular shape to correspond to a circular silicon wafer.
  • the mask 20 may have a size corresponding to a silicon wafer of 200 mm, 300 mm, 450 mm, or the like.
  • Conventional masks have a rectangular, polygonal, or the like shape to correspond to a large area substrate.
  • the frame may have a rectangular, polygonal, or the like shape to correspond to the mask, and since the mask includes angled corners, stress may be concentrated in the corners. Concentration of stress causes different forces to act on only part of the mask, which can distort or distort the mask, leading to failure of pixel alignment. In particular, at very high resolutions above 2,000 PPI, stress concentrations on the edges of the mask should be avoided.
  • the mask 20 of the present invention has a circular shape, and thus does not include edges. Since there is no edge, it is possible to solve the problem that different force is applied to a specific portion of the mask 20, and the stress can be uniformly distributed along the circular border. Accordingly, the mask 20 may not be distorted or distorted, and may contribute to clarifying pixel alignment, and may have an advantage of implementing a mask pattern PP of 2,000 PPI or more. According to the present invention, as a pixel deposition process is performed by matching a circular silicon wafer having a low coefficient of thermal expansion and a circular mask 20 in which stress is uniformly distributed along an edge, a pixel of about 5 to 10 ⁇ m is deposited. You can do it.
  • a plurality of display patterns DP may be formed in the mask body 20a.
  • the display pattern DP is a pattern corresponding to one micro display, and may have a diagonal length of about 1 to 2 inches.
  • the plurality of pixel patterns PP corresponding to R, G, and B may be confirmed.
  • the pixel patterns PP may have a shape in which a side portion is inclined, a taper shape, or a shape in which a pattern width becomes wider from top to bottom.
  • a large number of pixel patterns PP form a cluster to form one display pattern DP, and a plurality of display patterns DP may be formed in the mask 20.
  • the display pattern DP is not a concept representing one pattern, and should be understood as a concept in which a plurality of pixel patterns PP corresponding to one display are clustered.
  • the pixel pattern PP is mixed with the mask pattern PP.
  • the mask pattern PP may have a substantially tapered shape, and the pattern width may be formed in a size of several to several tens of micrometers, preferably in a size of about 5 to 10 micrometers (resolution of 2,000 PPI or more).
  • the mask pattern PP may be formed through patterning through PR (see FIG. 5), laser processing, or the like, but is not limited thereto.
  • the mask pattern PP has the same structure as the pixel pattern PP / display pattern DP described above with reference to FIG. 3.
  • the frame 30 may be bonded to at least a portion of the mask 20 or the plating film 20.
  • the mask supporter 20b which is a region other than the area of the mask body 20a, which is a region where the mask pattern PP is formed in the mask 20, may be bonded to the frame 30.
  • the frame 30 preferably has a shape surrounding the edge of the mask 20 so that the mask 20 can be tightly supported without being knocked or twisted.
  • the frame 30 is integrally connected to the connecting frame 31 connected to the mask 20 and the connecting frame 31 at the bottom of the connecting frame 31, and the mask 20 and the connecting frame 31. It may include a support frame 35 for supporting.
  • the connecting frame 31 is circular so as to be connected to the edge (mask support 20b) of the mask 20 while corresponding to the shape of the mask 20, and the connecting frame 31 is a mask body. It is preferable to have a hollow form and a ring form so that the mask pattern PP of the part 20a may not be covered. That is, the connection frame 31 may have a circular ring shape.
  • the support frame 35 is a shape that is integrally connected in the lower portion of the connecting frame 31, it may have a variety of shapes within the range of the center portion of the circular ring shape, the square ring shape and the like empty. In the present invention, a rectangular ring-shaped support frame 35 is assumed and shown.
  • the width W of the mask 20 (mask supporter 20b) attached to the connecting frame 31 may be constant along the outer circumferential direction of the mask 20. That is, the area to which all the edges (mask support part 20b) of the circular mask 20 and the connection frame 31 are attached can be constant. Since the area attached to the connecting frame 31 is uniform in all parts of the mask 20, the stress is uniformly distributed, and the stress is uniformly distributed by forming the mask 20 in a circular shape. Can be further improved.
  • the mask 20 may be integrally connected with the frame 30 (connection frame 31) in the state in which the tensile force F is applied in the frame direction on the outer circumference (mask support portion 20b) of the mask 20.
  • the frame direction may correspond to a direction perpendicular to the circumferential tangent of the mask 20 or a radial direction.
  • This tensile force (F) is the shrinkage of the mask 20 due to the temperature difference according to the temperature drop depending on the electroplating process conditions that the mask 20 is integrally electrodeposited on the frame 30 and the electrodeposition at a temperature higher than room temperature after the electrodeposition Can be caused by Since the tensile force F is applied in the radial direction from the outer circumference of the mask 20, the stress is prevented from concentrating on a specific portion of the outer circumference of the mask 20, and the mask 20 and the frame 30 are connected in a taut state. To contribute to maintaining the alignment of the mask pattern PP.
  • the frame-integrated mask 10 of the present invention since the mask 20 is integrally connected to the frame 30, the mask 20 only by the process of moving and installing only the frame 30 to the OLED pixel deposition apparatus 200. ) Can be completed.
  • 5 and 6 are schematic views illustrating a process of manufacturing a frame-integrated mask according to an embodiment of the present invention.
  • the conductive substrate 41 is prepared to perform electroforming.
  • a mother plate 40 including the conductive substrate 41 may be used as a cathode in electroplating.
  • the conductive substrate 41 also has a corresponding circular shape, but is not limited thereto. Even if the conductive base material 41 is a polygon which is not circular in shape, the mask 20 can be attached to the frame 30 (see FIG. 6A), and laser trimming can be performed in a circular shape (FIG. 6). (e)].
  • the conductive material in the case of metal, metal oxides may be formed on the surface, impurities may be introduced during the metal manufacturing process, and in the case of the polycrystalline silicon substrate, inclusions or grain boundaries may exist, and the conductive polymer may be present.
  • a base material it is highly likely to contain an impurity, and strength. Acid resistance may be weak.
  • Elements that prevent the uniform formation of an electric field on the surface of the base plate 40, such as metal oxides, impurities, inclusions, grain boundaries, etc., are referred to as "defects." Due to a defect, a uniform electric field may not be applied to the cathode body of the material described above, and a part of the plating film 20 may be formed unevenly.
  • the position of the pattern formed in the mask may be changed due to the nonuniformity between the crystal grains by a heat treatment process for reducing the thermal expansion coefficient of the electroplated plating film, which may lead to a change in the deposition position of the pixel. have.
  • the pattern width of the FMM and the shadow mask can be formed in a size of several to several tens of micrometers, preferably of a size of about 5 to 10 micrometers (resolution of 2,000 PPI or more), so that even a few micrometers of defects have a large specific gravity in the pattern size of the mask. It is large enough to take up.
  • an additional process for removing metal oxides, impurities, and the like may be performed to remove the defects in the cathode material of the material described above, and another defect such as etching of the anode material may be caused in this process. have.
  • the present invention can use the base material 41 of a single crystal silicon material.
  • the substrate 41 may be subjected to high concentration doping of 10 19 or more. Doping may be performed on the entirety of the substrate 41, or may be performed only on the surface portion of the substrate 41.
  • the plating film 20 (or mask 20) having a uniform surface state can be produced without surface defects due to the formation of a uniform electric field across the entire surface during electroplating. There is an advantage to that.
  • the uniform mask 20 may further improve the image quality level of the OLED pixel.
  • process costs are reduced and productivity is improved.
  • the insulating portion 45 may be formed only by a process of oxidizing and nitriding the surface of the substrate 41 as needed.
  • the insulating part 45 may serve to prevent electrodeposition of the plating film 20 to form a pattern PP of the plating film 20.
  • an insulating part 45 may be formed on at least one surface of the base 41.
  • the insulating part 45 may be formed with a pattern, and may have a pattern by the intaglio pattern 46 having a taper or inverse taper shape.
  • the insulating part 45 is formed to protrude (embossed) on one surface of the base 41 and may have an insulating property to prevent generation of the plating film 20. Accordingly, the insulating part 45 may be formed of any one material of photoresist, silicon oxide, and silicon nitride.
  • the insulating part 45 may form silicon oxide and silicon nitride on the substrate 41 by a deposition method or the like, and based on the substrate 41, thermal oxidation and thermal nitriding methods may be used. Can also be used.
  • the photoresist may be formed using a printing method or the like. When forming a pattern using a photoresist, a multiple exposure method, a method of varying the exposure intensity for each region, and the like can be used.
  • the insulating part 45 may have a thickness of about 5 ⁇ m to 20 ⁇ m to be thicker than the plating film 20 to be described later. Accordingly, the mother plate 40 can be manufactured.
  • the plating film 20 is formed from the exposed surface of the substrate 41, and in the region where the insulating part 45 is to be disposed, generation of the plating film 20 is prevented to form the pattern PP. Can be. Since the mother plate 40 may be formed up to a pattern in the process of generating the plating film 20, the mother plate 40 may be used in parallel with the mold and the cathode body.
  • a cathode body (not shown) facing the mother plate 40 (or the cathode body 40) is prepared.
  • the positive electrode (not shown) may be immersed in the plating liquid (not shown), and the mother plate 40 may be partially or partially immersed in the plating liquid (not shown).
  • the plating films 20: 20a and 20b may be electrodeposited on the surface of the base plate 40 due to the electric field formed between the base plate 40 (or the negative electrode body 40) and the opposite anode body.
  • the pattern PP may be formed on the plating film 20. ) (See FIG. 3B) may be formed.
  • the plating liquid may be a material of the plating film 20 that will constitute the mask body 20a and the mask support 20b as the electrolyte.
  • a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as the plating solution.
  • a super invar thin plate made of iron nickel cobalt alloy as the plating film 20
  • a mixed solution of a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions is used. It can also be used as a plating solution.
  • Inva thin plate can be used as a fine metal mask (FMM), a shadow mask (Shadow Mask) in the manufacture of OLED.
  • Invar thin plate has a thermal expansion coefficient of about 1.0 X 10 -6 / °C
  • Super Inba thin plate has a thermal expansion coefficient of about 1.0 X 10 -7 / Since it is so low, there is little possibility that the pattern shape of a mask is deformed by thermal energy, and it is mainly used in high-resolution OLED manufacturing.
  • the plating solution for the target plating film 20 can be used without limitation, and in the present specification, the manufacturing of the Invar thin plate 20 will be described as a main example.
  • the plating film 20 is thickened from the surface of the base material 41 as it is electrodeposited, it is preferable to form the plating film 20 only until the upper end of the insulating portion 45 is crossed. That is, the thickness of the plating film 20 may be smaller than the thickness of the insulating portion 45. Since the plating film 20 is filled and electrodeposited in the pattern space of the insulating part 45, the plating film 20 may be formed to have a tapered shape having a reverse phase with the pattern of the insulating part 45.
  • each of the patterned 46 insulating portions 45 may form a mask pattern PP corresponding to R, G, and B of the mask body portion 20a.
  • the shape of the side cross-section of the mask pattern PP may be formed to be inclined in a substantially tapered shape, and the inclined angle may be about 45 ° to 65 °.
  • heat treatment may be performed on the plating film 20.
  • Heat treatment may be carried out at a temperature of 300 °C to 800 °C.
  • the Invar thin plate produced by electroplating has a higher coefficient of thermal expansion as compared to the Invar thin plate produced by rolling.
  • the coefficient of thermal expansion can be lowered.
  • slight deformation may occur in the Invar thin plate. Therefore, when heat treatment is performed in a state in which the base plate 40 (or the base 41) and the mask 20 are bonded to each other, the mask pattern PP formed in the space portion occupied by the insulating portion 45 of the base plate 40.
  • the shape of is kept constant, there is an advantage that can prevent the minute deformation due to the heat treatment.
  • the mother plate 40 or the substrate 41
  • the mask 20 having the mask pattern (PP) to lower the thermal expansion coefficient of the Invar thin plate There is.
  • the mother plate 40 (or the negative electrode body 40) is lifted out of the plating liquid (not shown). Then, the structure of Figure 5 (c) is placed upside down on the frame 30. On the contrary, the frame 30 may be arranged upside down in the structure of FIG.
  • the frame 30 (connection frame 31) may have a shape surrounding the plating film 20.
  • An adhesive part 50 may be formed on an upper portion of the frame 30 (connection frame 31) to which the plating film 20 contacts.
  • An epoxy resin adhesive or the like may be used for the adhesive of the adhesive portion 50.
  • the adhesive part 50 at least a part of the edge of the plating film 20 may be adhesively fixed on the frame 30 (the connection frame 31).
  • the insulating part 45 may be removed.
  • a well-known technique which removes only the insulating portions 45 such as photoresist, silicon oxide, silicon nitride and the like and does not affect the rest of the configuration can be used without limitation.
  • the step of removing them may be omitted, and the process (c) of FIG. 6 may be immediately performed. Silicon oxide and silicon nitride formed integrally with the conductive substrate 41 may be separated / removed together through the process of separating the substrate 41 of FIG. 6C.
  • the conductive substrate 41 may be separated from the plating film 20.
  • the conductive substrate 41 may be separated in the upper direction of the mask 20 and the frame 30.
  • the shape of the mask 20 adhered to the frame 30 via the adhesive part 50 appears.
  • the bonding portion 50 is essentially left to bond the mask 20 and the frame 30.
  • the adhesive of the adhesive part 50 has the effect of temporarily fixing the mask 20, the thermal expansion coefficients of the adhesive and the Invar mask 20 are different, so that the adhesive twists the mask 20 according to the temperature change in the pixel forming process. This may cause problems.
  • contaminants generated by the reaction of the adhesive with the process gas may adversely affect the pixels of the OLED, and outgassing, such as organic solvents contained in the adhesive itself, may contaminate the pixel process chamber or be deposited on the OLED pixel as impurities. May cause adverse effects.
  • a process such as (d) to (f) of FIG. 6 may be performed to completely remove only the adhesive part 50 without affecting the mask 20.
  • the welding unit 20c is interposed between the mask 20 and the frame 30 in place of the adhesive unit 50 to provide the frame-integrated mask 10 in which the mask 20 and the frame 30 are integrally bonded to each other. can do.
  • laser welding LW may be performed between the plating film 20b and the frame 30 by using the plating film 20b of the edge portion.
  • the laser is irradiated to the upper portion of the mask support 20b of the edge portion, a portion of the mask support 20b may be melted to generate the weld 20c.
  • the laser needs to be irradiated to the inner region rather than the region where the adhesive portion 50 is formed. Since the adhesive portion 50 must be removed by penetrating the cleaning liquid from the outside of the frame 30 (or the outer surface of the plating film 20) in the subsequent process, the weld portion 20c should be formed inside the adhesive portion 50.
  • the welded portion 20c should be formed close to the edge of the frame 30 so that the excited space between the plated film 20 and the frame 30 can be minimized and adhesion can be enhanced.
  • the welding part 20c may be generated in the form of a line or a spot, and may be a medium having the same material as the plating film 20b and integrally connecting the plating film 20b and the frame 30. have.
  • the welding portion 20c is shown as having a somewhat thick in FIG. 6, in reality, the thickness of the welding portion 20c is negligibly small and does not affect the thickness of the plating film 20b. To reveal.
  • the plating film 20 When the plating film 20 is bonded to the adhesive part 50 in step (a) of FIG. 6, the plating film 20 may be bonded in a state in which the tensile force is applied in the direction of the frame 30 or in the outward direction.
  • the mask 20 pulled tightly to the frame 30 side is temporarily bonded to the frame 30.
  • the mask 20 when the laser welding (LW) as shown in Fig. 6 (d) is performed, the mask 20 can be welded to the upper portion of the frame 30 (connection frame 31) in a state of being tensioned outwardly. do. Therefore, even if the adhesive portion 50 is removed in a subsequent process, a tensile force is applied in the outward direction and the state in which the adhesive portion 50 is pulled toward the frame 30 can be maintained.
  • the laser L is irradiated to the boundary of the region of the plated film 20 corresponding to the adhesive part 50 to be separated between the plated film 20b and the release film 20d.
  • the adhesive part 50 may be cleaned (C).
  • a well-known cleaning material can be used depending on the adhesive, and a cleaning liquid can penetrate from the side surface of the plating film 20, and the adhesion part 50 can be cleaned (C). Accordingly, the adhesive part 50 can be completely removed.
  • the peeling film 20d separated from the plating film 20 is peeled off (P).
  • the peeling film 20d is not attached to the frame 30 by removing the adhesive part 50 and is separated from the plating film 20, and thus may be immediately removed.
  • the frame integrated mask 10 in which the mask 20 and the frame 30 are integrally formed is completed.
  • the frame-integrated mask 10 of the present invention does not have an adhesive portion 50, and removes only a part of the edge 20b (peeled film 20d) of the plating film 20 to remove the adhesive portion 50. There is no influence on the plated film 20 which contributes.
  • FIG. 7 and 8 are schematic views illustrating a process of manufacturing the frame-integrated mask according to another embodiment of the present invention.
  • the base plate 40 (or the negative electrode body 40) is lifted out of the plating liquid (not shown).
  • the second insulation part 47 may be formed.
  • the second insulating portion 47 is preferably made of the same material as the first insulating portion 45.
  • the second insulating portion 47 may be formed on the remaining region except for the edge region 48 of the first plating film 20 ′. That is, the second insulating part 47 may cover all of the first insulating part 45 and the first plating film 20 ′ and may cover a part of the first plating film edge 20b.
  • the edge region 48 of the first plating film 20 ′ may be exposed.
  • the structure of FIG. 7 (d) is placed upside down on the frame 30.
  • the frame 30 may be arranged upside down in the structure of FIG.
  • the frame 30 may have a shape surrounding the first plating film 20 ′.
  • the frame 30 may have a shape corresponding to the remaining edge area 48 except for the exposed area 49 of the first plating film 20 ′.
  • An adhesive part 50 may be formed on an upper portion of the frame 30 (connection frame 31) to which the first plating film 20 ′ contacts.
  • An epoxy resin adhesive or the like may be used for the adhesive of the adhesive portion 50.
  • the edge of the first plating film 20 ′ may be adhesively fixed on the frame 30 (connection frame 31). Since the edge portion of the first plating film 20 'adhered to the adhesive portion 50 is later removed, it is referred to as a release film 20d (see FIG. 8E).
  • the width of the adhesive part 50 and the release film 20d is slightly exaggerated for convenience of explanation. It is sufficient that the adhesive portion 50 is coated in a range such that the first plating film 20 'is temporarily adhesively fixed to the frame 30 before the second plating film 20c is formed.
  • electroplating may be performed to electrodeposit the second plating film 20c.
  • the second plating film 20c may be electrodeposited on the surface 49 of the first plating film 20 ′ exposed between the second insulating part 47 and the adhesive part 50 and the inner surface of the frame 30. . Since the second plating film 20c is thickened as the second plating film 20c is electrodeposited from the exposed surface 49 of the first plating film 20 ', the second plating film 20c only until the upper end of the second insulating portion 47 is crossed. It is preferable to form That is, the thickness of the second plating film 20c may be smaller than the thickness of the second insulating portion 47.
  • the second plating film 20c is electrodeposited on the exposed surface 49 of the first plating film 20 'and the inner surface of the frame 30, thereby integrating the first plating film 20' and the frame 30 together. It can be a medium to connect to.
  • the second plating film 20c is integrally connected to the edge 20b of the first plating film 20 'and electrodeposited, the second plating film 20c is pulled in the frame 30 direction (frame 30 inner direction) or outward direction. It may have a state to apply a and may support the first plating film 20 '.
  • the mask 20, which is pulled toward the frame 30, can be integrally formed with the frame 30 without the need of separately tensioning and aligning the mask.
  • heat treatment may be performed on the first plating films 20a and 20b and the second plating film 20c.
  • the first insulating part 45 and the second insulating part 47 may be removed.
  • a known technique that removes only the first insulating portion 45 and the second insulating portion 47 such as photoresist, silicon oxide, silicon nitride, and the like and does not affect the rest of the configuration can be used without limitation.
  • the step of removing them may be omitted, and the process (d) of FIG. 8 may be immediately performed. Silicon oxide and silicon nitride formed integrally with the conductive substrate 41 may be separated / removed together through the substrate separation process of FIG.
  • the conductive substrate 41 may be separated from the first plating film 20 ′.
  • the conductive substrate 41 may be separated in the upper direction of the mask 20 and the frame 30.
  • a form in which the mask 20 and the frame 30 supporting the mask 20 are integrally formed is shown.
  • the laser L is irradiated to the boundary of the region of the first plating film 20 'corresponding to the adhesive portion 50, so that the first plating film 20' and the peeling film 20d are exposed. Separation lines can be formed between them. That is, as the laser trimming is performed by irradiating laser L to the boundary of the peeling film 20d in the first plating film 20 ', the peeling film 20d is separated from the first plating film 20'. can do. However, the peeling film 20d is not immediately peeled off and remains in a state of being adhered to the adhesive part 50.
  • the adhesive part 50 may be cleaned (C).
  • a well-known cleaning material can be used depending on the adhesive, and a cleaning liquid can penetrate from the side surface of the plating film 20, and the adhesion part 50 can be cleaned (C). Accordingly, the adhesive part 50 can be completely removed.
  • the peeling film 20d separated from the first plating film 20 ' is peeled off (P).
  • the peeling film 20d is not attached to the frame 30 by removing the adhesive part 50, and is separated from the first plating film 20 ′, and thus may be immediately removed.
  • the frame integrated mask 10 in which the mask 20 and the frame 30 are integrally formed is completed. Since the frame-integrated mask 10 of the present invention has no adhesive portion 50 and only removes a part of the edge 20b (peel film 20d) of the first plating film 20 'for removing the adhesive portion 50, The first plating films 20a and 20b and the second plating film 20c which contribute to the pixel process have no influence at all.
  • the frame 30 is also preferably made of a metal material such as conductive Invar, Super Invar, SUS, Ti, and the like so that the thermal expansion coefficient is similar to that of the mask 20, while the rigidity is the same as that of the mask 20. It is more preferable to employ a super invar material. In addition, in order to prevent deformation of the frame 30 due to heat in the OLED pixel deposition process, it is preferable to employ a material having a low thermal strain.
  • FIG. 9 is a schematic diagram illustrating an OLED pixel deposition apparatus to which the frame-integrated mask of FIG. 2 is applied.
  • the frame-integrated mask 10 is brought into close contact with the target substrate 900 which is a silicon wafer, and only the portion of the frame 30 is fixed inside the OLED pixel deposition apparatus 200. Sorting can be completed. Since the circular mask 20 is integrally connected to the connecting frame 31 and the edge thereof is tightly supported, and stress is uniformly distributed throughout the edge, deformation such as being struck or distorted by a load can be prevented. As a result, the alignment of the mask 10 required for pixel deposition can be made clear.
  • FIG. 10 is a schematic diagram illustrating a state in which a frame-integrated mask according to another embodiment of the present invention is applied to an OLED pixel deposition apparatus.
  • the frame integrated mask 10 ′ may include a circular mask 20 and a frame 30 integrally connected to the mask. This point is the same as the frame-integrated mask 10 of FIG. The difference is that the supporting frame 35 of the frame-integrated mask 10 'is not fixedly installed inside the OLED pixel deposition apparatus 200 directly like the frame 30 (see FIGS. 3 and 9), and the OLED pixel deposition apparatus ( 200 is a configuration fitted to the recessed portion 801 of the frame 800 fixed inside.
  • the support frame 35 may further include a protrusion 37 that may be fitted to the depression 801, and may include a frame in which the manufactured frame integrated mask 10 ′ is fixed to the inside of the OLED pixel deposition apparatus 200. It may be fitted to the depression 801 of the (800).
  • the depression 801 may be formed in a shape corresponding to the support frame 35 or the protrusion 37 formed on the plurality of frame integrated masks 10 ′.
  • the depression 801 of the pre-installed frame 800 serves as a guide rail, so that the alignment of the mask can be completed by simply sliding the manufactured frame-integrated mask 10 'to the depression 801 and sliding.
  • the rectangular support frame 35 may be firmly fixed without being flown when fitted to the depression 801.
  • the support frame 35 may be fitted to the recess 801 in a sliding form, and the plurality of frame-integrated masks 10 'may be provided. It is also possible to arrange by sliding in the form.
  • the frame-integrated masks 10 and 10 'of the present invention include a mask 20 having a shape corresponding to a silicon wafer, the stress is uniformly distributed over the entire mask 20 so that an ultrafine mask pattern is provided. (PP), and has an effect of realizing an ultra-high definition pixel of 2,000 PPI or more in a micro display.
  • the frame-integrated masks 10 and 10 'of the present invention form the mask 20 and are integrally formed with the frame 30, and stress is applied to the connecting frame 31 having a shape corresponding to the mask 20.
  • the frame-integrated masks 10 and 10 'of the present invention are only connected to the OLED pixel deposition apparatus 200 and installed only by the frame 30. There is an effect that the alignment of the mask 20 can be completed.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 프레임 일체형 마스크에 관한 것이다. 본 발명에 따른 프레임 일체형 마스크(10)는, 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 프레임 일체형 마스크(10)로서, 마스크 패턴(PP)을 포함하는 마스크(20), 및 마스크 패턴(PP)이 형성된 영역(20a)을 제외한 마스크의 영역(20b)의 적어도 일부에 접합되는 프레임(30)을 포함하고, 마스크(20)는 실리콘 웨이퍼에 대응하는 형상을 가지며, 프레임(30)과 일체로 연결되는 것을 특징으로 한다.

Description

프레임 일체형 마스크
본 발명은 프레임 일체형 마스크에 관한 것이다. 보다 상세하게는, 실리콘 웨이퍼 상에 화소를 형성할 때 사용하고, 프레임과 마스크가 일체를 이루어 마스크의 변형을 방지함에 따라 고해상도를 구현할 수 있는 프레임 일체형 마스크에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
기존의 OLED 제조 공정에서는 마스크 박막을 제조한 후, 마스크를 OLED 화소 증착 프레임에 용접 고정시켜 사용하는데, 고정시키는 과정에서 대면적 마스크의 정렬이 잘 되지 않는 문제점이 있었다. 또한, 프레임에 용접 고정하는 과정에서 마스크 막의 두께가 너무 얇고 대면적이기 때문에 하중에 의해 마스크가 쳐지거나 뒤틀어지는 문제점이 있었다.
초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어 질 수 있으므로, 마스크가 쳐지거나 뒤틀리는 등의 변형을 방지하고, 정렬을 명확하게 할 수 있는 기술 등의 개발이 필요한 실정이다.
한편, 최근에는 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)가 주목받고 있다. 마이크로 디스플레이는 VR 기기에서 사용자의 바로 눈 앞에서 영상을 나타내기 위해, 기존의 디스플레이들보다 더욱 작은 화면 크기를 가지면서도, 작은 화면 내에서 고화질을 구현해야 한다. 따라서, 기존의 초고화질의 OLED 제조 공정에 사용되는 마스크보다 크기가 작은 마스크 패턴과, 화소 증착 공정 전에 마스크의 더욱 미세한 정렬이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 프레임 일체형 마스크를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 프레임 일체형 마스크를 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 프레임 일체형 마스크로서, 마스크 패턴을 포함하는 마스크; 및 마스크 패턴이 형성된 영역을 제외한 마스크의 영역의 적어도 일부에 접합되는 프레임을 포함하고, 마스크는 실리콘 웨이퍼에 대응하는 형상을 가지며, 프레임과 일체로 연결되는, 프레임 일체형 마스크에 의해 달성된다.
마스크의 형상은 원형일 수 있다.
프레임은, 마스크와 연결되는 연결 프레임; 및 연결 프레임의 하부에 일체로 연결되며, 마스크 및 연결 프레임을 지지하는 지지 프레임을 포함할 수 있다.
연결 프레임은 원형 링 형상일 수 있다.
마스크의 외주 방향을 따라, 연결 프레임에 부착된 마스크의 폭은 일정할 수 있다.
마스크는 마스크의 외주에서 프레임 방향으로 인장력이 가해진 상태로 프레임과 일체로 연결될 수 있다.
마스크 및 프레임은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.
프레임 일체형 마스크는 OLED 화소 증착의 FMM(Fine Metal Mask)으로 사용되며, 마스크는 화소가 증착되는 실리콘 웨이퍼 기판에 부착되고, 프레임은 OLED 화소 증착 장치 내부에 고정 설치될 수 있다.
마스크 패턴의 해상도는 적어도 2000 PPI(pixel per inch)보다 높을 수 있다.
마스크 패턴은 상부에서 하부로 갈수록 폭이 넓어질 수 있다.
상기와 같이 구성된 본 발명에 따르면, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 효과가 있다.
도 1은 종래의 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 2는 본 발명의 일 실시 예에 따른 프레임 일체형 마스크를 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 마스크 패턴을 나타내는 개략도이다.
도 4는 도 2의 A-A' 측단면도이다.
도 5 및 6은 본 발명의 일 실시 예에 따른 프레임 일체형 마스크를 제조하는 과정을 나타내는 개략도이다.
도 7 및 8은 본 발명의 다른 실시 예에 따른 프레임 일체형 마스크를 제조하는 과정을 나타내는 개략도이다.
도 9는 도 2의 프레임 일체형 마스크를 적용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 10은 본 발명의 다른 실시 예에 따른 프레임 일체형 마스크를 OLED 화소 증착 장치에 적용한 상태를 나타내는 개략도이다.
<부호의 설명>
10, 10': 프레임 일체형 마스크
20: 마스크, 도금막
20a: 마스크 바디부
20b: 마스크 지지부
30: 프레임
31: 연결 프레임
35: 지지 프레임
40: 모판
100: 종래의 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200, 300: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 종래의 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 1을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.
FMM(100)은 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 1에서 FMM(100)은 스틱형(Stick-Type) 또는 플레이트형(Plate-Type)으로 제조되어 대면적의 대상 기판(900)에 대하여 화소 증착 공정을 수행할 수 있다. 다만, 최근에 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)는 대면적의 대상 기판(900)이 아닌, 실리콘 웨이퍼에 대하여 화소 증착 공정을 수행할 수 있다. 마이크로 디스플레이는 화면이 사용자의 눈 앞에 바로 위치하게 되므로, 대면적의 크기보다는 약 1 ~ 2인치 크기 정도로 작은 화면을 가지게 된다. 이에 더하여, 사용자의 눈 앞에 가까이 위치하기 때문에 해상도는 더욱 높게 구현될 필요가 있다.
따라서, 본 발명은 대면적의 대상 기판(900)에 대한 화소 형성 공정에서 사용하기 보다는, 200mm, 300mm, 450mm 급의 실리콘 웨이퍼 상에서 화소 형성 공정을 진행하되 초고화질로서 화소를 형성할 수 있는 프레임 일체형 마스크를 제공하는 것을 목적으로 한다.
예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 실리콘 웨이퍼의 경우, 반도체 공정에서 개발된 기술을 활용하여 유리기판에 비해 미세하고 정밀한 공정이 가능하므로 고해상도 마이크로 디스플레이의 기판으로 채용될 수 있다. 그리고, 본 발명은 이러한 실리콘 웨이퍼 상에 화소를 형성할 수 있는 프레임 일체형 마스크인 것을 특징으로 한다.
도 2는 본 발명의 일 실시 예에 따른 프레임 일체형 마스크(10)를 나타내는 개략도이다. 도 3은 본 발명의 일 실시 예에 따른 마스크 패턴(DP, PP)을 나타내는 개략도로서, 도 3의 (a)는 도 2의 마스크(20) 부분의 평면도, 도 3의 (b)는 도 3의 (a)의 B-B' 확대 측단면도이다. 도 4는 도 2의 A-A' 측단면도이다.
본 발명은 실리콘 웨이퍼를 대상 기판(900)[도 6 및 도 7 참조]으로 하여 화소 증착 공정을 수행하기 위해, 마스크(20)가 실리콘 웨이퍼에 대응하는 형상을 가지는 것을 특징으로 한다. 마스크(20)의 형상이 실리콘 웨이퍼에 대응한다는 의미는, 마스크(20)가 실리콘 웨이퍼와 동일한 크기의 형상을 가지거나, 실리콘 웨이퍼와 크기는 상이하지만 동일한 형상을 가지며 동축을 이룬 상태까지 포함하는 것임을 밝혀둔다. 또한, 실리콘 웨이퍼에 대응하는 형상을 가진 마스크(20)는 프레임(30)과 일체로 연결되어 마스크 정렬을 명확하게 하는 것을 특징으로 한다.
도 2를 참조하면, 프레임 일체형 마스크(10)는 마스크(20) 및 프레임(30)을 포함하고, 프레임(30)의 일부 표면에 마스크(20)가 부착될 수 있다. 마스크(20) 중 프레임(30)에 부착되지 않고 마스크 패턴(DP, PP)이 형성된 부분을 마스크 바디부(20a), 프레임(30)에 일부 부착된 부분을 마스크 지지부(20b)로 나타낸다. 마스크 바디부(20a)와 마스크 지지부(20b)는 형성된 위치에 따라 명칭과 부호를 달리 기재하였지만, 마스크 바디부(20a)와 마스크 지지부(20b)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 마스크 바디부(20a)와 마스크 지지부(20b)는 마스크(20)를 형성하는 전주 도금(electroforming) 공정에서 전착 도금되어 동시에 형성되는 도금막 또는 마스크(20: 20a, 20b)의 각 부분이다. 이하의 설명에서 마스크 바디부(20a), 마스크 지지부(20b)는 도금막 또는 마스크(20: 20a, 20b)와 혼용되어 사용될 수 있다.
마스크(20)는 인바(invar) 또는 슈퍼 인바(super invar) 재질인 것이 바람직하고, 원형의 실리콘 웨이퍼에 대응하도록 원형의 형상일 수 있다. 마스크(20)는 200mm, 300mm, 450mm 등의 실리콘 웨이퍼에 상응하는 크기를 가질 수 있다.
종래의 마스크는 대면적 기판에 대응하도록 사각, 다각형 등의 형태를 가진다. 그리고, 이 마스크에 대응하도록 프레임도 사각, 다각형 등의 형태를 가지게 되며, 마스크가 각진 모서리를 포함하므로, 모서리에 스트레스(stress)가 집중되는 문제점이 발생할 수 있다. 스트레스가 집중되면 마스크의 일부분에만 다른 힘이 작용하게 되므로, 마스크가 뒤틀리거나 일그러질 수 있고, 이는 화소 정렬의 실패로 이어질 수 있다. 특히나, 2,000 PPI 이상의 초고화질에서는 마스크의 모서리에 스트레스가 집중되는 것을 피해야 한다.
따라서, 본 발명의 마스크(20)는 원형의 형상을 가짐에 따라, 모서리를 포함하지 않는 것을 특징으로 한다. 모서리가 없으므로, 마스크(20)의 특정 부분에 다른 힘이 작용하게 되는 문제를 해소할 수 있고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 마스크(20)가 뒤틀리거나 일그러지지 않고, 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 2,000 PPI 이상의 마스크 패턴(PP)을 구현할 수 있는 이점을 지닌다. 본 발명은 열팽창계수가 낮은 원형의 실리콘 웨이퍼와, 스트레스가 테두리를 따라 균일하게 분산되는 원형의 마스크(20)를 대응시켜 화소 증착 공정을 수행함에 따라, 약 5~10㎛ 정도에 이르는 화소를 증착할 수 있게 된다.
도 3의 (a)를 참조하면, 마스크 바디부(20a)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 마이크로 디스플레이 하나에 대응하는 패턴으로서, 대각선의 길이가 약 1~2 인치 정도일 수 있다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상, 또는 상부에서 하부로 갈수록 패턴 폭이 넓어지는 형상을 가질 수 있다. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(20)에 형성될 수 있다.
즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다. 이하에서는 화소 패턴(PP)을 마스크 패턴(PP)과 혼용한다.
마스크 패턴(PP)은 대략 테이퍼 형상을 가질 수 있고, 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있다. 마스크 패턴(PP)은 PR을 통한 패터닝 [도 5 참조], 레이저 가공 등을 통해 형성될 수 있지만, 이에 제한되는 것은 아니다. 마스크 패턴(PP)은 도 3에서 상술한 화소 패턴(PP)/디스플레이 패턴(DP)의 구성과 동일하다.
프레임(30)은 마스크(20) 또는 도금막(20)의 적어도 일부에 접합될 수 있다. 더 상세하게는, 마스크(20)에서 마스크 패턴(PP)이 형성된 영역인 마스크 바디부(20a)의 영역을 제외한 나머지 영역인 마스크 지지부(20b)가 프레임(30)에 접합될 수 있다.
마스크(20)를 쳐지거나 뒤틀리지 않게 팽팽하게 지지할 수 있도록, 프레임(30)은 마스크(20)의 테두리를 둘러싸는 형상을 가지는 것이 바람직하다.
더 살펴보면, 프레임(30)은 마스크(20)와 연결되는 연결 프레임(31) 및 연결 프레임(31)의 하부에서 연결 프레임(31)과 일체로 연결되며, 마스크(20) 및 연결 프레임(31)을 지지하는 지지 프레임(35)을 포함할 수 있다.
이 중에서, 연결 프레임(31)은 마스크(20)의 형상에 대응되면서도, 마스크(20)의 테두리[마스크 지지부(20b)]와 연결될 수 있도록 원형인 것이 바람직하고, 연결 프레임(31)이 마스크 바디부(20a)의 마스크 패턴(PP)을 가리지 않도록, 중공 형태, 링 형태를 가지는 것이 바람직하다. 즉, 연결 프레임(31)은 원형 링 형상을 가질 수 있다. 한편, 지지 프레임(35)은 연결 프레임(31)의 하부에서 일체로 연결되는 형상이라면, 원형 링 형상, 사각 링 형상 등 가운데 부분이 비어있는 범위 내에서 다양한 형상을 가질 수 있다. 본 발명에서는 사각 링 형상의 지지 프레임(35)을 상정하여 도시한다.
도 2 및 도 4를 참조하면, 마스크(20)의 외주 방향을 따라, 연결 프레임(31)에 부착된 마스크(20)[마스크 지지부(20b)]의 폭(W)은 일정할 수 있다. 즉, 원형 마스크(20)의 테두리[마스크 지지부(20b)] 모든 부분과 연결 프레임(31)이 부착되는 면적이 일정할 수 있다. 마스크(20) 테두리의 모든 부분에서 연결 프레임(31)과 부착되는 면적이 일정하게 되므로, 스트레스가 균일하게 분산되는 효과를 가지며, 마스크(20)를 원형으로 형성함에 따라 스트레스가 균일하게 분산되는 효과가 더욱 향상될 수 있다.
한편, 마스크(20)는 마스크(20)의 외주[마스크 지지부(20b)]에서 프레임 방향으로 인장력(F)이 가해진 상태로 프레임(30)[연결 프레임(31)]과 일체로 연결될 수 있다. 프레임 방향은 마스크(20) 외주 접선에 수직한 방향, 또는 방사(radial) 방향이 대응할 수 있다. 이러한 인장력(F)은 프레임(30) 상에 마스크(20)가 일체로 전착되는 전주 도금 공정 조건과, 상온보다 높은 온도에서 전착 후 상온으로 온도 하강에 따른 온도 차에 의한 마스크(20)의 수축에 의해 유발될 수 있다. 인장력(F)은 마스크(20)의 외주에서 방사 방향으로 가해지게 되므로, 마스크(20)의 외주 특정 부분에 스트레스가 집중되는 것을 방지하고, 마스크(20)와 프레임(30)을 팽팽한 상태로 연결되도록 하여 마스크 패턴(PP)의 정렬을 유지하는데 기여할 수 있다.
또한, 본 발명의 프레임 일체형 마스크(10)는, 마스크(20)가 프레임(30)과 일체로 연결되므로, 프레임(30)만을 OLED 화소 증착 장치(200)로 이동하고 설치하는 과정만으로 마스크(20)의 정렬이 완료될 수 있다.
도 5 및 도 6은 본 발명의 일 실시 예에 따른 프레임 일체형 마스크를 제조하는 과정을 나타내는 개략도이다.
도 5의 (a)를 참조하면, 전주 도금(electroforming)을 수행할 수 있도록, 전도성 기재(41)를 준비한다. 전도성 기재(41)를 포함하는 모판(mother plate; 40)은 전주 도금에서 음극체(cathode)로 사용될 수 있다. 원형의 마스크(20)를 전주 도금할 수 있도록, 전도성 기재(41)도 그에 대응하는 원 형상인 것이 바람직하지만, 이에 제한되지는 않는다. 전도성 기재(41)가 원 형상이 아닌 다각형이라도 프레임(30)에 마스크(20)를 붙인 후[도 6의 (a) 참조], 원 형상으로 레이저 트리밍(laser trimming) 할 수 있다[도 6의 (e) 참조].
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(40)의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(20)의 일부가 불균일하게 형성될 수 있다. 또한, 다결정 기판 소재의 경우에는 전주 도금막의 열팽창 계수를 감소시키기 위한 열처리 공정에 의해 결정립 간의 불균일한 특성으로 인해 마스크에 형성된 패턴의 위치가 달라질 수 있고, 이는 화소의 증착 위치의 변경으로 이어지는 문제가 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(20) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 단결정 실리콘 재질의 기재(41)를 사용할 수 있다. 전도성을 가지도록, 기재(41)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(41)의 전체에 수행될 수도 있으며, 기재(41)의 표면 부분에만 수행될 수도 있다.
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 표면결함 없이 표면 상태가 균일한 도금막(20)[또는, 마스크(20)]이 생성될 수 있는 이점이 있다. 균일한 마스크(20)는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 실리콘 재질의 기재(41)를 사용함에 따라서, 필요에 따라 기재(41)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(45)를 형성할 수 있는 이점이 있다. 절연부(45)는 도금막(20)의 전착을 방지하는 역할을 하여 도금막(20)의 패턴(PP)을 형성할 수 있다.
다음으로, 도 5의 (b)를 참조하면, 기재(41)의 적어도 일면 상에 절연부(45)를 형성할 수 있다. 절연부(45)는 패턴을 가지고 형성될 수 있고, 테이퍼 또는 역테이퍼 형상의 음각 패턴(46)에 의해 패턴을 가질 수 있다. 절연부(45)는 기재(41)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(20)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(45)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(45)는 기재(41) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(41)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 방법 등을 이용하여 포토레지스트를 형성할 수도 있다. 포토레지스트를 사용하여 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다. 절연부(45)는 후술할 도금막(20)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다. 이에 따라, 모판(40)이 제조될 수 있다.
후술할 전주 도금 과정에서 기재(41)의 노출된 표면으로부터 도금막(20)이 형성되고, 절연부(45)가 배치될 영역에서는 도금막(20)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 모판(40)은 도금막(20)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체와 병기하여 사용될 수 있다.
다음으로, 도 5의 (c)를 참조하면, 모판(40)[또는, 음극체(40)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(40)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(40)[또는, 음극체(40)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(20: 20a, 20b)이 모판(40)의 표면에서 전착되어 생성될 수 있다. 다만, 전도성 기재(41)의 노출된 표면(46)에서만 도금막(20)이 생성되며, 절연부(45) 표면에서는 도금막(20)이 생성되지 않으므로, 도금막(20)에 패턴(PP)[도 3의 (b) 참조]이 형성될 수 있다.
도금액은 전해액으로서, 마스크 바디부(20a) 및 마스크 지지부(20b)를 구성할 도금막(20)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(20)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(20)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(20)에 대한 도금액을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(20)을 제조하는 것을 주된 예로 상정하여 설명한다.
기재(41) 표면으로부터 도금막(20)이 전착되면서 두꺼워지기 때문에, 절연부(45)의 상단을 넘기 전까지만 도금막(20)을 형성하는 것이 바람직하다. 즉, 절연부(45)의 두께보다 도금막(20)의 두께가 더 작을 수 있다. 도금막(20)은 절연부(45)의 패턴 공간에 채워지며 전착되므로, 절연부(45)의 패턴과 역상을 가지는 테이퍼 형상을 가지며 생성될 수 있다.
절연부(45)가 절연 특성을 가지므로, 절연부(45)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(40)에서 도금막(20)이 생성되지 않는, 절연부(45)에 대응하는 부분은 도금막(20)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 패턴화(46)된 절연부(45) 각각은 마스크 바디부(20a)의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다. 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도는 약 45° 내지 65°일 수 있다.
한편, 도금막(20)을 형성한 후에 도금막(20)에 열처리를 수행할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다. 일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 따라서, 모판(40)[또는, 기재(41)]과 마스크(20)가 접착된 상태에서 열처리를 수행하면, 모판(40)의 절연부(45)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다. 또한, 도금막(20)으로부터 모판(40)[또는, 기재(41)]을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(20)에 열처리를 수행하여도 인바 박판의 열팽창계수를 낮추는 효과가 있다.
따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(20)를 제조할 수 있는 이점이 있다.
다음으로, 도 6의 (a)를 참조하면, 모판(40)[또는, 음극체(40)]을 도금액(미도시) 바깥으로 들어올린다. 그리고, 프레임(30)의 상부에 도 5의 (c)의 구조물을 뒤집어서 배치한다. 반대로, 도 5의 (c) 구조물에 프레임(30)을 뒤집어서 배치할 수도 있다. 프레임(30)[연결 프레임(31)]은 도금막(20)을 둘러싸는 형상을 가질 수 있다.
도금막(20)이 접촉하는 프레임(30)[연결 프레임(31)] 상부에는 접착부(50)가 형성될 수 있다. 접착부(50)의 접착제는 에폭시 수지계 접착제 등을 사용할 수 있다. 접착부(50)에 의해, 도금막(20)의 테두리 중 적어도 일부가 프레임(30)[연결 프레임(31)] 상부에 접착 고정될 수 있다.
다음으로, 도 6의 (b)를 참조하면, 절연부(45)를 제거할 수 있다. 포토레지스트, 실리콘 산화물, 실리콘 질화물 등의 절연부(45)만을 제거하고, 나머지 구성에는 영향을 주지 않는 공지의 기술을 제한없이 사용할 수 있다. 한편, 실리콘 산화물, 실리콘 질화물로 절연부가 구성된 경우에는 이들을 제거하는 단계를 생략하고, 아래의 도 6의 (c) 공정을 곧바로 수행할 수도 있다. 전도성 기판(41)에 일체화되어 형성된 실리콘 산화물, 실리콘 질화물은 도 6의 (c)의 기판(41) 분리 공정을 통해 같이 분리/제거 될 수 있다.
다음으로, 도 6의 (c)를 참조하면, 도금막(20)으로부터 전도성 기판(41)을 분리할 수 있다. 전도성 기판(41)은 마스크(20) 및 프레임(30)의 상부 방향으로 분리할 수 있다. 전도성 기판(41)이 분리되면, 접착부(50)를 개재하여 프레임(30)에 접착된 마스크(20)의 형태가 나타난다.
한편, 도 6의 (c) 단계까지 수행한 구조체의 경우에는, 마스크(20)와 프레임(30)을 접착시키기 위해 접착부(50)가 필수적으로 잔존하게 된다. 접착부(50)의 접착제는 마스크(20)를 임시로 고정하는 효과는 있으나, 접착제와 인바 마스크(20)의 열팽창 계수가 상이하여, 화소 형성 공정에서 온도변화에 따라 접착제가 마스크(20)를 뒤틀리게 하는 문제가 발생할 수 있다. 또한, 접착제가 공정 가스와 반응하여 생성된 오염물질이 OLED의 화소에 악영향을 줄 수 있고, 접착제 자체에 포함된 유기 솔벤트 등의 아웃 가스가 화소 공정 챔버를 오염시키거나 불순물로서 OLED 화소에 증착되는 악영향을 유발할 수 있다. 또한, 접착제가 점차 제거됨에 따라 마스크(20)가 프레임(30)에서 이탈하게 되는 문제가 발생할 수 있다. 이에 따라, 접착부(50)를 세정할 필요가 있으나, 접착부(50)와 마스크 지지부(20b)가 접착되어 있어 외부에서 접착부(50)를 세정하기 어렵고, 무리하게 접착부(50)를 세정하는 중에 마스크(20)에 변형이 발생할 가능성도 존재한다. 게다가, 접착부(50)를 세정하여 모두 제거하였을 경우, 마스크(20)와 프레임(30)을 일체로 접착시키기 위한 다른 방안이 강구된다.
따라서, 본 발명은 도 6의 (d) 내지 (f)와 같은 공정을 수행하여, 마스크(20)에 영향을 주지 않고, 접착부(50)만을 완전히 제거할 수 있다. 그리고, 접착부(50)를 대체하여 용접부(20c)를 마스크(20)와 프레임(30) 사이에 개재시켜, 마스크(20)와 프레임(30)을 일체로 접착시킨 프레임 일체형 마스크(10)를 제공할 수 있다.
도 6의 (d)를 참조하면, 테두리 부분의 도금막(20b)을 이용하여 도금막(20b)과 프레임(30) 간에 레이저 용접(LW)을 수행할 수 있다. 레이저를 테두리 부분의 마스크 지지부(20b) 상부에 조사하면, 마스크 지지부(20b)의 일부가 용융되어 용접부(20c)가 생성될 수 있다. 구체적으로 레이저는 접착부(50)가 형성된 영역보다 내측 영역에 조사될 필요가 있다. 이후 공정에서 프레임(30) 외측[또는, 도금막(20)의 외측면]으로부터 세정액을 침투하여 접착부(50)를 제거해야 하므로, 용접부(20c)는 접착부(50)보다 내측에 생성해야 한다. 또한, 프레임(30)의 모서리쪽에 가깝게 용접부(20c)를 형성해야 도금막(20)과 프레임(30) 사이의 들뜬 공간을 최대한 줄이고 밀착성을 높일 수 있게 된다. 용접부(20c)는 라인(line) 또는 스팟(spot) 형태로 생성될 수 있으며, 도금막(20b)과 동일한 재질을 가지고 도금막(20b)과 프레임(30)을 일체로 연결하는 매개체가 될 수 있다. 한편, 설명의 편의를 위해, 도 6에서 용접부(20c)가 다소 두께가 있는 것처럼 도시되었으나, 실제로는 용접부(20c)의 두께는 무시할만큼 작으며, 도금막(20b)의 두께에 영향을 주지 않음을 밝혀둔다.
도 6의 (a) 단계에서 접착부(50)에 도금막(20)이 접착될 때, 도금막(20)은 프레임(30) 방향, 또는 외측 방향으로 인장력을 받는 상태로 접착될 수 있다. 그리하여 팽팽하게 프레임(30) 측으로 당겨진 마스크(20)를 프레임(30)에 임시 접착하게 된다. 이 상태에서, 도 6의 (d)와 같은 레이저 용접(LW)을 수행하면, 마스크(20)는 외측으로 인장력을 받는 상태로 프레임(30)[연결 프레임(31)] 상부에 용접될 수 있게 된다. 따라서, 이후 공정에서 접착부(50)를 제거하더라도 외측 방향으로 인장력이 가해지며 팽팽하게 프레임(30) 측으로 당겨진 상태를 유지할 수 있게 된다.
다음으로, 도 6의 (e)를 참조하면, 접착부(50)에 대응하는 도금막(20)의 영역 경계에 레이저(L)를 조사하여 도금막(20b)과 박리막(20d) 사이에 분리 선을 형성할 수 있다. 즉, 도금막(20b)에서 박리막(20d)의 경계에 레이저(L)를 조사하여 레이저 트리밍(laser trimming) 함에 따라 도금막(20)으로부터 박리막(20d)을 분리할 수 있다. 하지만, 박리막(20d)이 곧바로 떼어져 나가는 것은 아니며 접착부(50)와 접착된 상태를 유지한다.
다음으로, 도 5의 (f)를 참조하면, 접착부(50)를 세정(C)할 수 있다. 접착제에 따라 공지의 세정 물질을 제한없이 사용할 수 있고, 도금막(20)의 측면으로부터 세정액이 침투하여 접착부(50)를 세정(C)할 수 있다. 이에 따라 접착부(50)를 완전히 제거할 수 있다.
이어서, 도금막(20)에서 분리된 박리막(20d)을 박리(P)한다. 박리막(20d)은 접착부(50)가 제거되어 프레임(30)과 접착된 상태가 아니고, 도금막(20)과 분리되어 있으므로, 곧바로 떼어질 수 있다.
다음으로, 도 6의 (g)를 참조하면, 마스크(20)와 프레임(30)이 일체로 형성된 프레임 일체형 마스크(10)가 완성된다. 본 발명의 프레임 일체형 마스크(10)는 접착부(50)가 없고, 접착부(50)의 제거를 위해서 도금막(20)의 테두리(20b) 일부[박리막(20d)]만을 제거하므로, 화소 공정에 기여하는 도금막(20)에는 전혀 영향이 없게 된다.
도 7 및 8은 본 발명의 다른 실시 예에 따른 프레임 일체형 마스크를 제조하는 과정을 나타내는 개략도이다.
도 7의 (a) 내지 (c)는 도 5의 (a) 내지 (c)와 동일하므로 구체적인 설명은 생략한다.
다음으로, 도 7의 (d)를 참조하면, 모판(40)[또는, 음극체(40)]을 도금액(미도시) 바깥으로 들어올린다. 그리고, 제2 절연부(47)를 형성할 수 있다. 제2 절연부(47)는 제1 절연부(45)와 동일한 재질인 것이 바람직하다. 제2 절연부(47)는 제1 도금막(20')의 테두리 영역(48)을 제외한 나머지 영역 상에 형성할 수 있다. 즉, 제2 절연부(47)는 제1 절연부(45)와 제1 도금막(20')을 전부 커버하고, 제1 도금막 테두리(20b)의 일부를 커버할 수 있다. 제1 도금막(20')의 테두리 영역(48)은 노출될 수 있다.
다음으로 도 8의 (a)를 참조하면, 프레임(30)의 상부에 도 7의 (d)의 구조물을 뒤집어서 배치한다. 반대로, 도 7의 (d) 구조물에 프레임(30)을 뒤집어서 배치할 수도 있다. 프레임(30)은 제1 도금막(20')을 둘러싸는 형상을 가질 수 있다. 바람직하게는 프레임(30)은 제1 도금막(20')의 노출 영역(49)을 제외한 나머지 테두리 영역(48)에 대응하는 형상을 가질 수 있다.
제1 도금막(20')이 접촉하는 프레임(30)[연결 프레임(31)] 상부에는 접착부(50)가 형성될 수 있다. 접착부(50)의 접착제는 에폭시 수지계 접착제 등을 사용할 수 있다. 접착부(50)에 의해, 제1 도금막(20')의 테두리가 프레임(30)[연결 프레임(31)] 상부에 접착 고정될 수 있다. 접착부(50)와 접착되는 제1 도금막(20')의 테두리 부분은 추후에 제거되므로, 박리막(20d)[도 8의 (e) 참고]이라고 지칭한다. 또한, 설명의 편의를 위해 접착부(50)와 박리막(20d)의 폭이 다소 과장되게 도시되었음을 밝혀둔다. 접착부(50)는 제2 도금막(20c)을 형성하기 전에 제1 도금막(20')을 프레임(30)에 임시로 접착 고정할 정도의 범위에 코팅하면 충분하다.
다음으로, 도 8의 (b)를 참조하면, 전주 도금을 수행하여, 제2 도금막(20c)을 전착할 수 있다. 제2 도금막(20c)은 제2 절연부(47)와 접착부(50) 사이에 노출된 제1 도금막(20')의 표면(49) 및 프레임(30)의 내측면 상에서 전착될 수 있다. 제1 도금막(20')의 노출된 표면(49)으로부터 제2 도금막(20c)이 전착되면서 두꺼워지기 때문에, 제2 절연부(47)의 상단을 넘기 전까지만 제2 도금막(20c)을 형성하는 것이 바람직하다. 즉, 제2 절연부(47)의 두께보다 제2 도금막(20c)의 두께가 더 작을 수 있다. 제2 도금막(20c)이 제1 도금막(20')의 노출된 표면(49) 및 프레임(30)의 내측면 상에서 전착되면서, 제1 도금막(20')과 프레임(30)을 일체로 연결하는 매개체가 될 수 있다. 이때, 제2 도금막(20c)은 제1 도금막(20')의 테두리(20b)에 일체로 연결되며 전착되므로, 프레임(30) 방향[프레임(30) 내측 방향], 또는 외측 방향으로 인장력을 가하는 상태를 가지며 제1 도금막(20')을 지지할 수 있다. 그리하여, 별도로 마스크를 인장하고 정렬하는 과정을 수행할 필요없이, 팽팽하게 프레임(30) 측으로 당겨진 마스크(20)를 프레임(30)과 일체로 형성할 수 있게 된다.
한편, 제1 도금막(20a, 20b) 및 제2 도금막(20c)을 형성한 후에, 제1 도금막(20a, 20b) 및 제2 도금막(20c)에 열처리를 수행할 수 있다.
다음으로, 도 8의 (c)를 참조하면, 제1 절연부(45) 및 제2 절연부(47)를 제거할 수 있다. 포토레지스트, 실리콘 산화물, 실리콘 질화물 등의 제1 절연부(45) 및 제2 절연부(47)만을 제거하고, 나머지 구성에는 영향을 주지 않는 공지의 기술을 제한없이 사용할 수 있다. 한편, 실리콘 산화물, 실리콘 질화물로 절연부가 구성된 경우에는 이들을 제거하는 단계를 생략하고, 아래의 도 8의 (d) 공정을 곧바로 수행할 수도 있다. 전도성 기판(41)에 일체화되어 형성된 실리콘 산화물, 실리콘 질화물은 도 8의 (d)의 기판 분리 공정을 통해 같이 분리/제거 될 수 있다.
다음으로, 도 8의 (d)를 참조하면, 제1 도금막(20')으로부터 전도성 기판(41)을 분리할 수 있다. 전도성 기판(41)은 마스크(20) 및 프레임(30)의 상부 방향으로 분리할 수 있다. 전도성 기판(41)이 분리되면, 마스크(20)와 마스크(20)를 지지하는 프레임(30)이 일체로 형성된 형태가 나타난다.
한편, 도 8의 (d) 단계까지 수행한 프레임 일체형 마스크에는 접착부(50)가 잔존하게 된다. 접착부(50)의 효과 및 문제점은 도 6에서 상술한 바와 동일하다. 따라서, 본 발명은 도 8의 (e) 및 (f)와 같은 공정을 수행하여, 도금막(20)에 영향을 주지 않고, 접착부(50)만을 완전히 제거할 수 있다.
도 8의 (e)를 참조하면, 접착부(50)에 대응하는 제1 도금막(20')의 영역 경계에 레이저(L)를 조사하여 제1 도금막(20')과 박리막(20d) 사이에 분리 선을 형성할 수 있다. 즉, 제1 도금막(20')에서 박리막(20d)의 경계에 레이저(L)를 조사하여 레이저 트리밍(laser trimming) 함에 따라 제1 도금막(20')으로부터 박리막(20d)을 분리할 수 있다. 하지만, 박리막(20d)이 곧바로 떼어져 나가는 것은 아니며 접착부(50)와 접착된 상태를 유지한다.
다음으로, 도 8의 (f)를 참조하면, 접착부(50)를 세정(C)할 수 있다. 접착제에 따라 공지의 세정 물질을 제한없이 사용할 수 있고, 도금막(20)의 측면으로부터 세정액이 침투하여 접착부(50)를 세정(C)할 수 있다. 이에 따라 접착부(50)를 완전히 제거할 수 있다.
이어서, 제1 도금막(20')에서 분리된 박리막(20d)을 박리(P)한다. 박리막(20d)은 접착부(50)가 제거되어 프레임(30)과 접착된 상태가 아니고, 제1 도금막(20')과 분리되어 있으므로, 곧바로 떼어질 수 있다.
다음으로, 도 8의 (g)를 참조하면, 마스크(20)와 프레임(30)이 일체로 형성된 프레임 일체형 마스크(10)가 완성된다. 본 발명의 프레임 일체형 마스크(10)는 접착부(50)가 없고, 접착부(50)의 제거를 위해서 제1 도금막(20')의 테두리(20b) 일부[박리막(20d)]만을 제거하므로, 화소 공정에 기여하는 제1 도금막(20a, 20b) 및 제2 도금막(20c)에는 전혀 영향이 없게 된다.
프레임(30)도 강성을 확보하면서 마스크(20)와 열팽창계수가 유사하도록, 전도성을 가지는 인바, 슈퍼 인바, SUS, Ti 등의 메탈 재질을 채용하는 것이 바람직하며, 마스크(20)와 동일한 인바, 슈퍼 인바 재질을 채용하는 것이 더욱 바람직하다. 또한, OLED 화소 증착 공정에서 열에 의한 프레임(30)의 변형을 막기 위해 열변형율이 적은 재질을 채용하는 것이 바람직하다.
도 9는 도 2의 프레임 일체형 마스크를 적용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 9를 참조하면, 프레임 일체형 마스크(10)를 실리콘 웨이퍼인 대상 기판(900)과 밀착시키고, 프레임(30) 부분만을 OLED 화소 증착 장치(200)에 내부에 고정시키는 것만으로 마스크(10)의 정렬이 완료될 수 있다. 원형의 마스크(20)는 연결 프레임(31)에 일체로 연결되어 그 테두리가 팽팽하게 지지되고, 테두리 전체에서 스트레스가 균일하게 분산되므로, 하중에 의해 쳐지거나 뒤틀리는 등의 변형이 방지될 수 있다. 이에 따라, 화소 증착에 필요한 마스크(10)의 정렬을 명확하게 할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 프레임 일체형 마스크를 OLED 화소 증착 장치에 적용한 상태를 나타내는 개략도이다.
도 10을 참조하면, 프레임 일체형 마스크(10')는 원형의 마스크(20) 및 마스크에 일체로 연결된 프레임(30)을 포함할 수 있다. 이 점은 도 2의 프레임 일체형 마스크(10)와 동일하다. 차이점은 프레임 일체형 마스크(10')의 지지 프레임(35)은 프레임(30)[도 3 및 도 9 참조]처럼 곧바로 OLED 화소 증착 장치(200) 내부에 고정 설치되는 것이 아니며, OLED 화소 증착 장치(200) 내부에 고정 설치된 프레임(800)의 함몰부(801)에 끼워지는 구성이다.
지지 프레임(35)에는 함몰부(801)에 끼워질 수 있는 돌출부(37)가 더 형성될 수 있고, 제조된 프레임 일체형 마스크(10')를 OLED 화소 증착 장치(200) 내부에 고정 설치된 프레임(800)의 함몰부(801)에 끼울 수 있다. 함몰부(801)는 복수개의 프레임 일체형 마스크(10')에 형성된 지지 프레임(35) 또는 돌출부(37)에 대응하는 형태로 형성될 수 있다.
미리 설치된 프레임(800)의 함몰부(801)가 가이드 레일(guide rail) 역할을 하여, 제조된 프레임 일체형 마스크(10')를 함몰부(801)에 끼워서 슬라이딩 하는 것만으로 마스크의 정렬을 완료할 수 있다. 일 예로, 사각형 형태의 지지 프레임(35)은 함몰부(801)에 끼워지면 유동하지 않고 단단히 고정될 수 있다. 다른 예로, 평행한 한 쌍의 직선 형태인 지지 프레임(35)을 구비한 경우, 지지 프레임(35)은 슬라이딩 형태로 함몰부(801)에 끼워질 수도 있고, 복수개의 프레임 일체형 마스크(10')를 슬라이딩 형태로 밀어서 배치하는 것도 가능하다.
위와 같이, 본 발명의 프레임 일체형 마스크(10, 10')는 실리콘 웨이퍼에 대응하는 형상을 가지는 마스크(20)를 포함하므로, 마스크(20) 테두리 전체에서 스트레스가 균일하게 분산되어 초미세의 마스크 패턴(PP)을 구비할 수 있으며, 마이크로 디스플레이에서 2,000 PPI 이상의 초고화질 화소를 구현할 수 있는 효과가 있다. 또한, 본 발명의 프레임 일체형 마스크(10, 10')는 마스크(20)를 형성함과 동시에 프레임(30)에 일체형으로 구성하고, 마스크(20)와 대응하는 형상의 연결 프레임(31)에 스트레스를 균일하게 분산시키도록 일체로 연결됨에 따라, 마스크(20)의 변형을 방지하고, 정렬을 명확하게 할 수 있는 효과가 있다. 또한, 본 발명의 프레임 일체형 마스크(10, 10')는, 마스크(20)가 프레임(30)과 일체로 연결되므로, 프레임(30)만을 OLED 화소 증착 장치(200)로 이동하고 설치하는 과정만으로 마스크(20)의 정렬이 완료될 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.

Claims (10)

  1. 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 프레임 일체형 마스크로서,
    마스크 패턴을 포함하는 마스크; 및
    마스크 패턴이 형성된 영역을 제외한 마스크의 영역의 적어도 일부에 접합되는 프레임
    을 포함하고,
    마스크는 실리콘 웨이퍼에 대응하는 형상을 가지며, 프레임과 일체로 연결되는, 프레임 일체형 마스크.
  2. 제1항에 있어서,
    마스크의 형상은 원형인, 프레임 일체형 마스크.
  3. 제2항에 있어서,
    프레임은,
    마스크와 연결되는 연결 프레임; 및
    연결 프레임의 하부에 일체로 연결되며, 마스크 및 연결 프레임을 지지하는 지지 프레임
    을 포함하는, 프레임 일체형 마스크.
  4. 제3항에 있어서,
    연결 프레임은 원형 링 형상인, 프레임 일체형 마스크.
  5. 제3항에 있어서,
    마스크의 외주 방향을 따라, 연결 프레임에 부착된 마스크의 폭은 일정한, 프레임 일체형 마스크.
  6. 제2항에 있어서,
    마스크는 마스크의 외주에서 프레임 방향으로 인장력이 가해진 상태로 프레임과 일체로 연결되는, 프레임 일체형 마스크.
  7. 제1항에 있어서,
    마스크 및 프레임은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 프레임 일체형 마스크.
  8. 제1항에 있어서,
    프레임 일체형 마스크는 OLED 화소 증착의 FMM(Fine Metal Mask)으로 사용되며,
    마스크는 화소가 증착되는 실리콘 웨이퍼 기판에 부착되고, 프레임은 OLED 화소 증착 장치 내부에 고정 설치되는, 프레임 일체형 마스크.
  9. 제1항에 있어서,
    마스크 패턴의 해상도는 적어도 2,000 PPI(pixel per inch)보다 높은, 프레임 일체형 마스크.
  10. 제1항에 있어서,
    마스크 패턴은 상부에서 하부로 갈수록 폭이 넓어지는, 프레임 일체형 마스크.
PCT/KR2018/004272 2017-05-31 2018-04-12 프레임 일체형 마스크 WO2018221852A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/618,350 US20210140030A1 (en) 2017-05-31 2018-04-12 Frame-integrated mask
JP2020514479A JP2020521058A (ja) 2017-05-31 2018-04-12 フレーム一体型マスク
CN201880033487.XA CN110651374A (zh) 2017-05-31 2018-04-12 框架一体型掩模
US17/520,212 US20220127711A1 (en) 2017-05-31 2021-11-05 Frame-integrated mask
JP2021182931A JP2022024018A (ja) 2017-05-31 2021-11-10 フレーム一体型マスク

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0067396 2017-05-31
KR1020170067396A KR20180130989A (ko) 2017-05-31 2017-05-31 프레임 일체형 마스크

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/618,350 A-371-Of-International US20210140030A1 (en) 2017-05-31 2018-04-12 Frame-integrated mask
US17/520,212 Division US20220127711A1 (en) 2017-05-31 2021-11-05 Frame-integrated mask

Publications (1)

Publication Number Publication Date
WO2018221852A1 true WO2018221852A1 (ko) 2018-12-06

Family

ID=64454886

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/004272 WO2018221852A1 (ko) 2017-05-31 2018-04-12 프레임 일체형 마스크

Country Status (6)

Country Link
US (2) US20210140030A1 (ko)
JP (2) JP2020521058A (ko)
KR (1) KR20180130989A (ko)
CN (1) CN110651374A (ko)
TW (1) TWI800511B (ko)
WO (1) WO2018221852A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021066949A (ja) * 2019-10-28 2021-04-30 大日本印刷株式会社 蒸着マスクおよび蒸着マスクの製造方法
US20220131116A1 (en) * 2020-10-28 2022-04-28 Canon Kabushiki Kaisha Vapor deposition mask and method of manufacturing device using vapor deposition mask

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11839093B2 (en) * 2019-05-14 2023-12-05 Kopin Corporation Image rendering in organic light emitting diode (OLED) displays, apparatuses, systems, and methods
WO2021096115A1 (ko) * 2019-11-11 2021-05-20 (주)더숨 Oled 제조용 마스크 및 oled 제조 방법
KR102358269B1 (ko) * 2020-01-29 2022-02-07 주식회사 오럼머티리얼 마스크 및 마스크의 제조 방법
TWI802974B (zh) * 2021-08-25 2023-05-21 達運精密工業股份有限公司 遮罩以及遮罩的製造方法
KR20230121362A (ko) 2022-02-11 2023-08-18 주식회사 한송네오텍 마이크로 led 제조용 마스크 프레임 어셈블리 제조방법
KR20230121352A (ko) 2022-02-11 2023-08-18 주식회사 한송네오텍 마이크로 led 제조용 마스크 프레임 어셈블리
KR20230121358A (ko) 2022-02-11 2023-08-18 주식회사 한송네오텍 마이크로 led 제조용 마스크 프레임 어셈블리의 패턴마스크 스트레칭 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013781A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 노광 마스크의 제조 방법
KR20140033736A (ko) * 2012-09-10 2014-03-19 김정식 도금방식으로 성장시킨 메탈 마스크와 그 제작방법
KR20140130913A (ko) * 2013-05-02 2014-11-12 주식회사 티지오테크 마스크 및 마스크 제조 방법
KR101522349B1 (ko) * 2007-04-16 2015-05-21 아스리트 에프에이 가부시키가이샤 마스크 및 상기 마스크를 이용한 기판의 제조방법
KR20150002027U (ko) * 2013-11-20 2015-05-28 어플라이드 머티어리얼스, 인코포레이티드 유기 발광 다이오드(oled)를 제조하기 위한 세라믹 마스크

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
JP4072422B2 (ja) * 2002-11-22 2008-04-09 三星エスディアイ株式会社 蒸着用マスク構造体とその製造方法、及びこれを用いた有機ｅｌ素子の製造方法
JP4369199B2 (ja) * 2003-06-05 2009-11-18 九州日立マクセル株式会社 蒸着マスクとその製造方法
JP2005302457A (ja) * 2004-04-09 2005-10-27 Toray Ind Inc 蒸着マスクおよびその製造方法並びに有機電界発光装置の製造方法
JP2006185746A (ja) * 2004-12-27 2006-07-13 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造装置
JP2011256409A (ja) * 2010-06-04 2011-12-22 Sk Link:Kk 支持体付きメタルマスク装置及びそれを用いた装置の製造方法
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
CN103207518A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 防止下垂的掩模框架及防止下垂的掩模组件
JP6423862B2 (ja) * 2013-04-22 2018-11-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 能動的に位置合わせされるファインメタルマスク
CN104325222B (zh) * 2014-09-27 2018-10-23 昆山允升吉光电科技有限公司 一种金属掩模板组件装配中心
JP6394879B2 (ja) * 2014-09-30 2018-09-26 大日本印刷株式会社 蒸着マスク、蒸着マスク準備体、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
KR102082784B1 (ko) * 2014-12-11 2020-03-02 삼성디스플레이 주식회사 마스크 프레임 조립체, 그 제조 방법 및 유기 발광 표시 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013781A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 노광 마스크의 제조 방법
KR101522349B1 (ko) * 2007-04-16 2015-05-21 아스리트 에프에이 가부시키가이샤 마스크 및 상기 마스크를 이용한 기판의 제조방법
KR20140033736A (ko) * 2012-09-10 2014-03-19 김정식 도금방식으로 성장시킨 메탈 마스크와 그 제작방법
KR20140130913A (ko) * 2013-05-02 2014-11-12 주식회사 티지오테크 마스크 및 마스크 제조 방법
KR20150002027U (ko) * 2013-11-20 2015-05-28 어플라이드 머티어리얼스, 인코포레이티드 유기 발광 다이오드(oled)를 제조하기 위한 세라믹 마스크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021066949A (ja) * 2019-10-28 2021-04-30 大日本印刷株式会社 蒸着マスクおよび蒸着マスクの製造方法
US20220131116A1 (en) * 2020-10-28 2022-04-28 Canon Kabushiki Kaisha Vapor deposition mask and method of manufacturing device using vapor deposition mask

Also Published As

Publication number Publication date
JP2020521058A (ja) 2020-07-16
KR20180130989A (ko) 2018-12-10
JP2022024018A (ja) 2022-02-08
TWI800511B (zh) 2023-05-01
US20220127711A1 (en) 2022-04-28
CN110651374A (zh) 2020-01-03
TW201903174A (zh) 2019-01-16
US20210140030A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
WO2018221852A1 (ko) 프레임 일체형 마스크
KR102280187B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018128304A1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
KR20180087824A (ko) 프레임 일체형 마스크 및 그 제조방법
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2020036360A1 (ko) 프레임 일체형 마스크의 제조 방법 및 프레임
WO2019054718A2 (ko) 프레임 일체형 마스크의 제조 방법
WO2018048254A1 (ko) 정전척 및 그 제조방법
WO2018097533A1 (ko) 프레임 일체형 마스크 및 그 제조방법
WO2018084448A2 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
WO2019156348A1 (ko) 프레임 일체형 마스크 및 프레임 일체형 마스크의 제조 방법
WO2019190121A1 (ko) 마스크의 제조 방법, 마스크 지지 버퍼기판과 그의 제조 방법
WO2019009526A1 (ko) 마스크 및 마스크의 제조 방법, 모판
WO2019172557A1 (ko) 프레임 일체형 마스크의 제조 방법
KR20210078465A (ko) 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법
WO2020045900A1 (ko) 마스크의 제조 방법, 마스크 및 프레임 일체형 마스크
WO2020032511A1 (ko) 마스크의 이송 시스템 및 프레임 일체형 마스크의 제조 방법
WO2020076021A1 (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
WO2019054717A2 (ko) 프레임 일체형 마스크
WO2020022661A1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018097532A1 (ko) 프레임 일체형 마스크의 제조 방법
WO2020032513A1 (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
WO2020032509A1 (ko) 마스크의 이송 시스템 및 프레임 일체형 마스크의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18808954

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020514479

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18808954

Country of ref document: EP

Kind code of ref document: A1