WO2019009526A1 - 마스크 및 마스크의 제조 방법, 모판 - Google Patents

마스크 및 마스크의 제조 방법, 모판 Download PDF

Info

Publication number
WO2019009526A1
WO2019009526A1 PCT/KR2018/006457 KR2018006457W WO2019009526A1 WO 2019009526 A1 WO2019009526 A1 WO 2019009526A1 KR 2018006457 W KR2018006457 W KR 2018006457W WO 2019009526 A1 WO2019009526 A1 WO 2019009526A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
insulating
masking
pattern
insulating portion
Prior art date
Application number
PCT/KR2018/006457
Other languages
English (en)
French (fr)
Inventor
전진완
신일권
이유진
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170084768A external-priority patent/KR102246536B1/ko
Priority claimed from KR1020170093634A external-priority patent/KR102055405B1/ko
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Publication of WO2019009526A1 publication Critical patent/WO2019009526A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Definitions

  • the present invention relates to a mask and a manufacturing method of a mask, and a base plate. More particularly, the present invention relates to a mask and a method for manufacturing a mask and a base plate capable of forming a fine pattern by performing plating in a tunnel space of an insulating portion.
  • an anode body and a cathode body are immersed in an electrolytic solution, and a power source is applied to electrodeposit a metal thin plate on the surface of the cathode body, so that an ultra thin plate can be manufactured and mass production can be expected.
  • FMM Feine Metal Mask
  • FIG. 1 is a schematic view showing a conventional pixel forming process.
  • the substrate 10 and the shadow mask 13 on which a pattern is formed are brought into close contact with each other as much as possible.
  • a source 17 of an organic substance, a low-molecular substance, or the like is deposited through the source supply means 15.
  • the R, G and B sources 17 are sequentially deposited while aligning the shadow mask 13 to form the pixel 18.
  • a method of minimizing the error by forming the pattern PP of the shadow mask 13 'to be inclined to the tapered shape S has been proposed.
  • the thickness of the shadow mask 13, the interval between the substrate 10 and the shadow mask 13, and the alignment of the shadow mask 13 can be considered for improving pattern accuracy.
  • FIG. 2 is a schematic view showing a shadow mask 13 'for forming a conventional high-resolution OLED.
  • the size of the pattern is decreasing to realize a high-resolution OLED.
  • the pixel spacing, the pixel size, and the like must be reduced in the shadow mask 13 '.
  • the pixel size is possible by reducing the pattern (PP) width of the shadow mask 13 '.
  • PP pattern
  • the interval between the pixels 18 can be reduced to P -> P ', but considering the thickness of the shadow mask 13' and the taper shape S, it is possible to reduce the width of the shadow mask 13 '
  • the thickness of P ' is about 30 to 50 ⁇ m
  • Another object of the present invention is to provide a mask and a method for manufacturing a mask, and a matrix capable of forming a mask pattern by performing electroplating in a lower space between insulating portions.
  • a mask made by electroforming comprising a mask body and a plurality of mask patterns, wherein the mask body comprises a plurality of masking cells, Which is thicker than the edge portion of the mask.
  • connection portion is formed in a space between a predetermined mask pattern and a mask pattern closest to the mask pattern, and the masking cell can be integrally connected to the adjacent masking cell through a connection portion.
  • the connecting portion may be the thinnest portion of the mask body.
  • the shape of the side surface of the connecting portion may be a triangular shape or a triangular shape in which at least one of a side and an edge is rounded.
  • a masking cell may be formed in a space between the predetermined mask pattern and the second closest adjacent mask pattern.
  • the central portion of the masking cell may be the thickest portion of the mask body.
  • the mask can be Invar or Super Invar material.
  • a method of manufacturing a mask by electroforming comprising the steps of: (a) providing a negative electrode body comprising a conductive base material and a plurality of insulating portions formed on one surface of the base material with a pattern step; (b) dipping at least a part of an anode body disposed apart from a cathode body and a cathode body in a plating solution, and applying an electric field between the anode body and the anode body; And (c) forming a plating film on the surface of the anode so as to constitute a mask body including a plurality of masking cells, and forming a plurality of mask patterns by preventing the formation of a plating film on the surface of the insulating portion, At least a part of the rim of the masking portion is plated in the tunnel space of the insulating portion and is formed to be thinner than the center portion of the masking cell.
  • the tunnel space may be formed by superimposing at least an upper portion of a predetermined insulation portion and an insulation portion closest to the insulation portion.
  • the plating film formed in the tunnel space can constitute a connection portion for integrally connecting the masking cells.
  • a plating film may be formed on the tunnel space, and further plating may be performed to form a masking cell.
  • the predetermined insulating portion and the insulating portion adjacent to the second insulating portion may be spaced apart from each other without overlapping portions, and the plating film formed in the spaced space may constitute the masking cell.
  • a mother plate used for manufacturing a mask by electroforming comprising: a conductive substrate; And a plurality of insulating portions arranged and forming a pattern on one surface of the conductive substrate, wherein the insulating portion has a shape that becomes narrower from the upper portion to the lower portion, and the predetermined insulating portion and the adjacent insulating portion are connected to at least the upper portion, It is accomplished by a plate.
  • At least the lower portion of the insulating portion adjacent to the predetermined insulating portion is not connected to form a tunnel space.
  • the insulating portion and the neighboring insulating portion may overlap the corner of the upper portion or overlap the corner vertex portion of the upper portion.
  • the conductive substrate may be a doped monocrystalline silicon material.
  • Doping can be performed at least 10 19 cm -3 or more.
  • the base plate can be used as a cathode body in electroplating.
  • an ultra-high-definition OLED can be realized by finely forming a mask pattern.
  • a mask pattern can be constituted by carrying out electroplating in a lower space between insulating portions.
  • FIG. 1 is a schematic view showing a conventional pixel forming process.
  • FIG. 2 is a schematic view showing a shadow mask 13 'for forming a conventional high-resolution OLED.
  • FIG. 3 is a schematic view showing an OLED pixel deposition apparatus using FMM.
  • FIG. 4 is a schematic view showing a mask.
  • FIG 5 is an enlarged view of a mask according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view taken along line A-A ', B-B', and C-C 'in FIG.
  • FIG. 7 is an electron micrograph of a mask according to an embodiment of the present invention.
  • FIG. 8 is a perspective view of a base plate according to various embodiments of the present invention.
  • 9 is an electron micrograph showing the shape of an insulation part according to various embodiments of the present invention.
  • FIG. 10 is a schematic view showing a process of manufacturing a mask according to an embodiment of the present invention.
  • PP, PP1 to PP4 pixel pattern, mask pattern
  • FIG. 3 is a schematic view showing an OLED pixel deposition apparatus 200 using the FMM 100.
  • FIG. 4 is a schematic view showing a mask.
  • an OLED pixel deposition apparatus 200 generally includes a magnet plate 300 in which a magnet 310 is accommodated and a cooling water line 350 is disposed, And a deposition source supply part 500 for supplying a deposition source 600.
  • a target substrate 900 such as a glass on which the organic material source 600 is deposited may be interposed between the magnet plate 300 and the source evaporator 500.
  • the FMM 100 for causing the organic material source 600 to be deposited on a pixel-by-pixel basis may be closely adhered to the target substrate 900 or may be disposed in close proximity.
  • the magnet 310 generates a magnetic field and the FMM 100 can be brought into close contact with the target substrate 900 by a magnetic field.
  • the mask 100 (see FIG. 4) needs to be aligned before being brought into close contact with the target substrate 900.
  • One mask or a plurality of masks may be coupled to the frame 800.
  • the frame 800 is fixedly installed in the OLED pixel deposition apparatus 200, and the mask can be coupled to the frame 800 via a separate attachment, welding process.
  • the deposition source supply unit 500 reciprocates in the right and left path and can supply the organic material source 600.
  • the organic material sources 600 supplied from the deposition source supply unit 500 pass the pattern PP formed on the FMM mask 100 And may be deposited on one side of the target substrate 900.
  • the deposited organic material source 600 that has passed through the pattern of the FMM mask 100 may act as the pixel 700 of the OLED.
  • the pattern PP of the FMM mask 100 may be formed obliquely S (or formed into a tapered shape S) in order to prevent non-uniform deposition of the pixel 700 by a shadow effect .
  • the organic material sources 600 passing through the pattern PP in the diagonal direction along the inclined surface can also contribute to the formation of the pixel 700, so that the pixel 700 can be uniformly deposited in thickness as a whole.
  • a plurality of display patterns DP may be formed on a body of the mask 100.
  • the display pattern DP is a pattern corresponding to one display such as a smart phone.
  • a plurality of pixel patterns PP corresponding to R, G, and B can be confirmed.
  • the pixel patterns PP may have a side inclined shape, a tapered shape or an inverted taper shape (see FIG. 6).
  • a large number of pixel patterns PP constitute one display pattern DP as a cluster and a plurality of display patterns DP can be formed in the mask 100.
  • the display pattern DP is not a concept representing a pattern, but should be understood as a concept that a plurality of pixel patterns (PP) corresponding to one display are clustered.
  • the pixel pattern PP is mixed with the mask pattern PP.
  • FIG. 5 is an enlarged view of a mask according to an embodiment of the present invention.
  • 6 is a cross-sectional view taken along line A-A ', B-B', and C-C 'in FIG.
  • the body of the mask 100 may include a plurality of masking cells 110.
  • the masking cell 110 may be regarded as a unit component constituting the body of the mask 100, and may have a different shape depending on the mask pattern PP. 5, four rectangular mask patterns PP (PP1 to PP4) are repeatedly arranged as a set, and a portion of the mask 100 in the space between the mask patterns PP is assumed to be the masking cell 110 do.
  • the connecting portion 115 connecting the masking cell 110 to the neighboring masking cell 110 is described below in a different terminology from that of the masking cell 110.
  • the masking cell 110 includes a connection portion 115, And that the coupling portion 115 is included in the masking cell 110. [0050] FIG.
  • the connecting portion 115 may be a rim portion of the masking cell 110 included in the masking cell 110, a part or all of the corner portion, and the connection portion 115 and the central portion 111 of the masking cell 110 may be integrally formed
  • the mask 100 may be connected to form a cluster in the form of a matrix.
  • the mask 100 of the present invention is characterized in that the thickness of the central portion 111 of the masking cell 110 is thicker than the thickness of the rim 115 of the masking cell.
  • the rim portion 115 should be understood to include both the rim, corner, or some or all of the masking cells 110.
  • the rim portion 115 may also be referred to as a connection portion 115.
  • masking cell 110 (central portion 111) is formed in a space between a predetermined mask pattern PP and a mask pattern PP adjacent to the mask pattern PP, Can be formed.
  • the mask pattern closest to the mask pattern PP1 is PP2, PP4, and the second closest mask pattern is PP3.
  • the masking cell 110 (the central portion 111) may be formed between the mask pattern PP1 and the mask pattern PP3, and may be formed with a thickness T1.
  • the thickness T1 can be regarded as the thickness of the mask 100, and it can be said that the thickness of the mask 100 is the thickest. That is, the central portion 111 of the masking cell 110 may be the thickest part of the mask 100 body.
  • the shape of the masking cell 110 (central portion 111) on the A-A 'side end face may indicate a tapered shape or an inverted taper shape (when viewed in an inverted manner).
  • the pattern PP of the mask 100 on the A-A 'cross section is similar to that of a general tapered mask pattern.
  • the connecting portion 115 (or the masking cell 110) is formed in a space between a predetermined mask pattern PP and the mask pattern PP closest to the mask pattern PP, May be formed.
  • the mask pattern closest to the mask pattern PP1 is PP2, PP4, and the second closest mask pattern is PP3.
  • the connection portion 115 may be formed between the mask pattern PP1 and the mask pattern PP2, between the mask pattern PP1 and the mask pattern PP4, and may be formed with a thickness T2.
  • the thickness T2 has a smaller value than T1 and is the thinnest thickness of the mask 100 body.
  • connection portion 115 (rim portion, corner portion) of the masking cell 110 may be the thinnest part of the mask 100 body.
  • the mask 100 has the thickness of T1 which is the thickest at the central portion 111 of the masking cell 110, and can have the thickness of the thinnest T2 at the connecting portion 115 (edge, corner).
  • the masking cell 110 may be integrally connected to the adjacent masking cell 110 through a connection part 115.
  • the masking cell 110 includes a connection part 115 and may be integrally connected to the neighboring masking cell 110 via the connection part 115.
  • the central portions 111 of the pair of masking cells 110 can be integrally connected to each other via the connecting portion 115.
  • the masking cell 110 can be arranged alternately with the connecting portion 115 represented by the central portion 111 and the width R2 appearing as the width R1.
  • the cross-sectional shape of the connecting portion 115 may have a triangular shape.
  • the triangular shape includes at least one of sides and edges rounded and has a triangular shape as a whole. This is a result of the fact that an upper part of the pair of insulating portions 51 and 52 of the base plate 40 of the present invention is partially overlapped (ORed) and a plating film is formed in the tunnel space TR formed at the bottom 10 (c2)].
  • the mask 100 shown in FIG. 6 can be brought into close contact with the target substrate 900 in a state in which the mask pattern PP shows a tapered shape (see FIG. 3). Since the connecting portion 115 has a thickness T2 which is thinner than the thickness T1 of the mask 100 and has a triangular shape that is not a tapered shape, the interval between the mask patterns PP can be further reduced, Can be reduced.
  • the gap P between the mask patterns PP in FIG. 6A corresponds to the width of the masking cell 110 (the central portion 111), while the gap P between the mask patterns PP in FIG.
  • the OLED pixel 700 can easily recognize how much the interval of the OLED pixel 700 can be further reduced by viewing the gap P '
  • the spacing of the mask patterns PP may correspond to the spacing of the OLED pixels 700, since they are formed by the deposited deposited organic material 600.
  • the thickness T2 of the connecting portion 115 is 50% lower than the thickness T1 of the pixel portion 111, the pixel spacing P " can be reduced by half in comparison with the conventional pixel spacing, There is an effect of rising.
  • the thickness T2 of the connecting portion 115 can be adjusted to 50% or less than the thickness T1 of the center portion 111 depending on the thickness of the upper portion of the insulating portions 51 and 52, Can be greatly increased so as to be proportional to the square of the reduced thickness.
  • the mask 100 of the present invention has an effect of forming an ultra-high-definition OLED by forming the mask pattern PP more finely.
  • the present invention relates to a 4K UHD and an 8K UHD super-high-resolution image having a resolution of ⁇ 860 PPI, ⁇ 1600 PPI, etc., beyond the image quality of QHD of about 500 ⁇ 600 PPI (pixel per inch) , Or a higher image quality can be realized.
  • both the AA 'side end face and the BB' side end face are included in order to compare the center portion 111 of the masking cell 100 with the connecting portion 115 and the mask pattern PP existing therebetween
  • the mask 100 will be described as an example. However, in order to realize a super-high picture quality, the upper portions of all the insulating portions 51 and 52 are overlapped (OR) so that all the mask patterns PP are formed in the same shape as the BB 'side end face, (TR), the manufacture of the mask 100 may be completed (see FIG. 9). In this case, the shape of the side surface of the mask 100 body in all portions of the mask 100 may have a triangular shape. That is, the mask 100 does not have the tapered central portion 111, and the body portion of all the masks 100 will have the same shape as the connecting portion 115.
  • four mask patterns PP1 to PP4 are arranged around one masking cell 110, and the corners of the mask patterns PP and the edges of the masking cells 110 are rounded It can be formed in a complicated manner. Further, the mask pattern PP and the masking cell 110 may be alternately arranged in a lattice form. Called " pentile " structure.
  • FIG. 7 is an electron micrograph of a mask according to an embodiment of the present invention.
  • 7 (a) shows a mask pattern PP alternately arranged in a lattice pattern and a masking cell 110
  • FIG. 7 (b) shows an enlarged view of one masking cell 110
  • c) shows a side cross-sectional shape of the masking cell 110.
  • the central portion 111 of the masking cell 110 is formed thick and the connecting portion 115 (corner portion, rim portion) is thin.
  • the cross section of the connection part 115 has a triangular shape and the interval between the two mask patterns PP is very close to each other with the connection part 115 interposed therebetween .
  • the center portion 111 has a taper angle of about 45 degrees.
  • FIG. 8 is a perspective view of a base plate 40, 40 'according to various embodiments of the present invention.
  • FIG. 8 is an exaggerated representation of a portion of the pattern 40, 40 ', and is not limited to the shape shown in FIG.
  • the base plate 40 may include a conductive base material 41 and a plurality of insulation portions 50.
  • the mother plate 40 can be used as a cathode in electroforming.
  • the base plate 40 preferably includes a conductive base material 41.
  • metal oxide may be generated on the surface, impurities may be introduced in the course of metal production, and in the case of a polycrystalline silicon substrate, an inclusion or a grain boundary may exist.
  • impurities may be introduced in the course of metal production, and in the case of a polycrystalline silicon substrate, an inclusion or a grain boundary may exist.
  • acid resistance may be weak.
  • An element that hinders the uniform formation of an electric field on the surface of the base plate 40, such as metal oxide, impurities, inclusions, grain boundaries, and the like, is referred to as " Defect ". Due to the defect, a uniform electric field is not applied to the negative electrode of the above-described material, so that a part of the plating film 100 can be formed non-uniformly.
  • the position of the pattern formed on the mask may be changed due to the nonuniform characteristics between crystal grains by a heat treatment process for reducing the thermal expansion coefficient of the electroplated film, have.
  • Unevenness of the plated film 100 and the plated film pattern PP in implementing ultra high image quality of the UHD class or higher may adversely affect pixel formation. Since the pattern (PP) width of the FMM and the shadow mask can be formed to a size of several to several tens of micrometers, preferably less than 40 micrometers, even a defect of a few micrometers in size to be.
  • an additional process for removing metal oxide, impurities and the like may be performed.
  • another defect such as etching of the cathode body material may be caused have.
  • the present invention can use a base material 41 made of a single crystal silicon material.
  • the substrate 41 may be doped with a high concentration of 10 < 19 > or more so as to have conductivity. The doping may be performed on the entire surface of the substrate 41 or may be performed only on the surface portion of the substrate 41.
  • a plurality of insulating portions 50 may be formed on at least one surface of the conductive base material 41.
  • the insulating portion 50 is a portion formed (protruded) on one surface of the substrate 41 (at an embossed angle), and may have an insulating property to prevent the formation of the plated film 100.
  • the insulating portion 50 may be formed of any one of photoresist, silicon oxide, and silicon nitride.
  • the insulating portion 50 may be formed of silicon oxide or silicon nitride on the base 41 by a method such as vapor deposition or the like and may be formed by thermal oxidation or thermal nitridation It can also be used.
  • a photoresist may be formed using a printing method or the like.
  • the insulating portion 50 may have a thickness of about 5 ⁇ to about 20 ⁇ so as to be thicker than the plating film 100
  • Each of the insulating portions 50 may have a shape having a smaller width from the upper portion to the lower portion.
  • the vertical side surface of the insulating portion 50 may have an inverted tapered shape.
  • the insulating portion 50 may be formed on the conductive base material 41 so as to have a pattern. That is, the area occupied by the insulating portion 50 on the conductive base material 41 may have a pattern, and the area occupied by the insulating portion 50 may correspond to the mask pattern PP.
  • the plated film 100 is formed from the exposed surface of the substrate 41 in the electrophotographic plating process to be described later and the formation of the plated film 100 is prevented in the region where the insulative portion 50 is disposed, . Since the base plate 40 can form a pattern up to the process of forming the plating film 100, the base plate 40 can be used in combination with a mold and a negative electrode.
  • the base plate 40 of the present invention has a shape in which the width of the insulation portion 50 decreases from the upper portion to the lower portion and the optional insulation portion 51 and the insulation portion 52 adjacent thereto form at least the upper portions 51a and 52a ) Are connected (OR). That is, the upper portions 51a and 52a of the mutually adjacent insulating portions 51 and 52 may be connected and the lower portions 51b and 52b may not be connected.
  • the connection (OR) of the upper portions 51a and 52a means that the insulating portions 51 and 52 are further provided with insulating portions of the same material so as to connect the two insulating portions 51 and 52, It is to be understood that the upper portions 51a and 52a are overlapped with each other as the spacing between the insulating portions 51 and 52 is narrow.
  • FIG. 8 (a) shows the top portions 51a and 52a are overlapped (OR), and FIG. 8 (b) shows the insulating portions 51 'and 52' As shown in FIG.
  • any insulating portion 51 and adjacent insulating portion 52 may form an empty space TR without connecting the lower portions 51b and 52b.
  • the empty space TR is also referred to as a " tunnel space " TR.
  • the height, width, and size of the tunnel space TR depend on the (reverse) taper angle of the insulating portions 50, 51, 52, ..., the thickness of the upper portions 51a, can be changed. Therefore, it is possible to control the pixel interval in various ways.
  • controlling the height, width, size, etc. of the tunnel space TR corresponds to controlling the size of the mask pattern PP of the plated film 100 (mask 100)
  • the control may correspond to the control of the pixel interval. For example, since the width of the mask pattern PP may be smaller than 40 ⁇ m, the distance between the tunnel space TR and the neighboring tunnel space TR is preferably smaller than 40 ⁇ m.
  • the height of the tunnel space TR is formed to be smaller than the height of the insulating portion 50.
  • the vertical cross-sectional shape of the tunnel space TR may have a triangular shape.
  • the triangular shape includes rounded corners and triangular shapes as a whole.
  • FIG. 8A shows an insulating portion 50 having an inverted tapered shape in which upper and lower portions are substantially rectangular planes and an upper portion 51a of the insulating portion 52 adjacent to the insulating portion 51 ) Indicates that the corner portions are overlapped (OR).
  • the plurality of insulating portions 50 are arranged along one direction while being overlapped (OR) with each other. In this case, the tunnel space TR appears in one direction.
  • FIG. 8 (b) shows an insulating part 50 'having an inverted tapered shape in which the upper part and the lower part are substantially rectangular planes, and the upper edge of an optional insulating part 51' and the insulating part 52 ' Indicates that the vertex portions are connected (OR ') [or overlap (OR)].
  • the plurality of insulating portions 50 are arranged in two directions (for example, the X and Y-axis directions) while being interconnected (OR ').
  • the tunnel space TR ' is opened in two directions.
  • 9 is an electron micrograph showing the shape of an insulation part according to various embodiments of the present invention.
  • FIG. 9 (a) shows a conventional base plate 40 ".
  • FIG. 9 (b) is a plan view showing a state in which a plurality of insulating portions 50 are arranged along one direction shown in FIG. 8 (a), the upper portion of the insulating portion 50 is overlapped, Of the base plate 40, as shown in Fig.
  • 9 (c) and 9 (d) show a state in which a plurality of insulating portions 50 'are arranged along two directions shown in FIG. 8 (b) and the upper portion of the insulating portion 50' ) And forming a tunnel space TR 'in the lower part thereof.
  • the base plate 40 or 40 'of the present invention can form the plating film only on the tunnel spaces TR and TR', and the shape of the side surface in all portions of the mask 100 And may have a triangular shape. That is, when the electroplating is performed using the base plates 40 and 40 ', the mask 100 does not have the tapered central portion 111 (see FIG. 5) (See FIG. 5). By using the base plates 40 and 40 ', a super-high-quality OLED can be realized.
  • FIG. 10 is a schematic view showing a manufacturing process of the mask 100 according to an embodiment of the present invention.
  • the process of manufacturing the mask 100 including both the end surface on the A-A 'side and the surface on the B-B' side in FIG. 5 will be described using the base plate 40 of FIG. 8 (a).
  • (B1), (c1) and (d1) show the process of forming the cross-sectional shape on the A-A 'side and the process of forming the cross-sectional shape on the B-B' side is shown in (b2), (c2) and (d2).
  • a conductive base material 41 is prepared so that electroforming can be performed.
  • the mother plate 40 including the conductive substrate 41 may be used as a cathode in electroplating. It has been described above that the conductive substrate 41 can be made of monocrystalline silicon.
  • the insulating portion 50 can be formed on at least one surface of the base material 41.
  • the insulating portion 50 preferably has an inverted tapered shape. 10 (b2), at least the upper portions 51a and 52a are connected (ORed) (or overlapped (OR)) to the plurality of insulating portions 50 have. That is, at least the upper portions 51a and 52a of the insulation portion 51 closest to the predetermined insulation portion 51 are connected (ORed) to form a bridge, and the lower portion 51b , 52b can form an empty space TR and a tunnel space TR without being overlapped.
  • an anode body (not shown) facing the base plate 40 (or the anode body 40) is prepared.
  • An anode body (not shown) is immersed in a plating liquid (not shown), and all or a part of the base plate 40 may be immersed in a plating liquid (not shown).
  • the plating film 100 may be formed by electrodeposition on the surface of the base plate 40 due to the electric field formed between the base plate 40 (or the anode body 40) and the anode body facing the anode plate. However, since the plating film 100 is formed only on the exposed surface of the conductive substrate 41 and the plating film 100 is not formed on the surface of the insulating portion 50, a pattern PP is formed on the plating film 100 .
  • the plating liquid may be a material of the plating film 100 constituting the mask 100 as an electrolytic solution.
  • a thin plate of Invar which is an iron nickel alloy
  • a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as a plating solution.
  • a thin plate of Super Invar which is an iron nickel cobalt alloy
  • a mixed solution of a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions It can also be used as a plating solution.
  • Inverted thin plates and super thinned thin plates can be used as FMM (Fine Metal Mask) and Shadow Mask in the manufacture of OLED.
  • the thin plate-environment is a thermal expansion coefficient of about 1.0 X 10 -6 / °C
  • Super Invar sheet was about 1.0 X the thermal expansion coefficient of 10 -7 / °C So that the pattern shape of the mask is not likely to be deformed due to heat energy, and thus it is mainly used in high-resolution OLED manufacturing.
  • a plating solution for a desired plating film 100 may be used without limitation. In the present specification, description will be given assuming that the manufacturing of the thin insulating film 100 is a main example.
  • the thickness of the plating film 100 may be smaller than the thickness of the insulating portion 50.
  • the plated film 100 is filled in the pattern space of the insulating portion 50 and is electrodeposited, so that the plating film 100 can be formed with a tapered shape having a phase opposite to the pattern of the insulating portion 50 (refer to (c1) in FIG.
  • each of the insulation portions 50 may form a mask pattern PP corresponding to R, G, and B of the mask 100 body.
  • the shape of the side surface of the mask pattern PP may be formed to be inclined in a substantially tapered shape, and the inclined angle (taper angle) may be about 45 to 65 degrees.
  • the masking cell 110 (central portion 111) having a tapered side cross-sectional shape between the insulating portions 50 may be formed by electrodeposition.
  • the masking cell 110 may be formed with a thickness T1 that does not exceed the insulating portion 50.
  • the masking cell 110 (connecting portion 115) having a triangular shape or a side sectional shape of a triangle having at least one of the sides and edges rounded is electrodeposited in the tunnel space TR Lt; / RTI >
  • the masking cell 110 (connection portion 115) may be formed to have a thickness T2 that does not exceed the tunnel space TR.
  • the method of electroplating in the tunnel space TR is referred to as " tunnel plating ", and the plated mask in the tunnel space TR is referred to as " tunnel mask ". That is, the connection unit 115 may be referred to as a tunnel mask.
  • the plating film formed in the tunnel space TR may constitute a connecting portion 115 that integrally connects the masking cells 110 (the central portions 111). Since the plating film 100 is formed from the surface of the conductive substrate 41 during the electrophotographic plating process, the plating film is first formed in the tunnel space TR having a small thickness (low in height) When electroplating is performed to thicken the plated film 100, the masking cell 110 (the central portion 111) can be formed.
  • the plating film 100 can be subjected to heat treatment.
  • the heat treatment may be performed at a temperature of 300 ° C to 800 ° C.
  • the invar sheet produced by electroplating is higher in thermal expansion coefficient than the invar sheet produced by rolling.
  • the thermal expansion coefficient can be lowered by performing the heat treatment on the thinned plate, which may cause slight deformation of the thinned plate.
  • the mask pattern PP formed in the space portion occupied by the insulating portion 50 of the base plate 40 Is kept constant, and there is an advantage that fine deformation due to the heat treatment can be prevented.
  • the base plate 40 (or the anode body 40) is lifted out of the plating liquid (not shown), and then the plating film 100 and the base plate 40).
  • the step of removing the insulating portion 50 may be further performed before the plating film 100 and the base plate 40 are separated.
  • the portion where the plating film 100 is formed constitutes the mask 100 (or the mask body), and the plating film 100 is not formed
  • the mask pattern PP can be formed.
  • 9 is an electron micrograph showing the shape of an insulation part according to various embodiments of the present invention.
  • FIG. 9 (a) shows a base plate 40 " including a generally inverted tapered insulation portion 50, which does not form a tunnel space TR, and Fig. 9 (b) And the upper portion of the insulating portion 50 is overlapped to form the tunnel space TR in the lower portion.
  • the mask 100 can be manufactured by forming a plating film only on the tunnel space TR, and the shape of the side end face in all portions of the mask 100 can have a triangular shape. That is, when the electroplating is performed using the base plate 40, the mask 100 does not have the tapered central portion 111, and all the portions of the mask 100 have the same shape as the connection portion 115 will be. By using such a matrix, a super-high-quality OLED can be realized.
  • the present invention has the effect of finely forming the mask pattern PP by performing electroplating in the lower space TR between the insulating portions 50. [ Thus, it is possible to realize an OLED of super high image quality which can not be achieved by the conventional method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 마스크 및 마스크의 제조 방법, 모판 및 모판의 제조 방법에 관한 것이다. 본 발명에 따른 마스크(100)는, 전주 도금(Electroforming)으로 제조된 마스크로서, 마스크 바디 및 복수의 마스크 패턴(PP)을 포함하고, 마스크 바디는 복수의 마스킹 셀(110)을 포함하며, 마스킹 셀(110)의 중심부(111)의 두께는 마스킹 셀(111)의 테두리부(115)의 두께보다 두꺼운 것을 특징으로 한다.

Description

마스크 및 마스크의 제조 방법, 모판
본 발명은 마스크 및 마스크의 제조 방법, 모판에 관한 것이다. 보다 상세하게는, 절연부의 터널 공간에서 도금을 수행하여 미세한 패턴을 형성할 수 있는 마스크 및 마스크의 제조 방법, 모판에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1은 종래의 화소 형성 공정을 나타내는 개략도이다.
도 1의 (a)를 참조하면, FMM 법을 사용하는 화소 형성 공정을 위해, 먼저, 기판(10)과 패턴이 형성된 새도우 마스크(13)를 최대한 밀착시킨다. 그리고, 소스 공급 수단(15)을 통해 유기물, 저분자 등의 소스(17)를 증착한다. 새도우 마스크(13)를 얼라인하면서 R, G, B 소스(17)를 순차적으로 증착하여 화소(18)를 형성한다. 하지만, 도 1의 (a)와 같이, 새도우 마스크(13)의 패턴(PP')이 수직하게 형성되면, 소스(17)의 증착 경로가 패턴 벽에 가려지게 되는 새도우 이펙트(Shadow Effect)에 의해 화소 패턴(F)과 정확히 일치하도록 증착되지 않는 문제점이 발생하였다. 그리하여, 도 1의 (b)와 같이, 새도우 마스크(13')의 패턴(PP)을 테이퍼(Taper) 형상(S)으로 경사지게 형성하여 오차를 최소화 하는 방법이 제안되었다. 이 밖에, FMM 법에 있어서 새도우 마스크(13)의 두께, 기판(10)과 새도우 마스크(13)의 간격, 새도우 마스크(13)의 정렬 등이 패턴 정밀도 향상을 위해 고려될 수 있다.
도 2는 종래의 고해상도 OLED 형성을 위한 새도우 마스크(13')를 나타내는 개략도이다.
고해상도의 OLED를 구현하기 위해 패턴의 크기가 줄어들고 있다. 도 2와 같이, 고해상도의 화소(18)를 구현하려면, 새도우 마스크(13')에서 화소 간격 및 화소 크기 등을 줄여야 한다. 화소 크기는 새도우 마스크(13')의 패턴(PP) 폭을 줄이는 것으로 가능하다. 하지만, 화소 간격을 줄이는 것에는 한계가 있다. 화소(18) 간격을 P -> P'로 줄일 수 있지만, 새도우 마스크(13')의 두께와 테이퍼 형상(S)을 고려하면, P' 크기의 폭을 가지는 새도우 마스크(13")보다 더 폭을 줄일 수는 없게 된다. 즉, P'의 크기는 P' = 2T/tanθ (T는 새도우 마스크의 두께, θ는 테이퍼 각도)로 제한되게 되는 문제점이 있었다. 또한, 약 30~50 ㎛정도 두께의 새도우 마스크(13')에 패턴을 경사지게 형성(S)하는 과정에서, 미세한 화소 간격 및 화소 크기에 맞는 패터닝(13")을 하기 어렵기 때문에 가공 공정에서 수율이 나빠지는 문제점이 있었다.
따라서, 본 발명은 마스크 패턴을 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 마스크 및 마스크의 제조 방법, 모판을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 절연부 사이의 하부 공간에서 전주 도금을 수행하여 마스크 패턴을 구성할 수 있는 마스크 및 마스크의 제조 방법, 모판을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 제조된 마스크로서, 마스크 바디 및 복수의 마스크 패턴을 포함하고, 마스크 바디는 복수의 마스킹 셀을 포함하며, 마스킹 셀의 중심부의 두께는 마스킹 셀의 테두리부의 두께보다 두꺼운, 마스크에 의해 달성된다.
소정의 마스크 패턴과 이에 가장 가깝게 이웃하는 마스크 패턴의 사이 공간에 연결부가 형성되고, 마스킹 셀은 인접하는 마스킹 셀과 연결부를 통해 일체로 연결될 수 있다.
연결부는 마스크 바디 중에서 가장 얇게 형성되는 부분일 수 있다.
연결부의 측단면의 형상은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상일 수 있다.
소정의 마스크 패턴과 이에 두번째로 가깝게 이웃하는 마스크 패턴의 사이 공간에 마스킹 셀이 형성될 수 있다.
마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성되는 부분일 수 있다.
마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재 및 기재의 일면 상에 패턴을 가지며 형성되는 복수의 절연부를 포함하는 음극체를 제공하는 단계; (b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; 및 (c) 음극체의 표면에서 도금막이 형성되어 복수의 마스킹 셀을 포함하는 마스크 바디를 구성하고, 절연부의 표면에서 도금막의 형성이 방지되어 복수의 마스크 패턴을 구성하는 단계를 포함하고, 마스킹 셀의 테두리부의 적어도 일부는 절연부의 터널 공간에서 도금되어 마스킹 셀의 중심부보다 얇은 두께로 형성되는, 마스크의 제조 방법에 의해 달성된다.
터널 공간은 소정의 절연부와 이에 가장 가깝게 이웃하는 절연부의 적어도 상부가 중첩되어 형성될 수 있다.
터널 공간에서 형성된 도금막이 마스킹 셀 사이를 일체로 연결하는 연결부를 구성할 수 있다.
(c) 단계에서, 터널 공간에 도금막을 형성한 후 더 도금을 수행하여 마스킹 셀을 형성할 수 있다.
소정의 절연부와 이에 두번째로 가깝게 이웃하는 절연부는 중첩되는 부분 없이 이격 배치되고, 이격 배치된 사이 공간에서 형성된 도금막이 마스킹 셀을 구성할 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 기재; 및 전도성 기재의 일면 상에서 패턴을 구성하며 배치되는 복수의 절연부를 포함하며, 절연부는 상부에서 하부로 갈수록 폭이 작아지는 형상을 가지고, 소정의 절연부와 이에 이웃하는 절연부는 적어도 상부가 연결되는, 모판에 의해 달성된다.
소정의 절연부와 이에 이웃하는 절연부의 적어도 하부는 연결되지 않고 터널 공간을 형성할 수 있다.
절연부와 이에 이웃하는 절연부는 상부의 모서리 부분이 중첩거나, 상부의 모서리 꼭지점 부분이 중첩될 수 있다.
전도성 기재는 도핑된 단결정 실리콘 재질일 수 있다.
도핑은 적어도 1019 cm-3 이상 수행될 수 있다.
모판은 전주 도금에서 음극체(Cathode Body)로 사용될 수 있다.
상기와 같이 구성된 본 발명에 따르면, 마스크 패턴을 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 절연부 사이의 하부 공간에서 전주 도금을 수행하여 마스크 패턴을 구성할 수 있는 효과가 있다.
도 1은 종래의 화소 형성 공정을 나타내는 개략도이다.
도 2는 종래의 고해상도 OLED 형성을 위한 새도우 마스크(13')를 나타내는 개략도이다.
도 3은 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 마스크를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크의 확대도이다.
도 6은 도 5의 A-A', B-B', C-C' 측단면도이다.
도 7은 본 발명의 일 실시 예에 따른 마스크의 전자현미경 사진이다.
도 8은 본 발명의 여러 실시 예에 따른 모판의 사시도이다.
도 9는 본 발명의 여러 실시 예에 따른 절연부 형태를 나타내는 전자현미경 사진이다.
도 10은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
<부호의 설명>
40: 모판
41: 전도성 기재
50: 절연부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
110: 마스킹 셀
111: 중심부
115: 연결부, 테두리부, 모서리부
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
OR: 절연부 상부 중첩 영역
PP, PP1~PP4: 화소 패턴, 마스크 패턴
T1: 중심부 두께
T2: 연결부 두께
TR: 하부 공간, 터널 공간
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다. 도 4는 마스크를 나타내는 개략도이다.
도 3을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.
마스크(100)[도 4 참조]는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 4를 참조하면, 마스크(100)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상 또는 역테이퍼 형상 등을 가질 수 있다[도 6 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100)에 형성될 수 있다.
즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다. 이하에서는 화소 패턴(PP)을 마스크 패턴(PP)과 혼용한다.
도 5는 본 발명의 일 실시 예에 따른 마스크의 확대도이다. 도 6은 도 5의 A-A', B-B', C-C' 측단면도이다.
도 5 및 도 6을 참조하면, 마스크(100)의 바디는 복수의 마스킹 셀(110)을 포함할 수 있다. 마스킹 셀(110)은 마스크(100) 바디를 구성하는 단위 구성요소로 볼 수 있으며, 마스크 패턴(PP)에 따라 다른 형태를 가질 수 있다. 도 5에서는 사각형의 마스크 패턴(PP) 4개(PP1~PP4)가 세트를 이루어 반복적으로 배치되며, 마스크 패턴(PP)의 사이 공간의 마스크(100) 부분을 마스킹 셀(110)로 상정하여 설명한다. 또한, 이하에서는 마스킹 셀(110)과 이웃하는 마스킹 셀(110)을 연결하는 연결부(115)를 마스킹 셀(110)과 별도의 용어로 구분하여 설명하나, 마스킹 셀(110)은 연결부(115)와 물리적으로 엄격히 구분되는 요소는 아니며, 마스킹 셀(110)에 연결부(115)가 포함되는 개념임을 밝혀둔다. 즉, 연결부(115)는 마스킹 셀(110)에 포함되는 마스킹 셀(110)의 테두리부, 모서리부의 일부 또는 전부일 수 있으며, 연결부(115)와 마스킹 셀(110)의 중심부(111)가 일체로 연결되어 매트릭스 형태로 군집을 이룬 것이 마스크(100)라고 할 수 있다.
본 발명의 마스크(100)는 마스킹 셀(110)의 중심부(111)의 두께는 마스킹 셀의 테두리부(115)의 두께보다 두꺼운 것을 특징으로 한다. 테두리부(115)는 마스킹 셀(110)의 테두리, 모서리, 또는 이들의 일부 또는 전부를 모두 포함하는 개념으로 이해되어야 한다. 테두리부(115)는 연결부(115)로도 지칭될 수 있다.
도 5의 A-A' 및 도 6의 (a)를 참조하면, 소정의 마스크 패턴(PP)과 이에 두번째로 가깝게 이웃하는 마스크 패턴(PP)의 사이 공간에 마스킹 셀(110)[중심부(111)]이 형성될 수 있다. 예를 들어, 마스크 패턴 PP1과 가장 가깝게 이웃하는 마스크 패턴은 PP2, PP4이고, 두번째로 가깝게 이웃하는 마스크 패턴은 PP3이다. 마스크 패턴 PP1과 마스크 패턴 PP3의 사이에는 마스킹 셀(110)[중심부(111)]이 형성될 수 있으며, 두께 T1으로 형성될 수 있다. 두께 T1은 마스크(100)의 두께로 볼 수 있으며, 마스크(100) 바디 중에서 가장 두꺼운 두께라고 할 수 있다. 즉, 마스킹 셀(110)의 중심부(111)는 마스크(100) 바디 중에서 가장 두껍게 형성되는 부분일 수 있다.
A-A' 측단면에서의 마스킹 셀(110)[중심부(111)]의 형태는 테이퍼(taper) 형상 또는 역 테이퍼 형상(뒤집어 볼 경우)을 나타낼 수 있다. A-A' 측단면에서의 마스크(100)의 패턴(PP) 형태는 일반적인 테이퍼 형상의 마스크 패턴과 유사하다.
도 5의 B-B' 및 도 6의 (b)를 참조하면, 소정의 마스크 패턴(PP)과 이에 가장 가깝게 이웃하는 마스크 패턴(PP)의 사이 공간에 연결부(115)[또는, 마스킹 셀(110)의 모서리]가 형성될 수 있다. 예를 들어, 마스크 패턴 PP1과 가장 가깝게 이웃하는 마스크 패턴은 PP2, PP4이고, 두번째로 가깝게 이웃하는 마스크 패턴은 PP3이다. 마스크 패턴 PP1과 마스크 패턴 PP2, 마스크 패턴 PP1과 마스크 패턴 PP4의 사이에는 연결부(115)가 형성될 수 있으며, 두께 T2로 형성될 수 있다. 두께 T2는 T1보다 작은 값을 가지며, 마스크(100) 바디 중에서 가장 얇은 두께라고 할 수 있다. 즉, 마스킹 셀(110)의 연결부(115)[테두리부, 모서리부]는 마스크(100) 바디 중에서 가장 얇게 형성되는 부분일 수 있다. 정리하면, 마스크(100)는 마스킹 셀(110)의 중심부(111)에서 가장 두꺼운 T1의 두께를 가지고, 연결부(115)[테두리부, 모서리부]에서 가장 얇은 T2의 두께를 가질 수 있다.
마스킹 셀(110)은 인접하는 마스킹 셀(110)과 연결부(115)를 통해 일체로 연결될 수 있다. 다른 말로, 마스킹 셀(110)은 연결부(115)를 포함하며, 이웃하는 마스킹 셀(110)과 연결부(115)를 매개로 일체로 연결될 수 있다. 또 다른 말로, 한 쌍의 마스킹 셀(110)의 중심부(111)는 연결부(115)를 매개로 상호 일체로 연결될 수 있다.
도 5의 C-C' 및 도 6의 (c)를 참조하면, 마스크 패턴(PP)을 제외하고 마스킹 셀(110) 부분만을 확인할 수 있다. 마스킹 셀(110)은 폭(R1)으로 나타나는 중심부(111)와 폭(R2)로 나타나는 연결부(115)가 번갈아가면서 배치될 수 있다.
연결부(115)의 측단면 형상은 삼각형 형상을 가질 수 있다. 삼각형 형상은 변, 모서리 중 적어도 하나가 라운딩지고 전체적으로 삼각형 형상인 것도 포함한다. 이는 후술할, 본 발명의 모판(40)의 한 쌍의 절연부(51, 52)의 상부가 일부 중첩(OR)되고, 하부에 생기는 터널 공간(TR)에 도금막이 형성됨에 따른 결과이다[도 10의 (c2) 참조].
도 6에서 나타나는 마스크(100)는 뒤집어서 마스크 패턴(PP)이 테이퍼 형상을 나타내는 상태에서 대상 기판(900)에 밀착될 수 있다[도 3 참조]. 연결부(115)가 마스크(100)의 두께 T1보다 얇은 T2의 두께를 가지며, 테이퍼 형상이 아닌 삼각형 형상을 가지므로, 마스크 패턴(PP) 사이의 간격을 더욱 줄일 수 있고, 그만큼 OLED 화소(700)의 간격을 줄일 수 있게 된다. 도 6의 (a)에서의 마스크 패턴(PP) 사이의 간격(P)은 마스킹 셀(110)[중심부(111)]의 폭에 대응하는 반면, 도 6의 (b)에서의 마스크 패턴(PP) 사이의 간격(P")은 연결부(115)의 폭에 대응하는 것을 보면, OLED 화소(700)의 간격을 얼마나 더 줄일 수 있는지 쉽게 확인할 수 있다. OLED 화소(700)는 마스크 패턴(PP)는 통과한 증착된 유기물 소스(600)에 의해 형성되기 때문에, 마스크 패턴(PP)들의 간격이 곧 OLED 화소(700)의 간격에 대응할 수 있다.
도 2를 통해 전술한 바와 같이, 종래에는 마스크 패턴(PP)이 형성되는 부분에서의 마스크 두께를 조절할 수 없기 때문에, 화소 간격이 P'=2*T/tanθ [여기서, T는 마스크의 두께, θ는 테이퍼 각도]로 제한되는 문제점이 있었다. 본 발명에서는 연결부(115)의 두께(T2)를 낮추는 정도에 따라서 화소 간격 P"=2*T2/tanθ [여기서, T는 마스크의 두께, θ는 테이퍼 각도]를 대폭 줄일 수 있게 된다. 중심부(111)의 두께(T1)보다 연결부(115)의 두께(T2)가 50% 수준이라면, 종래의 화소 간격과 비교하여 화소 간격(P")을 반절로 줄일 수 있으므로, 해상도가 그 제곱인 4배로 상승되는 효과가 있다. 절연부(51, 52)의 상부가 중첩(OR)되는 두께에 따라서, 연결부(115)의 두께(T2)는 중심부(111)의 두께(T1)보다 50% 이하로도 조절할 수 있으므로, 해상도는 줄어든 두께에 제곱에 비례하도록 대폭 상승될 수 있다.
따라서, 본 발명의 마스크(100)는 마스크 패턴(PP)을 더욱 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 효과가 있다. 본 발명은 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르는 QHD의 화질을 넘어서, ~860 PPI, ~1600 PPI 등의 해상도를 가지는 4K UHD, 8K UHD의 초고화질, 혹은 그보다도 높은 화질을 구현할 수 있게 된다.
한편, 도 5에서는 마스킹 셀(100)의 중심부(111)와 연결부(115) 및 그 사이에 존재하는 마스크 패턴(PP)을 비교하기 위해서 A-A' 측단면, B-B' 측단면의 두가지 형태를 모두 포함하는 마스크(100)를 예시로 들어 설명한다. 하지만, 보다 초고화질을 구현하기 위해서 마스크 패턴(PP)이 모두 B-B' 측단면과 같은 형태로 나타나도록 모든 절연부(51, 52)의 상부를 중첩(OR)되도록 하고, 그 하부 공간[터널 공간(TR)]에서 도금막을 형성하는 것으로 마스크(100)의 제조를 완료할 수도 있다[도 9 참조]. 이 경우에는 마스크(100)의 모든 부분에서 마스크(100) 바디의 측단면의 형상이 삼각형 형상을 가질 수 있다. 즉, 마스크(100)가 테이퍼 형상의 중심부(111)를 구비하지 않고, 모든 마스크(100)의 바디 부분이 연결부(115)와 같은 형상을 가질 것이다.
다시, 도 5를 참조하면, 일 예로, 하나의 마스킹 셀(110) 주변에는 4개의 마스크 패턴(PP1~PP4)이 배치되고, 마스크 패턴(PP)들의 모서리, 마스킹 셀(110)들의 모서리는 라운징지게 형성될 수 있다. 또한, 마스크 패턴(PP)과 마스킹 셀(110)은 격자 형태로 번갈아 배치될 수 있다. 이른바, 펜타일(pentile) 구조를 가질 수 있다.
도 7은 본 발명의 일 실시 예에 따른 마스크의 전자현미경 사진이다. 도 7의 (a)는 격자 형태로 번갈아 배치된 마스크 패턴(PP)과 마스킹 셀(110)을 나타내고, 도 7의 (b)는 하나의 마스킹 셀(110)을 확대하여 나타내며, 도 7의 (c)는 마스킹 셀(110)의 측단면 형상을 나타낸다.
도 7의 (a)를 참조하면, 마스킹 셀(110)의 중심부(111)가 두껍게 형성되고, 연결부(115)[모서리부, 테두리부]가 얇게 형성된 것을 확인할 수 있다. 그리고, 도 7의 (b)를 참조하면, 연결부(115)의 단면이 삼각형 형상을 가지며, 연결부(115)를 사이에 두고 두 개의 마스크 패턴(PP)의 간격이 매우 근접하게 형성되었음을 확인할 수 있다. 그리고, 도 7의 (c)를 참조하면, 중심부(111)가 약 45°의 테이퍼 각도를 나타내는 것을 확인할 수 있다.
도 8은 본 발명의 여러 실시 예에 따른 모판(40, 40')의 사시도이다. 도 8은 모판(40, 40')의 일부를 과장되게 표현한 것이며, 도 8에 도시된 형태로 제한되는 것은 아님을 밝혀둔다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 모판(40)은 전도성 기재(41) 및 복수의 절연부(50)를 포함할 수 있다.
모판(mother plate; 40)은 전주 도금(electroforming)에서 음극체(cathode)로 사용될 수 있다. 전주 도금을 수행할 수 있도록, 모판(40)은 전도성 기재(41)를 포함하는 것이 바람직하다.
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(40)의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다. 또한, 다결정 기판 소재의 경우에는 전주 도금막의 열팽창 계수를 감소시키기 위한 열처리 공정에 의해 결정립 간의 불균일한 특성으로 인해 마스크에 형성된 패턴의 위치가 달라질 수 있고, 이는 화소의 증착 위치의 변경으로 이어지는 문제가 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(100) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴(PP) 폭은 수 내지 수십㎛의 크기, 바람직하게는 40㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 단결정 실리콘 재질의 기재(41)를 사용할 수 있다. 전도성을 가지도록, 기재(41)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(41)의 전체에 수행될 수도 있으며, 기재(41)의 표면 부분에만 수행될 수도 있다.
복수의 절연부(50: 51, 52, ...)는 전도성 기재(41)의 적어도 일면 상에 형성될 수 있다. 절연부(50)는 기재(41)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(100)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(50)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(50)는 기재(41) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(41)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 방법 등을 이용하여 포토레지스트를 형성할 수도 있다. 포토레지스트를 사용하여 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다. 절연부(50)는 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다
각각의 절연부(50)는 상부에서 하부로 갈수록 폭이 작아지는 형상을 가질 수 있다. 예를 들어, 절연부(50)의 수직 측단면은 역 테이퍼 형상을 가질 수 있다.
절연부(50)는 패턴을 가지도록 전도성 기재(41) 상에 형성될 수 있다. 즉, 절연부(50)가 전도성 기재(41) 상에서 점유하는 영역은 패턴을 가질 수 있고, 절연부(50)가 점유하는 영역은 마스크 패턴(PP)에 대응할 수 있다. 후술할 전주 도금 과정에서 기재(41)의 노출된 표면으로부터 도금막(100)이 형성되고, 절연부(50)가 배치되는 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 모판(40)은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체와 병기하여 사용될 수 있다.
본 발명의 모판(40)은 절연부(50)가 상부에서 하부로 갈수록 폭이 작아지는 형상을 가지고, 임의의 절연부(51)와 이에 이웃하는 절연부(52)는 적어도 상부(51a, 52a)가 연결(OR)되는 것을 특징으로 한다. 즉, 상호 이웃하는 절연부(51, 52)의 상부(51a, 52a)가 연결되고, 하부(51b, 52b)는 연결되지 않을 수 있다. 여기에서 상부(51a, 52a)가 연결(OR)된다는 것은, 절연부(51, 52)의 상부에 동일한 재질의 절연부가 더 개재되어 두 절연부(51, 52)를 연결하는 형태, 또는 동일한 형태의 절연부(51, 52)의 간격이 좁게 형성됨에 따라 상부(51a, 52a)가 중첩된 형태를 모두 포함하는 의미로 이해되어야 한다. 이렇게 상부(51a, 52a)가 연결, 중첩(OR)되는 부분을 "브릿지(bridge)"라고도 지칭한다. 도 8의 (a)는 상부(51a, 52a)가 중첩(OR)된 형태라고 볼 수 있고, 도 8의 (b)는 중첩(OR)된 정도가 보다 작고 절연부(51', 52')의 상부 사이가 연결된 형태에 가깝다고 볼 수 있다.
도 8을 더 참조하면, 임의의 절연부(51)와 이에 이웃하는 절연부(52)는 하부(51b, 52b)가 연결되지 않고 빈 공간(TR)을 형성할 수 있다. 여기서, 빈 공간(TR)을 "터널 공간"(TR)이라고도 지칭한다.
터널 공간(TR)의 높이, 폭, 크기 등은 절연부(50: 51, 52, ...)의 (역)테이퍼 각도, 연결/중첩(OR)되는 상부(51a, 52a)의 두께 등에 따라 변경될 수 있다. 따라서, 화소 간격을 다양하게 제어하는 것이 가능하다.
전주 도금 과정에서 절연부(50) 상에서는 도금막(100)의 형성이 방지되어 도금막(100)이 패턴(PP)을 가지게 되고, 도금막(100)은 터널 공간(TR) 내에서 형성될 수 있다. 따라서, 터널 공간(TR)의 높이, 폭, 크기 등을 제어하는 것은 도금막(100)[마스크(100)]의 마스크 패턴(PP) 크기를 제어하는 것에 대응하고, 마스크 패턴(PP) 크기의 제어는 화소 간격의 제어에 대응할 수 있다. 일 예로, 마스크 패턴(PP)의 폭은 40㎛보다 작은 크기로 형성될 수 있으므로, 터널 공간(TR)과 이웃하는 터널 공간(TR)의 거리는 40㎛보다 작은 크기로 형성되는 것이 바람직하다.
물론, 터널 공간(TR)의 높이는 절연부(50)의 높이보다 작게 형성된다. 절연부(50)가 역테이퍼 형상인 경우, 터널 공간(TR)의 수직 측단면 형상은 삼각형 형상을 가질 수 있다. 삼각형 형상은 변, 모서리가 라운딩지고 전체적으로 삼각형 형상인 것도 포함한다.
도 8의 (a)는 상부와 하부가 대략 사각형 평면이고, 역테이퍼 형상을 가지는 절연부(50)에서, 임의의 절연부(51)와 이에 이웃하는 절연부(52)의 상부(51a, 52a) 모서리 부분이 중첩(OR)되는 것을 나타낸다. 복수의 절연부(50)들은 상호 중첩(OR)된 채로 한 방향을 따라 배치되어 있다. 여기에서는 터널 공간(TR)이 한 방향으로 뚫린 형태가 나타난다.
도 8의 (b)는 상부와 하부가 대략 사각형 평면이고, 역테이퍼 형상을 가지는 절연부(50')에서, 임의의 절연부(51')와 이에 이웃하는 절연부(52')의 상부 모서리 꼭지점 부분이 연결(OR')[또는, 중첩(OR)]되는 것을 나타낸다. 복수의 절연부(50)들은 상호 연결(OR')된 채로 두 방향(일 예로, X, Y축 방향)을 따라 배치되어 있다. 여기에서는 터널 공간(TR')이 두 방향으로 뚫린 형태가 나타난다.
도 9는 본 발명의 여러 실시 예에 따른 절연부 형태를 나타내는 전자현미경 사진이다.
도 9의 (a)는 종래의 모판(40")을 나타낸다. 절연부(50")가 상호 연결/중첩되지 않고 터널 공간(TR)을 형성하지 않는, 일반적인 역테이퍼 형상의 절연부(50")를 포함하는 모판(40")의 전자현미경 사진이다.
도 9의 (b)는 도 8의 (a)에 도시된, 한 방향을 따라 복수의 절연부(50)가 배치되고, 절연부(50)의 상부가 중첩되어, 하부에 터널 공간(TR)을 형성하는 모판(40)의 전자현미경 사진이다.
도 9의 (c) 및 (d)는 도 8의 (b)에 도시된, 두 방향을 따라 복수의 절연부(50')가 배치되고, 절연부(50')의 상부가 중첩(OR')되어, 하부에 터널 공간(TR')을 형성하는 모판(40')의 전자현미경 사진이다.
위와 같이, 본 발명의 모판(40, 40')은 터널 공간(TR, TR')에만 도금막을 형성하여 마스크(100)를 제조할 수 있고, 마스크(100)의 모든 부분에서 측단면의 형상이 삼각형 형상을 가질 수 있다. 즉, 이 모판(40, 40')을 사용하여 전주 도금을 수행하면, 마스크(100)가 테이퍼 형상의 중심부(111)[도 5 참조]를 구비하지 않고, 모든 마스크(100)의 부분이 연결부(115)[도 5 참조]와 같은 형상을 가질 것이다. 이러한 모판(40, 40')을 사용하여 보다 초고화질의 OLED를 구현할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 마스크(100)의 제조 과정을 나타내는 개략도이다. 이하에서는, 도 8의 (a)의 모판(40)을 사용하여, 도 5의 A-A' 측단면, B-B' 측단면의 두가지 형태를 모두 포함하는 마스크(100)를 제조하는 과정을 설명한다. A-A' 측단면 형태의 형성 과정은 (b1), (c1), (d1)에 도시하고, B-B' 측단면 형태의 형성 과정은 (b2), (c2), (d2)에 도시한다.
먼저, 도 10의 (a)를 참조하면, 전주 도금(electroforming)을 수행할 수 있도록, 전도성 기재(41)를 준비한다. 전도성 기재(41)를 포함하는 모판(mother plate; 40)은 전주 도금에서 음극체(cathode)로 사용될 수 있다. 전도성 기재(41)는 단결정 실리콘을 사용할 수 있음은 상술한 바 있다.
다음으로, 도 10의 (b1) 및 (b2)를 참조하면, 기재(41)의 적어도 일면 상에 절연부(50)를 형성할 수 있다. 절연부(50)는 역 테이퍼 형상을 가지는 것이 바람직하다. 한편, 도 10의 (b2)를 참조하면, 복수의 절연부(50: 51, 52, ...)는 적어도 상부(51a, 52a)가 연결(OR)[또는, 중첩(OR)]될 수 있다. 즉, 소정의 절연부(51)와 이에 가장 가깝게 이웃하는 절연부(52)의 적어도 상부(51a, 52a)가 연결(OR)[또는, 중첩(OR)]되어 브릿지를 형성하고, 하부(51b, 52b)는 중첩되지 않고 빈 공간(TR), 터널 공간(TR)을 형성할 수 있다.
다음으로, 도 10의 (c1) 및 (c2)를 참조하면, 모판(40)[또는, 음극체(40)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(40)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(40)[또는, 음극체(40)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(100)이 모판(40)의 표면에서 전착되어 생성될 수 있다. 다만, 전도성 기재(41)의 노출된 표면에서만 도금막(100)이 생성되며, 절연부(50) 표면에서는 도금막(100)이 생성되지 않으므로, 도금막(100)에 패턴(PP)이 형성될 수 있다.
도금액은 전해액으로서, 마스크(100)를 구성할 도금막(100)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(20)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(100)에 대한 도금액을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)을 제조하는 것을 주된 예로 상정하여 설명한다.
기재(41) 표면으로부터 도금막(100)이 전착되면서 두꺼워지기 때문에, 절연부(50)의 상단을 넘기 전까지만 도금막(100)을 형성하는 것이 바람직하다. 즉, 절연부(50)의 두께보다 도금막(100)의 두께가 더 작을 수 있다. 도금막(100)은 절연부(50)의 패턴 공간에 채워지며 전착되므로, 절연부(50)의 패턴과 역상을 가지는 테이퍼 형상을 가지며 생성될 수 있다[도 10의 (c1) 참조].
절연부(50)가 절연 특성을 가지므로, 절연부(50)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(40)에서 도금막(100)이 생성되지 않는, 절연부(50)에 대응하는 부분은 도금막(100)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 절연부(50) 각각은 마스크(100) 바디의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다. 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다.
도 10의 (c1)에서는 절연부(50) 사이에서 테이퍼 형상의 측단면 형상을 가지는 마스킹 셀(110)[중심부(111)]가 전착되어 생성될 수 있다. 마스킹 셀(110)은 절연부(50)를 초과하지 않는 두께(T1)로 형성될 수 있다.
한편, 도 10의 (c2)에서는, 터널 공간(TR) 내에서 삼각형, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형의 측단면 형상을 가지는 마스킹 셀(110)[연결부(115)]이 전착되어 생성될 수 있다. 마스킹 셀(110)[연결부(115)]은 터널 공간(TR)을 초과하지 않는 두께(T2)로 형성될 수 있다. 터널 공간(TR) 내에 전주 도금하는 방식을 "터널 도금"이라고 지칭하고, 터널 공간(TR) 내 도금된 마스크를 "터널 마스크"라고 지칭한다. 즉, 연결부(115)는 터널 마스크라고도 할 수 있다.
터널 공간(TR)에서 형성된 도금막은 마스킹 셀(110)[중심부(111)] 사이를 일체로 연결하는 연결부(115)를 구성할 수 있다. 전주 도금 과정에서 전도성 기재(41)의 표면으로부터 도금막(100)이 생성되기 때문에, 두께가 얇은(높이가 낮은) 터널 공간(TR)에서 먼저 도금막이 형성되어 연결부(115)가 구성되고, 계속 전주 도금이 수행되어 도금막(100)이 더 두꺼워지면 마스킹 셀(110)[중심부(111)]가 형성될 수 있다.
한편, 도금막(100)을 형성한 후에 도금막(100)에 열처리를 수행할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다. 일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 따라서, 모판(40)[또는, 기재(41)]과 마스크(100)가 접착된 상태에서 열처리를 수행하면, 모판(40)의 절연부(50)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다. 또한, 도금막(100)으로부터 모판(40)[또는, 기재(41)]을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(100)에 열처리를 수행하여도 인바 박판의 열팽창계수를 낮추는 효과가 있다.
따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(100)를 제조할 수 있는 이점이 있다.
다음으로, 도 10의 (d1) 및 (d2)를 참조하면, 모판(40)[또는, 음극체(40)]을 도금액(미도시) 바깥으로 들어올린 후, 도금막(100)과 모판(40)을 분리한다. 도금막(100)과 모판(40)의 분리 전에 절연부(50)를 제거하는 공정을 더 수행할 수도 있다. 도금액 바깥에서, 도금막(100)과 모판(40)를 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 마스크 패턴(PP)을 구성할 수 있다.
도 9는 본 발명의 여러 실시 예에 따른 절연부 형태를 나타내는 전자현미경 사진이다.
도 9의 (a)는 터널 공간(TR)을 형성하지 않는, 일반적인 역테이퍼 형상의 절연부(50)를 포함하는 모판(40")을 나타내고, 도 9의 (b)는 하나의 라인을 따라 절연부(50)의 상부가 중첩되어, 하부에 터널 공간(TR)을 형성하는 모판(40)을 나타낸다.
그리고, 도 9의 (c) 및 (d)는 마스크 패턴(PP)이 모두 도 5의 B-B' 측단면, 또는, 도 6의 (b)와 같은 형태로만 나타나도록, 모든 절연부(50)의 상부를 중첩(OR)되도록 한 것이다. 이 경우, 터널 공간(TR)에만 도금막을 형성하여 마스크(100)를 제조할 수 있고, 마스크(100)의 모든 부분에서 측단면의 형상이 삼각형 형상을 가질 수 있다. 즉, 이 모판(40)을 사용하여 전주 도금을 수행하면, 마스크(100)가 테이퍼 형상의 중심부(111)를 구비하지 않고, 모든 마스크(100)의 부분이 연결부(115)와 같은 형상을 가질 것이다. 이러한 모판을 사용하여 보다 초고화질의 OLED를 구현할 수 있다.
위와 같이, 본 발명은 절연부(50) 사이의 하부 공간(TR)에서 전주 도금을 수행하여 마스크 패턴(PP)을 미세하게 형성할 수 있는 효과가 있다. 그리하여, 기존의 방법으로는 달성할 수 없는 초고화질의 OLED를 구현할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.

Claims (17)

  1. 전주 도금(Electroforming)으로 제조된 마스크로서,
    마스크 바디 및 복수의 마스크 패턴을 포함하고,
    마스크 바디는 복수의 마스킹 셀을 포함하며, 마스킹 셀의 중심부의 두께는 마스킹 셀의 테두리부의 두께보다 두꺼운, 마스크.
  2. 제1항에 있어서,
    소정의 마스크 패턴과 이에 가장 가깝게 이웃하는 마스크 패턴의 사이 공간에 연결부가 형성되고,
    마스킹 셀은 인접하는 마스킹 셀과 연결부를 통해 일체로 연결되는, 마스크.
  3. 제2항에 있어서,
    연결부는 마스크 바디 중에서 가장 얇게 형성되는 부분인, 마스크.
  4. 제2항에 있어서,
    연결부의 측단면의 형상은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상인, 마스크.
  5. 제1항에 있어서,
    소정의 마스크 패턴과 이에 두번째로 가깝게 이웃하는 마스크 패턴의 사이 공간에 마스킹 셀이 형성되는, 마스크.
  6. 제5항에 있어서,
    마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성되는 부분인, 마스크.
  7. 제1항에 있어서,
    마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크.
  8. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 전도성 기재 및 기재의 일면 상에 패턴을 가지며 형성되는 복수의 절연부를 포함하는 음극체를 제공하는 단계;
    (b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; 및
    (c) 음극체의 표면에서 도금막이 형성되어 복수의 마스킹 셀을 포함하는 마스크 바디를 구성하고, 절연부의 표면에서 도금막의 형성이 방지되어 복수의 마스크 패턴을 구성하는 단계
    를 포함하고,
    마스킹 셀의 테두리부의 적어도 일부는 절연부의 터널 공간에서 도금되어 마스킹 셀의 중심부보다 얇은 두께로 형성되는, 마스크의 제조 방법.
  9. 제8항에 있어서,
    터널 공간은 소정의 절연부와 이에 가장 가깝게 이웃하는 절연부의 적어도 상부가 중첩되어 형성되는, 마스크의 제조 방법.
  10. 제9항에 있어서,
    터널 공간에서 형성된 도금막이 마스킹 셀 사이를 일체로 연결하는 연결부를 구성하는, 마스크의 제조 방법.
  11. 제8항에 있어서,
    (c) 단계에서, 터널 공간에 도금막을 형성한 후 더 도금을 수행하여 마스킹 셀을 형성하는, 마스크의 제조 방법.
  12. 제8항에 있어서,
    소정의 절연부와 이에 두번째로 가깝게 이웃하는 절연부는 중첩되는 부분 없이 이격 배치되고, 이격 배치된 사이 공간에서 형성된 도금막이 마스킹 셀을 구성하는, 마스크의 제조 방법.
  13. 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서,
    전도성 기재; 및
    전도성 기재의 일면 상에서 패턴을 구성하며 배치되는 복수의 절연부
    를 포함하며,
    절연부는 상부에서 하부로 갈수록 폭이 작아지는 형상을 가지고, 소정의 절연부와 이에 이웃하는 절연부는 적어도 상부가 연결되는, 모판.
  14. 제13항에 있어서,
    소정의 절연부와 이에 이웃하는 절연부의 적어도 하부는 연결되지 않고 터널 공간을 형성하는, 모판.
  15. 제13항에 있어서,
    절연부와 이에 이웃하는 절연부는 상부의 모서리 부분이 중첩되거나, 상부의 모서리 꼭지점 부분이 중첩되는, 모판.
  16. 제13항에 있어서,
    전도성 기재는 도핑된 단결정 실리콘 재질인, 모판.
  17. 제13항에 있어서,
    모판은 전주 도금에서 음극체(Cathode Body)로 사용되는, 모판.
PCT/KR2018/006457 2017-07-04 2018-06-07 마스크 및 마스크의 제조 방법, 모판 WO2019009526A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170084768A KR102246536B1 (ko) 2017-07-04 2017-07-04 마스크 및 마스크의 제조 방법
KR10-2017-0084768 2017-07-04
KR1020170093634A KR102055405B1 (ko) 2017-07-24 2017-07-24 모판 및 모판의 제조 방법
KR10-2017-0093634 2017-07-24

Publications (1)

Publication Number Publication Date
WO2019009526A1 true WO2019009526A1 (ko) 2019-01-10

Family

ID=64951077

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/006457 WO2019009526A1 (ko) 2017-07-04 2018-06-07 마스크 및 마스크의 제조 방법, 모판

Country Status (2)

Country Link
TW (1) TW201907225A (ko)
WO (1) WO2019009526A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027090A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电半导体显示技术有限公司 掩膜版和像素结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109913804B (zh) * 2019-03-27 2021-01-26 京东方科技集团股份有限公司 掩膜版及其制造方法
TWI826810B (zh) * 2021-07-30 2023-12-21 達運精密工業股份有限公司 金屬遮罩的製作方法及電鑄母板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878061A (en) * 1974-02-26 1975-04-15 Rca Corp Master matrix for making multiple copies
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2009167523A (ja) * 2007-12-18 2009-07-30 Hitachi Chem Co Ltd めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材
JP2010065297A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp マスクの製造方法
JP2014218747A (ja) * 2013-05-02 2014-11-20 ティージーオー テック．コーポレーション マスクおよびマスクの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878061A (en) * 1974-02-26 1975-04-15 Rca Corp Master matrix for making multiple copies
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2009167523A (ja) * 2007-12-18 2009-07-30 Hitachi Chem Co Ltd めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材
JP2010065297A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp マスクの製造方法
JP2014218747A (ja) * 2013-05-02 2014-11-20 ティージーオー テック．コーポレーション マスクおよびマスクの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027090A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电半导体显示技术有限公司 掩膜版和像素结构
US11313025B2 (en) 2019-08-09 2022-04-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Mask sheet and pixel structure

Also Published As

Publication number Publication date
TW201907225A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
WO2018128304A1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
WO2018221852A1 (ko) 프레임 일체형 마스크
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
WO2019009526A1 (ko) 마스크 및 마스크의 제조 방법, 모판
WO2018066844A1 (ko) 증착용 마스크로 사용되는 합금 금속박, 증착용 마스크 및 이들의 제조방법과 이를 이용한 유기 발광 소자 제조방법
KR20180087824A (ko) 프레임 일체형 마스크 및 그 제조방법
WO2018084448A2 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
KR101986525B1 (ko) 마스크의 제조 방법
KR20210091103A (ko) 프레임 일체형 마스크
WO2018097533A1 (ko) 프레임 일체형 마스크 및 그 제조방법
KR101989531B1 (ko) 마스크의 제조 방법
KR20180122173A (ko) 프레임 일체형 마스크의 제조 방법
WO2019054718A2 (ko) 프레임 일체형 마스크의 제조 방법
WO2019156348A1 (ko) 프레임 일체형 마스크 및 프레임 일체형 마스크의 제조 방법
WO2019172557A1 (ko) 프레임 일체형 마스크의 제조 방법
CN112424972A (zh) 掩模的制造方法、掩模及框架一体型掩模
WO2021096115A1 (ko) Oled 제조용 마스크 및 oled 제조 방법
WO2019054717A2 (ko) 프레임 일체형 마스크
JP2020500263A (ja) 母板、母板の製造方法、マスクの製造方法及びｏｌｅｄ画素蒸着方法
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
WO2018097532A1 (ko) 프레임 일체형 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
WO2019212178A1 (ko) 모판 및 마스크의 제조방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18829001

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18829001

Country of ref document: EP

Kind code of ref document: A1