JP2020500263A - 母板、母板の製造方法、マスクの製造方法及びoled画素蒸着方法 - Google Patents
母板、母板の製造方法、マスクの製造方法及びoled画素蒸着方法 Download PDFInfo
- Publication number
- JP2020500263A JP2020500263A JP2019523771A JP2019523771A JP2020500263A JP 2020500263 A JP2020500263 A JP 2020500263A JP 2019523771 A JP2019523771 A JP 2019523771A JP 2019523771 A JP2019523771 A JP 2019523771A JP 2020500263 A JP2020500263 A JP 2020500263A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- manufacturing
- pattern
- plating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 238000000151 deposition Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 55
- 238000007747 plating Methods 0.000 claims abstract description 131
- 238000005323 electroforming Methods 0.000 claims abstract description 42
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000002210 silicon-based material Substances 0.000 claims abstract description 26
- 230000007547 defect Effects 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 44
- 230000005684 electric field Effects 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 57
- 239000000243 solution Substances 0.000 description 29
- 229910001374 Invar Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000004070 electrodeposition Methods 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004680 force modulation microscopy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000002198 insoluble material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】母板、母板の製造方法、マスクの製造方法及びOLED画素蒸着方法を提供する。【解決手段】本発明による母板の製造方法は、電鋳メッキでマスク製造時に使われる母板20を製造する方法であって、(a)導電性単結晶シリコン材質である基材21を提供する段階と、(b)基材21の少なくとも一面上にパターンを有する絶縁部25を形成する段階と、を含むことを特徴とする。【選択図】図4
Description
本発明は、母板、母板の製造方法、マスクの製造方法及びOLED画素蒸着方法に係り、より詳細には、電鋳メッキ方式でメッキ膜を製造する過程で単結晶シリコン材質を採用した母板、母板の製造方法、マスクの製造方法及びOLED画素蒸着方法に関する。
最近、薄板製造において、電鋳メッキ(Electroforming)方法についての研究が進められている。電鋳メッキ方法は、電解液に陽極体、陰極体を浸漬し、電源を印加して、陰極体の表面上に金属薄板を電着させるので、極薄板を製造し、量産を期待することができる方法である。
一方、OLED製造工程で画素を形成する技術として、薄膜の金属マスク(Shadow Mask)を基板に密着させて、所望の位置に有機物を蒸着するFMM(Fine Metal Mask)法が主に使われる。
既存のマスク製造方法は、マスクとして使われる金属薄板を設け、金属薄板上にPR(Photoresist)コーティング後、パターニングを行うか、パターンを有するようにPRコーティングした後、エッチングを通じてパターンを有するマスクを製造する方法があった。
また、他の方法として、金属電極を用いて電鋳メッキ方式で金属電極上に薄膜をメッキで蒸着し、メッキ薄膜にパターンを形成してマスクを製造する方法があった。
前記のような従来のFMM製造過程は、毎回基板にPRをコーティングし、エッチングする工程が伴われるので、工程時間、コストが増加し、生産性が低くなるという問題点があった。
超高画質のOLED製造工程では、数μmの微細な欠陥も画素蒸着の失敗に繋がることができるので、マスク薄膜の表面に、不純物、介在物、空隙などの欠陥を最小化する必要がある。しかし、従来の金属材の電極を使用して電鋳メッキを行う場合、金属電極表面でマイクロスケールの欠陥、または結晶構造の不完全、不均一によって、電着されたメッキ膜の表面自体に欠陥が発生するという問題点があった。したがって、欠陥のない電極を使用するが、均一な厚さと表面状態とを有するFMM製造の始発点であると言える。
本発明は、前記のような従来技術の諸問題点を解決するために案出されたものであって、均一な厚さと優れた表面状態とを有するマスクを製造することができる母板、母板の製造方法、マスクの製造方法を提供することをその目的とする。
また、本発明は、母板を繰り返して再使用することができて、工程時間、コストを削減させ、生産性を向上させうる母板、母板の製造方法、マスクの製造方法を提供することをその目的とする。
本発明の前記目的は、電鋳メッキでOLED画素形成用マスク製造時に使われる母板(Mother Plate)を製造する方法であって、(a)導電性単結晶シリコン材質である基材を提供する段階と、(b)基材の少なくとも一面上にパターンを有する絶縁部を形成する段階と、を含む母板の製造方法によって達成される。
そして、本発明の前記目的は、電鋳メッキでOLED画素形成用マスク製造時に使われる母板を製造する方法であって、導電性単結晶シリコン材質であり、一面上に陰刻パターンが形成される基材と、陰刻パターン内に埋め込まれる絶縁部と、を含む母板の製造方法によって達成される。
基材は、少なくとも1019cm-3以上ドーピングされうる。
絶縁部は、フォトレジスト、シリコン酸化物、シリコン窒化物の材質のうち何れか1つであり得る。
基材の表面は、直径が2μm以上である0個/cm2〜1,156個/cm2の欠陥密度を有しうる。
絶縁部が形成された表面を除いた露出された単結晶シリコンの表面全部で均一な電場が形成されて、メッキ膜が形成され、絶縁部上でメッキ膜の形成が防止されて、メッキ膜がパターンを有し、パターンを有するメッキ膜は、FMMになりうる。
そして、本発明の前記目的は、電鋳メッキでOLED画素形成用マスク製造時に使われる母板であって、導電性単結晶シリコン材質の基材と、基材の少なくとも一面上にパターンを有しながら形成される絶縁部と、を含む母板によって達成される。
そして、本発明の前記目的は、電鋳メッキでOLED画素形成用マスク製造時に使われる母板であって、導電性単結晶シリコン材質の基材と、基材の少なくとも一面上に陰刻パターンが形成され、陰刻パターン内に形成される絶縁部と、を含む母板によって達成される。
基材の表面は、直径が2μm以上である0個/cm2〜1,156個/cm2の欠陥密度を有しうる。
基材は、少なくとも1019cm-3以上ドーピングされうる。
絶縁部は、フォトレジスト、シリコン酸化物、シリコン窒化物の材質のうち何れか1つであり得る。
そして、本発明の前記目的は、電鋳メッキでOLED画素形成用マスクを製造する方法であって、(a)導電性単結晶シリコン材質である基材を提供する段階と、(b)基材の少なくとも一面上にパターンを有する絶縁部を形成して陰極体を製造する段階と、(c)陰極体、及び陰極体に離隔して陽極体(Anode Body)を配置し、陰極体の少なくとも一部をメッキ液に浸漬する段階と、(d)陰極体と陽極体との間に電場を印加する段階と、を含むマスクの製造方法によって達成される。
そして、本発明の前記目的は、電鋳メッキでOLED画素形成用マスクを製造する方法であって、(a)導電性単結晶シリコン材質である基材を提供する段階と、(b)基材の少なくとも一面上に陰刻パターンを形成する段階と、(c)陰刻パターン内に絶縁部を形成して陰極体を製造する段階と、(d)陰極体、及び陰極体に離隔して陽極体を配置し、陰極体の少なくとも一部をメッキ液に浸漬する段階と、(e)陰極体と陽極体との間に電場を印加する段階と、を含むマスクの製造方法によって達成される。
陰極体の表面でメッキ膜が形成されて、マスクボディーを構成し、絶縁部の表面でメッキ膜の形成が防止されて、マスクパターンを構成することができる。
そして、本発明の前記目的は、電鋳メッキで製造されたOLED画素形成用マスクを使用するOLED画素蒸着方法であって、前記マスクの製造方法を用いて製造したマスクを対象基板に対応させる段階と、(b)対象基板にマスクを通じて有機物ソースを供給する段階と、(c)有機物ソースがマスクのパターンを通過して対象基板に蒸着される段階と、を含むOLED画素蒸着方法によって達成される。
前記のように構成された本発明によれば、均一な厚さと優れた表面状態とを有するマスクを製造することができる。
また、本発明によれば、陰極体モールドを繰り返して再使用することができて、工程時間、コストを削減させ、生産性を向上させうる。
後述する本発明についての詳細な説明は、本発明が実施される特定の実施形態を例示として図示する添付図面を参照する。これら実施形態は、当業者が本発明を十分に実施可能なように詳しく説明される。本発明の多様な実施形態は、互いに異なるが、互いに排他的である必要はないということを理解しなければならない。例えば、ここに記載されている特定の形状、構造及び特性は、一実施形態に関連して、本発明の精神及び範囲を外れず、他の実施形態として具現可能である。また、それぞれの開示された実施形態内の個別構成要素の位置または配置は、本発明の精神及び範囲を外れず、変更されうるということを理解しなければならない。したがって、後述する詳細な説明は、限定的な意味として取ろうとするものではなく、本発明の範囲は、適切に説明されるならば、その請求項が主張するものと均等なあらゆる範囲と共に、添付の請求項によってのみ限定される。図面で類似した参照符号は、多様な側面にわたって同一または類似の機能を称し、長さ及び面積、厚さなどとその形態は、便宜上、誇張されて表現されることもある。
以下、当業者が本発明を容易に実施させるために、本発明の望ましい実施形態に関して添付図面を参照して詳しく説明する。
図1は、本発明の一実施形態によるFMM100を用いたOLED画素蒸着装置200を示す概略図である。
図1を参照すれば、OLED画素蒸着装置200は、マグネット310が収容され、冷却水ライン350が配設されたマグネットプレート300と、マグネットプレート300の下部から有機物ソース600を供給する蒸着ソース供給部500と、を含む。
マグネットプレート300と蒸着ソース供給部500との間には、有機物ソース600が蒸着されるガラスなどの対象基板900が介在されうる。対象基板900には、有機物ソース600が画素別に蒸着させるFMM100が密着されるか、非常に近接するように配置される。マグネット310が磁場を発生させ、磁場によって対象基板900に密着されうる。
蒸着ソース供給部500は、左右経路を往復し、有機物ソース600を供給し、蒸着ソース供給部500から供給される有機物ソース600は、FMMマスク100に形成されたパターンを通過して対象基板900の一側に蒸着されうる。FMMマスク100のパターンを通過した蒸着された有機物ソース600は、OLEDの画素700として作用する。
シャドウエフェクト(Shadow Effect)による画素700の不均一蒸着を防止するために、FMMマスク100のパターンは、傾斜して形成(S)(または、テーパー状(S)に形成)されうる。傾いた面に沿って対角線方向にパターンを通過する有機物ソース600も、画素700の形成に寄与することができるので、画素700は、全体として厚さが均一に蒸着されうる。
図2は、本発明の一実施形態による電鋳メッキ装置10を示す概略図である。図2には、平面電鋳メッキ装置10を図示したが、本発明は、図2に示された形態に制限されず、平面電鋳メッキ装置、連続電鋳メッキ装置など公知の電鋳メッキ装置にいずれも適用可能であるということを明らかにする。
図2を参照すれば、本発明の一実施形態による電鋳メッキ装置10は、メッキ槽11、陰極体(Cathode Body)20、陽極体30、電源供給部40を含む。それ以外に、陰極体20を移動させるための手段、マスクとして使われるメッキ膜15(または、金属薄板15)を陰極体20から分離させるための手段、カッティングするための手段など(図示せず)をさらに含みうる。
メッキ槽11内には、メッキ液12が収容される。メッキ液12は、電解液であって、マスクとして使われるメッキ膜15の材料になりうる。一実施形態として、鉄ニッケル合金であるインバー(Invar)薄板をメッキ膜15として製造する場合、Niイオンを含む溶液及びFeイオンを含む溶液の混合液をメッキ液12として使用することができる。他の実施形態として、鉄ニッケルコバルト合金であるスーパーインバー(Super Invar)薄板をメッキ膜15として製造する場合、Niイオンを含む溶液、Feイオンを含む溶液及びCoイオンを含む溶液の混合液をメッキ液12として使用することもできる。インバー薄板、スーパーインバー薄板は、OLEDの製造において、FMM、シャドウマスク(Shadow Mask)として使われる。そして、インバー薄板は、熱膨張係数が約1.0X10-6/℃、スーパーインバー薄板は、熱膨張係数が約1.0X10-7/℃程度に非常に低いために、熱エネルギーによってマスクのパターン形状が変形される恐れが少なくて、高解像度OLED製造で主に使われる。それ以外にも、目的するメッキ膜15に対するメッキ液12を制限なしに使用し、本明細書では、インバー薄板を製造することを主な例として想定して説明する。
メッキ液12が外部のメッキ液供給手段(図示せず)からメッキ槽11に供給され、メッキ槽11内には、メッキ液12を循環させる循環ポンプ(図示せず)、メッキ液12の不純物を除去するフィルター(図示せず)などがさらに備えられうる。
陰極体20は、一側が平らな平板状などを有し、メッキ液12内に陰極体20の全部が浸漬されうる。図2には、陰極体20及び陽極体30が垂直に配される形態が示されているが、水平に配されることもあり、この場合には、メッキ液12内に陰極体20の少なくとも一部または全部が浸漬されうる。
陰極体20は、導電性材料を基材21(図4ないし図6参照)として含みうる。
メタル基材の場合には、表面にメタルオキシドが生成されていることもあり、メタル製造過程で不純物が流入され、多結晶シリコン基材の場合には、介在物または結晶粒界(Grain Boundary)が存在し、導電性高分子基材の場合には、不純物が含有される可能性が高く、強度、耐酸性などが脆弱である。以下、メタルオキシド、不純物、介在物、結晶粒界のように陰極体20の表面に電場が均一に形成されることを妨害する要素を“欠陥”(Defect)と称する。欠陥によって、前述した材質の陰極体には、均一な電場が印加されることができず、メッキ膜15の一部が不均一に形成されうる。
UHD級以上の超高画質画素を具現するに当たって、メッキ膜15及びメッキ膜パターンの不均一は、画素の形成に悪影響を及ぼしうる。FMM、シャドウマスクのパターン幅は、数〜数十μmのサイズ、望ましくは、30μmよりも小さなサイズに形成されうるので、数μmサイズの欠陥さえも、マスクのパターンサイズで大きな比重を占める程度のサイズである。
また、前述した材質の陰極体での欠陥を除去するためには、メタルオキシド、不純物などを除去するための追加的な工程が行われ、この過程で陰極体材料がエッチングされるなどのさらに他の欠陥が誘発されることもある。
したがって、本発明は、陰極体20の導電性基材21は、単結晶シリコン材質の基材を使用することを特徴とする。導電性を有するように、基材21は、1019以上の高濃度ドーピングが行われる。ドーピングは、基材21の全体に行われても、基材21の表面部分のみに行われてもよい。
ドーピングされた単結晶シリコンの場合は、欠陥がないために、電鋳メッキ時に表面全部で均一な電場の形成による均一なメッキ膜15が生成されうるという利点がある。均一なメッキ膜15を通じて製造するFMM100は、OLED画素の画質レベルをさらに改善することができる。そして、欠陥を除去、解消する追加工程が行われる必要がないので、工程コストが削減され、生産性が向上するという利点がある。
また、シリコン材質の基材21を使用することによって、必要に応じて基材21の表面を酸化(Oxidation)、窒化(Nitridation)する過程のみで絶縁部25、26(または、絶縁膜)を形成しうるという利点がある。絶縁部25は、メッキ膜15の電着を防止する役割を果たして、メッキ膜15のパターンを形成しうる。
陰極体20の表面上にメッキ膜15が電着され、メッキ膜15に陰極体20の絶縁部25、26と対応するパターンが形成されうる。本発明の陰極体20は、メッキ膜15の生成過程でパターンまで形成しうるので、陰極体20を“母板”20または“モールド”と表現し、併記して使用する。一方、絶縁部25、26の形成なしに陰極体20でメッキ膜15を電着した後、メッキ膜15にパターンを形成する工程を別途に行うこともできる。
陽極体30は、陰極体20と対向するように所定間隔離隔して設けられ、陰極体20に対応する一側が平らな平板状などを有し、メッキ液12内に陽極体30の全体が浸漬されうる。陽極体30は、チタン(Ti)、イリジウム(Ir)、ルテニウム(Ru)のような不溶性材料で構成することができる。陰極体20と陽極体30は、数cm程度に離隔して設けられることもある。
電源供給部40は、陰極体20と陽極体30とに電気メッキに必要な電流を供給することができる。電源供給部40の(−)端子は、陰極体20、(+)端子は、陽極体30に連結されうる。
図3は、本発明の一実施形態によるマスク100:100a、100:100bを示す概略図である。
図3を参照すれば、本発明の母板20(または、陰極体20)を含む電鋳メッキ装置10を使用して製造されたマスク100:100a、100:100bが示されている。図3の(a)に示されたマスク100aは、スティック型(Stick−Type)マスクであって、スティックの両側をOLED画素蒸着フレームに溶接固定させて使用することができる。図3の(b)に示されたマスク100bは、板型(Plate−Type)マスクであって、広い面積の画素形成工程で使われる。図3の(c)は、図3の(a)及び図3の(b)のA−A'拡大側断面図である。
マスク100:100a、100:100bのボディー(Body)には、複数のディスプレイパターン(DP)が形成されうる。ディスプレイパターン(DP)は、スマートフォンなどのディスプレイ1つに対応するパターンである。ディスプレイパターン(DP)を拡大すれば、R、G、Bに対応する複数の画素パターン(PP)を確認することができる。画素パターン(PP)は、側部が傾いた形状、テーパー(Taper)状を有しうる(図3の(c)参照)。多様な画素パターン(PP)は、群集を成してディスプレイパターン(DP)1つを構成し、複数のディスプレイパターン(DP)が、マスク100:100a、100:100bに形成されうる。
すなわち、本明細書において、ディスプレイパターン(DP)は、パターン1つを示す概念ではなく、1つのディスプレイに対応する複数の画素パターン(PP)が群集した概念として理解しなければならない。
本発明のマスク100は、別途のパターニング工程を経る必要なしに、即座に複数のディスプレイパターン(DP)及び画素パターン(PP)を有しながら製造されることを特徴とする。そして、本発明のマスク100は、別途のテーパー形成工程を経る必要なしに、テーパー状のパターン(画素パターン(PP))を有しながら製造されることを特徴とする。言い換えれば、電鋳メッキ装置で母板20(または、陰極体20)の表面に電着されるメッキ膜15は、ディスプレイパターン(DP)及びテーパー状の画素パターン(PP)が形成されながら電着されうる。以下、ディスプレイパターン(DP)及び画素パターン(PP)は、パターンで混用されて使われる。そして、以下、母板20の拡大部分として画素パターン(PP)を形成することを主に図示して説明するが、画素パターン(PP)の群集した概念がディスプレイパターン(DP)なので、以下の実施形態は、画素パターン(PP)/ディスプレイパターン(DP)を同時に形成するものと理解しなければならない。
図4ないし図6は、本発明の多様な実施形態による母板20の製造過程及び製造された母板20を用いてマスク15、100を製造する過程を示す概略図である。図4ないし図6は、単結晶シリコン材質の母板20を製造する例示であり、本発明の母板20が、必ずしも図4ないし図6の実施形態に制限されるものではないということを明らかにする。
第1実施形態として、図4の(a)を参照すれば、導電性基材21を準備する。基材21は、陰極体20として使われる材質であって、単結晶シリコン材質の基材21を使用し、導電性を有するように高濃度ドーピングされた単結晶シリコンを使用可能であるということは前述した。
次いで、図4の(b)を参照すれば、基材21の少なくとも一面上に絶縁部25を形成しうる。絶縁部25は、パターンを有しながら形成され、テーパー状のパターンを有することが望ましい。絶縁部25は、導電性基材21をベースとするシリコン酸化物、シリコン窒化物などであり、フォトレジストを使用することもできる。フォトレジストを使用してテーパー状のパターンを形成する時には、多重露光方法、領域ごとに露光強度を異ならせる方法などを使用することができる。これにより、母板20(または、陰極体20)が製造可能である。
次いで、図4の(c)を参照すれば、母板20(または、陰極体20)と対向する陽極体(図示せず)を準備する。陽極体(図示せず)は、メッキ液(図示せず)に浸漬されており、母板20は、全部または一部がメッキ液(図示せず)に浸漬されている。母板20(または、陰極体20)と対向する陽極体の間に形成された電場によってメッキ膜15が母板20の表面で電着されて生成されうる。但し、基材21の露出された表面のみでメッキ膜15が生成され、絶縁部25の表面では、メッキ膜15が生成されないので、メッキ膜15にパターン(PP)が形成されうる。
基材21の表面からメッキ膜15が電着されながら厚くなるために、絶縁部25の上端を越える前までのみメッキ膜15を形成することが望ましい。すなわち、絶縁部25の厚さよりもメッキ膜15の厚さがさらに小さい。メッキ膜15は、絶縁部25のパターン空間に満たされながら電着されるので、絶縁部25のパターンと逆相を有するテーパー状を有しながら生成されうる。
次いで、図4の(d)を参照すれば、母板20(または、陰極体20)をメッキ液(図示せず)の外に持ち上げる。メッキ液の外で、メッキ膜15と母板20とを分離すれば、メッキ膜15が生成された部分は、マスク100(または、マスクボディー)を構成し、メッキ膜15が生成されていない部分は、画素パターン(PP)、ディスプレイパターン(DP)(または、マスクパターン)を構成することができる。
第2実施形態として、図5の(a)を参照すれば、導電性基材21を準備する。図4の(a)と同一なので、説明を省略する。
次いで、図5の(b)を参照すれば、基材21の少なくとも一面上に陰刻パターン28を形成しうる。陰刻パターン28は、直角状、テーパー状などであり、湿式エッチング、乾式エッチングなどの方法を用いて形成しうる。
次いで、図5の(c)を参照すれば、陰刻パターン28内に絶縁部26を埋め込むことができる。絶縁部26は、コーティング、蒸着、プリンティングなどの方法を使用して陰刻パターン28内に形成しうる。絶縁部25は、導電性基材21をベースとするシリコン酸化物、シリコン窒化物などであり、フォトレジストを使用することもできる。これにより、母板20(または、陰極体20)が製造可能である。
次いで、図5の(d)を参照すれば、電鋳メッキを行う。電鋳メッキ過程は、図4の(c)と同一なので、説明を省略する。メッキ膜15は、陰刻パターン28(または、絶縁部26)が配された表面を除いた残りの基材21の表面上で電着されて生成されうる。絶縁部26の表面では、メッキ膜15が生成されないので、メッキ膜15にパターン(PP)が形成されうる。
次いで、図5の(e)を参照すれば、母板20(または、陰極体20)からメッキ膜15を分離する。図4の(d)と同一なので、説明を省略する。
第3実施形態として、図6の(a)を参照すれば、導電性基材21を準備する。図4の(a)と同一なので、説明を省略する。
次いで、図6の(b)を参照すれば、導電性基材21自体を母板20として使用して電鋳メッキを行う。導電性基材21の全表面上にメッキ膜15が生成されうる。電鋳メッキ過程は、図4の(c)と同一なので、説明を省略する。
次いで、図6の(c)を参照すれば、母板20(または、陰極体20)からメッキ膜15を分離する。図4の(d)と同一なので、説明を省略する。但し、メッキ膜15は、別途のマスクパターンが形成されていない状態である。
次いで、図6の(d)を参照すれば、メッキ膜15にマスクパターン(PP)を形成しうる。マスクパターン(PP)は、フォトレジストを用いたリソグラフィー工程、エッチング工程、レーザエッチング工程などを使用することができる。マスクパターン(PP)は、直角状、テーパー状などを有しうる。
前記のように、本発明の多様な実施形態によって、導電性単結晶シリコン基材21を含む母板20(または、陰極体20)は、表面に欠陥が存在しないか、非常に少ない状態で存在することができる。特に、数〜数十μmのサイズに形成されるマスクパターンに影響を与える程度のサイズである2μm以上のサイズを有する欠陥は存在しないと見られる。金属、多結晶シリコン材質の基材を含む母板(または、陰極体)よりも導電性単結晶シリコン基材21を含む母板20の欠陥密度が確かに低いと言えるので、表面に電場が均一に印加され、これより電着形成されるメッキ膜15の表面での欠陥密度も低く形成されうる。したがって、均一な厚さと優れた表面状態とを有し、明確なマスクパターンで画素蒸着を安定して行えるという利点を提供する。
以下、SUS材質の母板と単結晶シリコン材質の母板とを実験的に比較する。
図7は、SUS材質の母板の表面欠陥状態及びそれを用いて製造したインバーマスクの表面欠陥状態を示す比較例の写真である。図8は、本発明の単結晶シリコン材質の母板20の表面欠陥状態及びそれを用いて製造したインバーマスク15、100の表面欠陥状態を示す実験例の写真である。
単結晶シリコン材質の母板20を準備し、これについての比較例としてSUS材質の母板を準備した。Niイオンを含む溶液及びFeイオンを含む溶液の混合液をメッキ液12として使用し、電流密度60mA/cm2で10分間電鋳メッキを行った。メッキ膜15(または、マスク100)の厚さは、10μmで形成した。
2μm以上の直径を有する不純物、介在物、メタルオキシドなどの欠陥を算定した。マスクパターン(PP)の幅が10μmまで縮小されうることを考慮して、2μm以上の直径を有する欠陥であれば、マスクパターンサイズの20%を占めるために、画素形成を失敗させる主要要因になりうると見た。欠陥の個数は、顕微鏡を使用して200倍に拡大した後、所定の面積(600μmX500μm、0.003cm2)内に存在する欠陥の個数を確認し、これを1cm2の単位面積に換算して欠陥の個数を乗算する方式で算定した。
図7の(a)は、SUS材質の母板のメッキ前、図7の(b)は、SUS材質の母板のメッキ後の表面状態を示し、図7の(c)は、SUS材質の母板で電鋳メッキで形成されたインバーマスクの表面状態を示す。200倍の倍率でメッキ前後の位置を特定するために、最も目立つ幾つかの欠陥を基準(青い点線の円、赤い点線の四角形参照)とした。
欠陥密度(欠陥個数/cm2)は、図7の(a)で38,362個/cm2、図7の(b)で27,463個/cm2、図7の(c)で12,396個/cm2を示した。SUS材質の母板のメッキ前後で欠陥密度が減少したが、これは、電鋳メッキ過程で欠陥除去、メッキ液で欠陥離脱、インバーメッキ膜に転写などで減少したと判断される。
特に、電鋳メッキで形成されたインバーマスク(図7の(c))でも、12,396個/cm2の欠陥密度が観察された。そして、インバーマスクで欠陥が発生した部分も、SUS材質の母板で欠陥が位置する部分と非常に一致するということを確認することができた。これは、SUS材質の母板の欠陥が位置する部分で電場が不均一に形成された結果、メッキ膜の表面が不均一に形成されたということを意味する。母板の欠陥がメッキ膜の欠陥で転写される比率は、おおよそ(12,396/38,362)X100=32.3(%)に決定されうる。
図8の(a)は、単結晶シリコン材質の母板20のメッキ前、図8の(b)は、単結晶シリコン材質の母板20のメッキ後の表面状態を示し、図8の(c)は、単結晶シリコン材質の母板20で電鋳メッキで形成されたインバーマスク15、100の表面状態を示す。
欠陥密度(欠陥個数/cm2)は、図8の(a)、図8の(b)、図8の(c)でいずれも0個/cm2を示した。すなわち、本発明の単結晶シリコン材質の母板20は、表面に2μm以上の直径を有するオキシド、不純物、介在物などの欠陥がないということを意味する。
特に、電鋳メッキで形成されたインバーマスク(図8の(c))でも、0個/cm2の欠陥密度が観察されるが、母板20に2μm以上の直径を有する欠陥がないので、母板20の全表面で電場が均一に形成されて、メッキ膜15、100の表面も均一に形成されたということを確認することができる。
図9は、本発明の単結晶シリコン材質の母板にSeccoエッチングを行った後の表面欠陥状態を示す実験例の写真である。
図8で、単結晶シリコン材質の母板20の欠陥密度が0個/cm2で観察され、欠陥密度の下限値ではない上限値を確認するために、図9では、単結晶シリコン材質の母板20の欠陥を最大に増幅して欠陥密度を測定した。
単結晶シリコン材質の母板20の表面オキシドを除去する工程としてHF(49%)溶液を用いて15分間エッチングを行った。引き続き、HF:DI water:K2Cr2O7=1.5L:0.75L:33gを混合したSeccoエッチング液を用いて2分間Seccoエッチングを行った。Seccoエッチングは、シリコンの欠陥を確認するためのエッチングであって、欠陥のある部分が高いエッチング比(etching rate)を有し、エッチングされるために、単結晶シリコン材質の母板20の欠陥が最大限増幅されうる。
図9の(a)、図9の(b)、図9の(c)は、Seccoエッチング後、母板20のそれぞれ異なる位置で欠陥を確認した写真である。図9の(a)では、2個、図9の(b)では、9個、図9の(c)では、32個の2μm以上の直径を有する欠陥が確認された。欠陥の測定面積は、1.24X10-2cm2である。これを単位面積に換算すれば、欠陥密度(欠陥個数/cm2)は、図9の(a)で161個/cm2、図9の(b)で726個/cm2、図9の(c)で2,581個/cm2を示し、平均値は、1,156個/cm2を示す。
したがって、図9の単結晶シリコン材質の母板で欠陥密度(1,156個/cm2)は、図7のSUS材質の母板での欠陥密度(38,362個/cm2)と対比する時、3%程度しかならない。欠陥を増幅させた図9の単結晶シリコン材質の母板でインバーマスクを電鋳メッキするとしても、欠陥密度が1,156個/cm2よりも低く表われると予想することができる(図7の欠陥転写確率32.3(%)を同様に適用すれば、1,156X0.323=373個/cm2導出)。
図8と図9とを考慮すれば、本発明の単結晶シリコン材質の母板20を用いてインバーマスク15、100を電鋳メッキで形成した時、2μm以上の直径を有する欠陥に対する欠陥密度が少なくとも0個/cm2、多くとも1,156個/cm2よりも少ないと見られる。したがって、金属、多結晶シリコンなどを電極体として使用して電着形成したメッキ膜よりも本発明の単結晶シリコンを電極体として使用して電着形成したメッキ膜が欠陥密度が顕著に低い数値を有しうる。
前記のように、本発明の単結晶シリコン材質の母板20は、表面欠陥密度が非常に低いので、電鋳メッキ過程で均一な電場を形成し、均一な厚さと優れた表面状態とを有するメッキ膜15(または、マスク100)を製造することができる効果がある。また、メッキ膜15(または、マスク100)のマスクパターンがマイクロメートル(μm)スケールで誤差が発生せずに明確に形成されうるので、超高画質のOLED画素を蒸着形成しうる効果がある。
本発明は、前述したように望ましい実施形態を挙げて図示して説明したが、前記実施形態に限定されず、本発明の精神を外れない範囲内で当業者によって多様な変形と変更とが可能である。そのような変形例及び変更例は、本発明と添付の特許請求の範囲の範囲内に属するものと認めなければならない。
本発明は、母板、母板の製造方法、マスクの製造方法及びOLED画素蒸着方法関連の分野に適用可能である。
10:電鋳メッキ装置
11:メッキ槽
12:メッキ液
15:メッキ膜
20:母板、陰極体
21:導電性基材
25、26:絶縁部
28:陰極パターン
30:陽極体
40:電源供給部
100:マスク、シャドウマスク、FMM
200:OLED画素蒸着装置
DP:ディスプレイパターン
PP:画素パターン、マスクパターン
11:メッキ槽
12:メッキ液
15:メッキ膜
20:母板、陰極体
21:導電性基材
25、26:絶縁部
28:陰極パターン
30:陽極体
40:電源供給部
100:マスク、シャドウマスク、FMM
200:OLED画素蒸着装置
DP:ディスプレイパターン
PP:画素パターン、マスクパターン
Claims (15)
- 電鋳メッキでOLED画素形成用マスク製造時に使われる母板を製造する方法であって、
(a)導電性単結晶シリコン材質である基材を提供する段階と、
(b)基材の少なくとも一面上にパターンを有する絶縁部を形成する段階と、
を含む母板の製造方法。 - 電鋳メッキでOLED画素形成用マスク製造時に使われる母板を製造する方法であって、
(a)導電性単結晶シリコン材質である基材を提供する段階と、
(b)基材の少なくとも一面上に陰刻パターンを形成する段階と、
(c)陰刻パターン内に絶縁部を形成する段階と、
を含む母板の製造方法。 - 基材は、少なくとも1019cm-3以上ドーピングされた請求項1または2に記載の母板の製造方法。
- 絶縁部は、フォトレジスト、シリコン酸化物、シリコン窒化物の材質のうち何れか1つである請求項1または2に記載の母板の製造方法。
- 基材の表面は、直径が2μm以上である0個/cm2〜1,156個/cm2の欠陥密度を有する請求項1または2に記載の母板の製造方法。
- 絶縁部が形成された表面を除いた露出された単結晶シリコンの表面全部で均一な電場が形成されて、メッキ膜が形成され、絶縁部上でメッキ膜の形成が防止されて、メッキ膜がパターンを有し、パターンを有するメッキ膜は、FMMになる請求項1または2に記載の母板の製造方法。
- 電鋳メッキでOLED画素形成用マスク製造時に使われる母板であって、
導電性単結晶シリコン材質の基材と、
基材の少なくとも一面上にパターンを有しながら形成される絶縁部と、
を含む母板。 - 電鋳メッキでOLED画素形成用マスク製造時に使われる母板であって、
導電性単結晶シリコン材質の基材と、
基材の少なくとも一面上に陰刻パターンが形成され、陰刻パターン内に形成される絶縁部と、
を含む母板。 - 基材の表面は、直径が2μm以上である0個/cm2〜1,156個/cm2の欠陥密度を有する請求項7または8に記載の母板。
- 基材は、少なくとも1019cm-3以上ドーピングされた請求項7または8に記載の母板。
- 絶縁部は、フォトレジスト、シリコン酸化物、シリコン窒化物の材質のうち何れか1つである母板。
- 電鋳メッキでOLED画素形成用マスクを製造する方法であって、
(a)導電性単結晶シリコン材質である基材を提供する段階と、
(b)基材の少なくとも一面上にパターンを有する絶縁部を形成して陰極体を製造する段階と、
(c)陰極体、及び陰極体に離隔して陽極体を配置し、陰極体の少なくとも一部をメッキ液に浸漬する段階と、
(d)陰極体と陽極体との間に電場を印加する段階と、
を含むマスクの製造方法。 - 電鋳メッキでOLED画素形成用マスクを製造する方法であって、
(a)導電性単結晶シリコン材質である基材を提供する段階と、
(b)基材の少なくとも一面上に陰刻パターンを形成する段階と、
(c)陰刻パターン内に絶縁部を形成して陰極体を製造する段階と、
(d)陰極体、及び陰極体に離隔して陽極体を配置し、陰極体の少なくとも一部をメッキ液に浸漬する段階と、
(e)陰極体と陽極体との間に電場を印加する段階と、
を含むマスクの製造方法。 - 陰極体の表面でメッキ膜が形成されて、マスクボディーを構成し、絶縁部の表面でメッキ膜の形成が防止されて、マスクパターンを構成する請求項12または13に記載のマスクの製造方法。
- 電鋳メッキで製造されたOLED画素形成用マスクを使用するOLED画素蒸着方法であって、
(a)請求項12または13に記載のマスクの製造方法を用いて製造したマスクを対象基板に対応させる段階と、
(b)対象基板にマスクを通じて有機物ソースを供給する段階と、
(c)有機物ソースがマスクのパターンを通過して対象基板に蒸着される段階と、
を含むOLED画素蒸着方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20160145918 | 2016-11-03 | ||
KR10-2016-0145918 | 2016-11-03 | ||
KR10-2017-0054471 | 2016-12-01 | ||
KR1020160162464A KR102266249B1 (ko) | 2016-11-03 | 2016-12-01 | 모판, 마스크 및 마스크의 제조방법 |
KR10-2016-0162464 | 2016-12-01 | ||
KR1020170054471A KR102032867B1 (ko) | 2016-11-03 | 2017-04-27 | 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법 |
PCT/KR2017/011362 WO2018084448A2 (ko) | 2016-11-03 | 2017-10-16 | 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020500263A true JP2020500263A (ja) | 2020-01-09 |
Family
ID=62185462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019523771A Pending JP2020500263A (ja) | 2016-11-03 | 2017-10-16 | 母板、母板の製造方法、マスクの製造方法及びoled画素蒸着方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020500263A (ja) |
KR (2) | KR102266249B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112563124A (zh) * | 2020-12-10 | 2021-03-26 | 西安电子科技大学 | 一种大面积超薄镂空硬掩模的制备方法 |
KR102442666B1 (ko) * | 2022-03-24 | 2022-09-13 | 주식회사 그래핀랩 | 파인 메탈 마스크 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50119729A (ja) * | 1974-02-26 | 1975-09-19 | ||
JP2001234385A (ja) * | 2000-02-24 | 2001-08-31 | Tohoku Pioneer Corp | メタルマスク及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100340076B1 (ko) * | 1999-06-28 | 2002-06-12 | 박종섭 | 전기 도금법을 이용한 플라즈마 디스플레이 패널의 전극 및 격벽의 동시 형성 방법 |
JP2003282252A (ja) * | 2002-03-26 | 2003-10-03 | Seiko Epson Corp | マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置 |
-
2016
- 2016-12-01 KR KR1020160162464A patent/KR102266249B1/ko active IP Right Grant
-
2017
- 2017-04-27 KR KR1020170054471A patent/KR102032867B1/ko active IP Right Grant
- 2017-10-16 JP JP2019523771A patent/JP2020500263A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50119729A (ja) * | 1974-02-26 | 1975-09-19 | ||
JP2001234385A (ja) * | 2000-02-24 | 2001-08-31 | Tohoku Pioneer Corp | メタルマスク及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20180049760A (ko) | 2018-05-11 |
KR20180049778A (ko) | 2018-05-11 |
KR102266249B1 (ko) | 2021-06-17 |
KR102032867B1 (ko) | 2019-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102054179B1 (ko) | 마스크의 제조 방법 및 이에 사용되는 모판 | |
TW201825713A (zh) | 框架一體型遮罩的製造方法 | |
TW201833389A (zh) | 母板、母板的製造方法及遮罩的製造方法 | |
KR102314854B1 (ko) | 프레임 일체형 마스크의 제조 방법 | |
US20190252614A1 (en) | Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method | |
JP2020500263A (ja) | 母板、母板の製造方法、マスクの製造方法及びoled画素蒸着方法 | |
TW201907225A (zh) | 遮罩、其製造方法以及母板 | |
KR102010001B1 (ko) | Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판 | |
KR101907490B1 (ko) | 모판 및 마스크의 제조방법 | |
KR101832988B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
CN112424972A (zh) | 掩模的制造方法、掩模及框架一体型掩模 | |
KR102371175B1 (ko) | 마스크의 제조 방법 및 이에 사용되는 모판 | |
KR102110438B1 (ko) | 마스크의 제조 방법 | |
KR101861702B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
KR102246536B1 (ko) | 마스크 및 마스크의 제조 방법 | |
KR102301331B1 (ko) | 마스크의 제조 방법 | |
KR101860013B1 (ko) | 마스크 | |
KR102055405B1 (ko) | 모판 및 모판의 제조 방법 | |
CN112042000A (zh) | 母板及掩模的制造方法 | |
KR20190004478A (ko) | 마스크의 제조 방법 | |
KR102358267B1 (ko) | 마스크의 제조 방법 | |
KR20190011098A (ko) | 마스크의 제조 방법 | |
KR102377775B1 (ko) | 전력 공급용 지그 | |
KR20190011100A (ko) | 전주 도금 마스크 제조용 모판 | |
KR20180130319A (ko) | 마스크의 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220315 |