WO2018128304A1 - 마스크의 제조 방법 및 이에 사용되는 모판 - Google Patents

마스크의 제조 방법 및 이에 사용되는 모판 Download PDF

Info

Publication number
WO2018128304A1
WO2018128304A1 PCT/KR2017/015061 KR2017015061W WO2018128304A1 WO 2018128304 A1 WO2018128304 A1 WO 2018128304A1 KR 2017015061 W KR2017015061 W KR 2017015061W WO 2018128304 A1 WO2018128304 A1 WO 2018128304A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
mother plate
manufacturing
plating film
barrier film
Prior art date
Application number
PCT/KR2017/015061
Other languages
English (en)
French (fr)
Inventor
이유진
장택용
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Publication of WO2018128304A1 publication Critical patent/WO2018128304A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0671—Selective plating
    • C25D7/0678—Selective plating using masks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Definitions

  • the present invention relates to a method for producing a mask and a mother plate used therein. More specifically, the present invention relates to a method of manufacturing a mask capable of forming a mask having a pattern using an electroplating method and preventing deformation of the mask and making alignment clearly, and a mother plate used therein.
  • the electroplating method is to immerse the positive electrode and the negative electrode in the electrolyte, and to apply the power to electrodeposit the metal thin plate on the surface of the negative electrode, it is possible to manufacture the ultra-thin plate, it is a method that can be expected to mass production.
  • a fine metal mask (FMM) method of depositing an organic material at a desired position by closely attaching a thin metal mask to a substrate is mainly used.
  • FIGS. 1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
  • FMM fine metal mask
  • a conventional mask manufacturing method includes preparing a metal thin plate 1 to be used as a mask (FIG. 1A), and performing patterning after coating PR (Photoresist; 2) on the metal thin plate 1. Alternatively, after the PR (2) coating to have a pattern (Fig. 1 (b)), through the etching to prepare a mask (3) having a pattern (P).
  • PR Photoresist
  • a conventional mask manufacturing method using plating prepares a substrate 4 (FIG. 2A) and coats a PR 2 having a predetermined pattern on the substrate 4. (B) of FIG. 2. Subsequently, plating is performed on the substrate 4 to form the metal thin plate 3 (FIG. 2C). Next, the PR 2 is removed (FIG. 2D), and the mask 3 (or the metal thin plate 3) on which the pattern P is formed is separated from the substrate 4 (FIG. 2 ( e)].
  • an object of the present invention is to provide a method for manufacturing a mask capable of manufacturing a mask having a pattern only by a plating process, and a mother plate used therein, to solve the above problems of the prior art. .
  • an object of the present invention is to provide a mask manufacturing method and a mother plate used therein which can manufacture a mask having a low coefficient of thermal expansion through heat treatment, which can prevent deformation of the mask pattern during the heat treatment process.
  • the above object of the present invention is a method of manufacturing a mask by electroforming, comprising: (a) providing a conductive substrate; (b) forming a mother plate by forming a patterned insulation on one surface of the conductive substrate; (c) using the mother plate as a cathode body and forming a plated film on the mother plate by electroforming; (d) heat-treating the plating film; And (e) separating the plated film from the mother plate.
  • a method of manufacturing a mask by electroforming comprising the steps of: (a) providing a conductive substrate; (b) forming a barrier film on one surface of the conductive substrate; (c) forming a mother plate by forming a patterned insulation on one surface of the barrier film; (d) using the mother plate as a cathode body and forming a plated film on the mother plate by electroforming; (e) heat-treating the plating film; And (f) separating the plated film from the mother plate.
  • a method of manufacturing a mask by electroforming comprising the steps of: (a) providing a conductive substrate having a negative pattern; (b) forming a mother plate by forming an insulating part on the surface of the conductive substrate except for the lower surface of the intaglio pattern; (c) using the mother plate as a cathode body and forming a plating film from the surface of the substrate exposed on the bottom surface of the intaglio pattern by electroforming; (d) heat-treating the plating film; And (e) separating the plated film from the mother plate.
  • a method of manufacturing a mask by electroforming comprising the steps of: (a) providing a conductive substrate having a negative pattern; (b) forming a barrier film on one surface of the conductive substrate; (c) forming an insulating part on the surface of the barrier film, except for the lower surface of the intaglio pattern, to manufacture a mother plate; (d) using a mother plate as a cathode body and forming a plating film from the surface of the barrier film exposed on the bottom surface of the intaglio pattern by electroforming; (e) heat-treating the plating film; And (f) separating the plated film from the mother plate.
  • the conductive substrate may be a doped single crystal silicon material.
  • the insulating part may be made of any one material of photoresist, silicon oxide, and silicon nitride.
  • the insulating portion may have a tapered shape.
  • the intaglio pattern may have an inverse tapered shape.
  • Heat treatment may be performed at 300 °C to 800 °C.
  • the barrier layer has conductivity and may be made of any one of titanium nitride (TiN), tungsten carbide (WC), titanium tungsten (WTi), and graphene.
  • the barrier film has insulation and may be made of any one of aluminum oxide, silicon oxide, and silicon nitride.
  • the barrier film may have a thickness of 1 kPa to 99 kPa.
  • Electroplating may be performed from one surface of the barrier film on which the insulating portion is formed by using a tunneling effect in which electrons pass through the barrier film.
  • Formation of the plating film on the insulating part may be prevented so that the plating film may have a pattern.
  • the plating layer may be made of Invar or Super Invar.
  • the mother plate used in the manufacture of the mask by electroforming comprising: a conductive substrate; A barrier film formed on one surface of the conductive substrate; And a substrate formed on one surface of the barrier film and including a patterned insulating portion.
  • the mother plate used when manufacturing a mask by electroforming a conductive substrate having a negative pattern formed; A barrier film formed on one surface of the conductive substrate; And an insulating portion formed on the surface of the barrier film, except for the lower surface of the intaglio pattern.
  • FIGS. 1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
  • FMM fine metal mask
  • FIG. 3 is a schematic diagram illustrating an OLED pixel deposition apparatus using an FMM according to an embodiment of the present invention.
  • Figure 4 is a schematic diagram showing the electroplating apparatus according to an embodiment of the present invention.
  • FIG. 5 is a schematic diagram illustrating a mask according to an embodiment of the present invention.
  • FIG. 6 is a schematic diagram illustrating a manufacturing process of a mask according to an embodiment of the present invention.
  • CTE coefficient of expansion
  • FIGS. 8 to 10 are schematic views illustrating a mask manufacturing process according to various embodiments of the present disclosure.
  • PP pixel pattern, mask pattern
  • FIG. 3 is a schematic diagram illustrating an OLED pixel deposition apparatus 200 using the FMM 100 according to an embodiment of the present invention.
  • the OLED pixel deposition apparatus 200 includes a magnet plate 300 in which a magnet 310 is accommodated and a coolant line 350 is disposed, and an organic material source from the bottom of the magnet plate 300. And a deposition source supply 500 for supplying 600.
  • a target substrate 900 such as glass on which the organic source 600 is deposited may be interposed between the magnet plate 300 and the source deposition unit 500.
  • the FMM 100 may be disposed on the target substrate 900 to be in close contact with or very close to the organic material 600.
  • the magnet 310 generates a magnetic field and the FMM 100 may be in close contact with the target substrate 900 by the attraction force by the magnetic field.
  • Stick-type masks see FIG. 5 (a)
  • plate-type masks see FIG. 5 (b)
  • One mask or a plurality of masks may be coupled to the frame 800.
  • the frame 800 is fixedly installed in the OLED pixel deposition apparatus 200, and the mask may be coupled to the frame 800 through a separate attachment and welding process.
  • the deposition source supply unit 500 may supply the organic source 600 while reciprocating the left and right paths, and the organic source 600 supplied from the deposition source supply unit 500 may pass through the pattern PP formed in the FMM mask 100. By doing so, it may be deposited on one side of the target substrate 900.
  • the deposited organic source 600 that has passed through the pattern of the FMM mask 100 may act as the pixel 700 of the OLED.
  • the pattern PP of the FMM mask 100 may be formed to be inclined S (or formed into a tapered shape S). . Since the organic sources 600 passing through the pattern PP in a diagonal direction along the inclined surface may also contribute to the formation of the pixel 700, the pixel 700 may be uniformly deposited in overall thickness.
  • FIG. 4 is a schematic view showing the electroplating apparatus 10 according to an embodiment of the present invention.
  • FIG. 4 shows the flat electroplating apparatus 10
  • the present invention is not limited to the form shown in FIG. 4, and the present invention can be applied to all known electroplating apparatuses, such as a flat electroplating apparatus and a continuous electroplating apparatus. Put it.
  • the electroplating apparatus 10 according to an embodiment of the present invention, the plating bath 11, the cathode body (20), the anode body (30), the power supply unit 40 ).
  • a means for moving the cathode body 20, a means for separating the plated film 100 (or the metal thin plate 100) to be used as the mask 100 from the cathode body 20, a means for cutting It may further include a back (not shown).
  • the plating liquid 12 is accommodated in the plating tank 11.
  • the plating solution 12 may be a material of the plating film 100 to be used as the mask 100 as an electrolyte solution.
  • a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as the plating solution 12.
  • a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions May be used as the plating liquid 12.
  • Inva thin plate super inva thin plate is used as a fine metal mask (FMM), a shadow mask (Shadow Mask) in the manufacturing of OLED, and serves to accurately guide the electron beam to the phosphor.
  • Invar thin plate has a thermal expansion coefficient of about 1.0 X 10 -6 / °C
  • Super Inba thin plate has a thermal expansion coefficient of about 1.0 X 10 -7 / Since it is so low, there is little possibility that the pattern shape of a mask is deformed by thermal energy, and it is mainly used in high-resolution OLED manufacturing.
  • the plating solution 12 for the target plating film 100 can be used without limitation, and in the present specification, the manufacturing of the Inba thin plate 100 (or the Inba mask 100) will be described as a main example.
  • the plating liquid 12 may be supplied from an external plating liquid supply means (not shown) to the plating tank 11, and a circulation pump (not shown) and a plating liquid 12 circulating the plating liquid 12 in the plating tank 11.
  • a filter (not shown) may be further provided to remove impurities.
  • the negative electrode body 20 may have a flat plate shape on one side thereof, and the entirety of the negative electrode body 20 may be immersed in the plating solution 12. Although the form in which the negative electrode body 20 and the positive electrode body 30 are vertically arranged is illustrated in FIG. 4, the negative electrode body 20 and the positive electrode body 30 may be disposed vertically. Can be submerged.
  • the plating film 100 may be electrodeposited on the surface of the anode body 20, and a pattern corresponding to the insulating portion 25 of the cathode body 20 may be formed on the plating film 100. Since the negative electrode body 20 of the present invention can be formed up to a pattern in the production process of the plating film 100, the negative electrode body 20 is referred to as "mother plate” or “mold” and used in parallel. do. The specific structure of the surface of the base plate 20 (or negative electrode body 20) is mentioned later.
  • the positive electrode body 30 is spaced apart from each other by a predetermined interval so as to face the negative electrode body 20, and one side corresponding to the negative electrode body 20 has a flat plate shape or the like, and the whole of the positive electrode body 30 is formed in the plating solution 12. Can be submerged.
  • the anode body 30 may be made of an insoluble material such as titanium (Ti), iridium (Ir), ruthenium (Ru), or the like.
  • the negative electrode body 20 and the positive electrode body 30 may be spaced apart from each other by a few cm.
  • the power supply unit 40 may supply a current required for electroplating to the cathode body 20 and the anode body 30.
  • the negative terminal of the power supply unit 40 may be connected to the negative electrode body 20, and the positive terminal may be connected to the positive electrode body 30.
  • FIG. 5 is a schematic diagram illustrating a mask 100 (100a, 100b) according to an embodiment of the present invention.
  • FIG. 5 a mask 100 (100a, 100b) manufactured using the electroplating apparatus 10 including the mother plate 20 (or the cathode body 20) of the present invention is shown.
  • the mask 100a illustrated in FIG. 5A is a stick-type mask, and both sides of the stick may be welded and fixed to the OLED pixel deposition frame 800.
  • the mask 100b illustrated in FIG. 5B is a plate-type mask, which can be used in a large area pixel forming process, and is used by welding and fixing the edge of the plate to the OLED pixel deposition frame 800. Can be.
  • FIG. 5C is an enlarged side sectional view taken along the line A-A 'of FIGS. 5A and 5B.
  • a plurality of display patterns DP may be formed in the bodies of the masks 100a and 100b.
  • the display pattern DP is a pattern corresponding to one display such as a smartphone.
  • the plurality of pixel patterns PP corresponding to R, G, and B may be confirmed.
  • the pixel patterns PP may have an inclined shape and a taper shape (see FIG. 5C).
  • a large number of pixel patterns PP are clustered to form one display pattern DP, and a plurality of display patterns DP may be formed on the masks 100: 100a and 100b.
  • the mask 100 of the present invention is manufactured without having a separate patterning process, but directly having a plurality of display patterns DP and pixel patterns PP.
  • the plating film 100 that is electrodeposited on the surface of the mother plate 20 (or the cathode body 20) in the electroplating apparatus may be electrodeposited while the display pattern DP and the pixel pattern PP are formed.
  • the display pattern DP and the pixel pattern PP may be mixed and used as a mask pattern.
  • the mask pattern PP has a substantially tapered shape having a shape that becomes wider or narrower from the top to the bottom, and the upper surface of the mask 100 is the target substrate 900 (see FIG. 3). It is more preferable that the mask pattern PP has a shape in which the width is gradually widened from the top to the bottom.
  • the pattern width may be formed in a size of several to several tens of micrometers, preferably in a size smaller than 30 micrometers.
  • the mask pattern PP may be formed as the generation of the plating film 20 is prevented by the insulating portion 25. A detailed forming process will be described later with reference to FIG. 6.
  • FIG. 6 is a schematic diagram illustrating a manufacturing process of a mask according to an embodiment of the present invention.
  • the conductive substrate 21 is prepared.
  • the substrate 21 of the base plate 20 may be a conductive material.
  • the mother plate 20 may be used as a cathode electrode in electroplating.
  • the conductive material in the case of metal, metal oxides may be formed on the surface, impurities may be introduced during the metal manufacturing process, and in the case of the polycrystalline silicon substrate, inclusions or grain boundaries may exist, and the conductive polymer may be present.
  • a base material it is highly likely to contain an impurity, and strength. Acid resistance may be weak.
  • Elements that prevent the electric field from being uniformly formed on the surface of the base plate 20 (or the substrate 21), such as metal oxides, impurities, inclusions, grain boundaries, etc., are referred to as "defects." Due to a defect, a uniform electric field may not be applied to the cathode body of the material described above, and thus a part of the plating film 100 may be formed unevenly.
  • non-uniformity of the plating film 100 and the plating film pattern PP may adversely affect the formation of the pixels.
  • the pattern width of the FMM and the shadow mask can be formed in the size of several to several tens of micrometers, preferably smaller than 30 micrometers, even a defect of several micrometers is large enough to occupy a large proportion in the pattern size of the mask.
  • an additional process for removing metal oxides, impurities, and the like may be performed to remove the defects in the cathode material of the material described above, and another defect such as etching of the anode material may be caused in this process. have.
  • the present invention can use the base material 21 of a single crystal silicon material.
  • the substrate 21 may be subjected to high concentration doping of 10 19 or more. Doping may be performed on the entirety of the substrate 21, or only on the surface portion of the substrate 21.
  • the doped single crystal silicon is free from defects, there is an advantage in that a uniform plating film 100 (or mask 100) can be generated due to the formation of a uniform electric field on the entire surface during electroplating.
  • the FMM 100 manufactured through the uniform plating film 100 may further improve the image quality level of the OLED pixel.
  • process costs are reduced and productivity is improved.
  • the insulating part 25 may be formed only by a process of oxidizing and nitriding the surface of the substrate 21 as needed.
  • the insulating part 25 may serve to prevent electrodeposition of the plating film 100 to form a pattern PP of the plating film 100.
  • an insulating portion 25 patterned 26 may be formed on at least one surface of the conductive substrate 21.
  • the insulating portion 25 is a portion formed to protrude (embossed) on one surface of the substrate 21 and may have an insulating property to prevent generation of the plating film 100.
  • the insulating part 25 may be formed of any one material of photoresist, silicon oxide, and silicon nitride.
  • the insulating part 25 may form silicon oxide and silicon nitride on the substrate 21 by a method such as vapor deposition, and the like, based on the substrate 21, thermal oxidation and thermal nitriding methods may be used. Can also be used.
  • the photoresist may be formed using a printing method or the like.
  • the insulating part 25 may have a thickness of about 5 ⁇ m to 20 ⁇ m to be thicker than the plating film 100 to be described later.
  • the insulation part 25 has a taper shape.
  • a multiple exposure method, a method of varying the exposure intensity for each region, and the like can be used.
  • the plating film 100 is formed from the exposed surface of the substrate 21, and in the region where the insulating portion 25 is disposed, generation of the plating film 100 is prevented to form the pattern PP. Can be. Since the mother plate 20 including the conductive substrate 21 and the patterned 26 insulating portion 25 may be formed up to a pattern in the process of forming the plating film 100, the mother plate 20 may be written together in a mold or a cathode.
  • the plating film 100 may be formed on the mother plate 20.
  • the mother board 20 is used as a cathode body, and a cathode body (not shown) opposite thereto is prepared.
  • the positive electrode (not shown) may be immersed in the plating liquid (not shown), and the mother plate 20 may be partially or partially immersed in the plating liquid (not shown).
  • each of the patterned 26 insulating portions 25 may form a mask pattern PP corresponding to R, G, and B of the mask 100.
  • the plating film 100 is thickened from the exposed surface of the substrate 21 while being electrodeposited, it is preferable to form the plating film 100 only before the upper end of the insulating portion 25 is crossed. That is, the thickness of the plating film 100 may be smaller than the thickness of the insulating portion 25. Since the plating film 100 is filled and electrodeposited in the space in the pattern 26 of the insulating portion 25, the shape of the side cross-section of the mask pattern PP may be formed to be inclined in a substantially tapered shape, and the inclined angle may be About 45 ° to 65 °.
  • the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the mother plate 20.
  • the present invention is characterized in that the heat treatment (H) is performed before separation from the mother plate 20, in order to lower the coefficient of thermal expansion of the mask 100 and to prevent deformation due to heat of the mask 100 and the mask pattern PP. do.
  • Heat treatment may be carried out at a temperature of 300 °C to 800 °C (see Figure 7).
  • the Invar thin plate produced by electroplating has a higher coefficient of thermal expansion as compared to the Invar thin plate produced by rolling.
  • the coefficient of thermal expansion can be lowered.
  • slight deformation may occur in the Invar thin plate.
  • the mask 100 and the mother plate 20 are separated and then heat treated to the mask 100 having the mask pattern PP, some deformation may occur in the mask pattern PP. Therefore, when the heat treatment is performed while the mother plate 20 and the mask 100 are adhered to each other, the shape of the mask pattern PP formed in the space portion occupied by the insulating portion 25 of the mother plate 20 is kept constant. There is an advantage that can prevent the minute deformation due to the heat treatment.
  • FIG. 7 is a graph illustrating a coefficient of expansion (CTE) of a mask after heat treatment according to an embodiment of the present invention.
  • CTE coefficient of expansion
  • the coefficient of thermal expansion of the Invar thin plate (or mask 100) produced by electroplating is changed depending on the heat treatment temperature, and particularly, at 800 ° C. heat treatment. The lowest coefficient of thermal expansion can be seen.
  • the plating film 100 may be separated from the mother plate 20.
  • a portion where the plating film 100 is formed constitutes a mask 100 (or a mask body), and a portion where the plating film 100 is not formed is displayed.
  • the pattern DP and the pixel pattern PP (or mask pattern) can be constituted (see Fig. 5).
  • FIG. 8 to 10 are schematic diagrams illustrating a manufacturing process of a mask according to various embodiments of the present disclosure. In the following, the same parts as in the mask manufacturing process of FIG. 6 will be omitted and only the differences will be described.
  • the conductive substrate 21 is prepared.
  • the substrate 21 may use a single crystal silicon material, and high concentration doping may be performed.
  • the barrier layer 22 may be formed on the conductive substrate 21.
  • the invar plated film 100 When the invar plated film 100 is formed on the single crystal silicon substrate 21, and the heat treatment (H) is performed while the plated film 100 is in contact with the substrate 21, nickel or iron of the invar is formed on the silicon substrate 21. ) May penetrate into and form nickel silicide or iron silicide.
  • nickel and iron of the super invar are formed.
  • cobalt penetrates into the silicon substrate 21 to form nickel silicide, iron silicide or cobalt silicide.
  • nickel silicide, iron silicide, cobalt silicide and the like are formed on the surface of the base plate 20, it may be a barrier against the uniform operation of the electric field during electroplating.
  • nickel silicide, iron silicide, cobalt silicide, and the like are further grown by heat, the area that hinders electroplating becomes larger, so that the entire mother board 20 needs to be replaced and a problem that cannot be reused occurs.
  • the barrier film 22 can be formed on the conductive substrate 21 to prevent the nickel / iron / cobalt component of the invar / super invar plated film 100 from infiltrating into the substrate 21.
  • the barrier film 22 preferably has conductivity so as to prevent components (eg, nickel) of the plating film 100 from infiltrating into the substrate 21, and at the same time, electroplating can be performed on the surface.
  • the barrier layer 22 may include any one material of titanium nitride (TiN), tungsten carbide (WC), titanium tungsten (WTi), and graphene.
  • TiN titanium nitride
  • WC tungsten carbide
  • WTi titanium tungsten
  • graphene graphene.
  • the barrier film 22 can use a thin film formation process, such as vapor deposition, without limitation.
  • the barrier film 22 does not necessarily have to be conductive.
  • the material of any one of an insulating aluminum oxide, silicon oxide, and silicon nitride may be included.
  • the barrier film 22 needs to have a thickness thin enough to generate an electric field on the surface where electroplating can be performed. The thickness may be formed to several tens of Pa or less, or 1 to 99 Pa.
  • the insulating barrier film 22 has a sufficiently thin thickness as described above, electrons in the conductive substrate 21 can pass through the barrier film 22.
  • the electrons traveling in the wave form pass through the barrier film 22 by the tunneling effect, thereby generating an electric field capable of performing electroplating on the surface of the barrier film 22.
  • the insulating portion 25 patterned 26 may be formed on one surface of the barrier film 22 (the side opposite to the substrate 21).
  • the method, form, material, and the like of forming the insulating portion 25 are as described above with reference to FIG. 6B.
  • the base plate 20 ′ is formed by including the conductive substrate 21, the barrier layer 22, and the patterned insulating portion 25.
  • the plating film 100 may be formed on the mother plate 20 ′. This process is as described above with reference to FIG. 8C.
  • the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the mother plate 20 ′.
  • the thermal expansion coefficient of the plating layer 100 may be lowered by performing heat treatment (H), and in a state in which the mother plate 20 ′ and the mask 100 are bonded to each other. Since the heat treatment H is performed, the shape of the mask pattern PP formed in the space portion occupied by the insulating portion 25 of the mother plate 20 'is kept constant, and an advantage of preventing fine deformation due to the heat treatment can be prevented. There is this.
  • the plating film 100 is not in direct contact with the substrate 21 and the barrier film 22 is interposed, components (nickel, etc.) of the plating film 100 are transferred to the substrate 21 during the heat treatment (H). It does not penetrate, there is an advantage that can increase the number of recycling by increasing the durability of the base plate 20 '.
  • the plating film 100 may be separated from the mother plate 20 '.
  • a portion where the plating film 100 is formed constitutes a mask 100 (or a mask body), and a portion where the plating film 100 is not formed is
  • the display pattern DP and the pixel pattern PP (or mask pattern) can be configured (see Fig. 5).
  • the conductive substrate 21 is prepared.
  • the substrate 21 may use a single crystal silicon material, and high concentration doping may be performed.
  • an intaglio pattern 28 may be formed on one surface (upper surface) of the conductive substrate 21.
  • the intaglio pattern 28 may have a shape in which the width decreases from the top to the bottom.
  • the side cross-sectional shape of the intaglio pattern 28 may be an inverse taper shape, and the side surface of the intaglio pattern 28 may be inclined so that the width thereof becomes smaller from the top to the bottom.
  • the side surface may be rounded or a step may be formed.
  • the angle between the formation direction of the conductive substrate 21 and the side surface of the intaglio pattern 28, that is, the angle (taper angle) between the direction parallel to the conductive substrate 21 and the side surface of the intaglio pattern 28 is approximately 45 °. To 65 °.
  • the depth at which the intaglio pattern 28 is formed may be about 5 ⁇ m to 20 ⁇ m, but is not limited thereto.
  • the intaglio pattern 28 may be formed using a known etching method, and when the wet etching is performed, etching may be performed parallel to the (111) plane of the doped single crystal silicon substrate 21, and dry etching may be performed. When performing, the taper angle of the intaglio pattern 28 may be adjusted according to the etching angle.
  • insulating parts 27: 27a and 27b may be formed on the surface of the conductive substrate 21.
  • the insulating portion 27 may be formed on the surface (upper surface) 27a of the substrate 21 on which the intaglio pattern 28 is formed and on the side surface 27b of the intaglio pattern 28. That is, the insulating parts 27: 27a and 27b may be formed on the remaining portions except the lower surface 21a of the intaglio pattern 28.
  • the insulating portion 27 is not formed on the lower surface 21a of the intaglio pattern 28, and a portion 21a of the substrate 21 may be exposed.
  • the insulation layer 27 may not be formed between the display pattern DP and the neighboring display pattern DP, in which the plating film 100 needs to be formed, and the substrate 21 may be exposed.
  • the insulating part 27 may be formed of any one material of photoresist, silicon oxide, and silicon nitride.
  • the insulating portion 27 may form silicon oxide and silicon nitride on the substrate 21 by a deposition method, and the like, and the thermal oxidation and thermal nitridation methods may be performed based on the substrate 21. Can also be used.
  • the photoresist may be formed using a printing method or the like.
  • a predetermined etching process may be further performed to expose only the lower surface 21a of the intaglio pattern 28 (or the exposed surface 21a of the conductive substrate 21).
  • the plating film 100 is formed from the exposed surface 21a of the substrate 21, and in the region where the insulating part 27 is disposed, generation of the plating film 100 is prevented, thereby preventing the pattern PP. ) May be formed.
  • the substrate 20 ′′ including the conductive substrate 21 and the insulating portion 27 on which the intaglio pattern 28 is formed may be formed up to a pattern in the process of forming the plating film 100, and thus, may be parallel to the mold and the cathode body. have.
  • a plated film 100 can be formed on the base plate 20 ".
  • the base plate 20" is used as the negative electrode body and the anode body opposite thereto (not shown). Be prepared.
  • the anode body (not shown) may be immersed in the plating liquid (not shown), and the mother plate 20 "may be partially or partially immersed in the plating liquid (not shown).
  • a portion of the mother plate 20 ′′ corresponding to the insulating portion 27 may constitute the pixel pattern PP of the plating film 100.
  • the substrate 21 exposed on the lower surface of the intaglio pattern 28 is formed.
  • the plated film 100 may be formed from the surface 21a of the c), and may be formed to have a shape that decreases in width from the top to the bottom, an inverse tapered shape, and the like.
  • the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the mother plate 20 ′′.
  • the thermal expansion coefficient of the plating film 100 may be lowered by performing heat treatment (H), and the heat treatment (H) may be performed in a state in which the mother plate 20 ′′ and the mask 100 are bonded to each other.
  • the shape of the mask pattern PP formed in the space portion occupied by the insulating portion 27 of the mother plate 20 ′′ is kept constant, and there is an advantage of preventing fine deformation due to heat treatment.
  • the plating film 100 can be separated from the mother plate 20 ". If the plating film 100 and the mother plate 20" are separated, the plating film 100 is separated.
  • the generated portion constitutes the mask 100 (or mask body), and the portion where the plating film 100 is not formed constitutes the display pattern DP and the pixel pattern PP (or mask pattern). [See FIG. 5].
  • the barrier layer 23 may be formed on the conductive substrate 21 on which the intaglio pattern 28 is formed.
  • the characteristics of the barrier layer 23 are the same as those described above with reference to FIG. 8, and the mask fabrication process except for the barrier layer 23 is the same as that of FIG. 9, and thus a detailed description thereof will be omitted.
  • plating film 100 Since the plating film 100 is not in direct contact with the substrate 21 and the barrier film 23 is interposed, components (nickel, etc.) of the plating film 100 do not penetrate into the substrate 21 during the heat treatment (H). In addition, there is an advantage that can increase the number of recycling by further increasing the durability of the mother plate (20 '' ').
  • the present invention has an effect of manufacturing the mask 100 having the pattern PP only by forming the plating film 100 in the electroplating process.
  • the mask 100 having the low coefficient of thermal expansion CTE may be manufactured through the heat treatment H, and the deformation of the mask pattern PP may be prevented during the heat treatment H.
  • the mother plate 20 (or the negative electrode body 20) including the insulation portions 25 and 27 is manufactured, it can be repeatedly reused later to reduce process time and cost, and improve productivity. It can be effective.
  • the patterns of the insulating portions 25 and 27 of the mother plate 20 can be finely formed, the pattern of the FMM of the OLED can be finely formed.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다. 본 발명에 따른 마스크의 제조 방법은, 전주 도금(Electroforming)으로 마스크(100)를 제조하는 방법으로서, (a) 전도성 기재(21)를 제공하는 단계, (b) 전도성 기재(21)의 일면 상에 패턴화(26)된 절연부(26)를 형성하여 모판(Mother Plate; 20)을 제조하는 단계, (c) 모판(20)을 음극체(Cathode Body; 20)로 사용하고, 전주 도금(Electroforming)으로 모판(20) 상에 도금막(100)을 형성하는 단계, (d) 도금막(100)을 열처리(H)하는 단계, 및 (e) 모판(20)으로부터 도금막(100)을 분리하는 단계를 포함하는 것을 특징으로 한다.

Description

마스크의 제조 방법 및 이에 사용되는 모판
본 발명은 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 패턴을 가지는 마스크를 형성함과 동시에 마스크의 변형을 방지하고 얼라인(align)을 명확하게 할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 1을 참조하면, 기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판(1)을 마련하고[도 1의 (a)], 금속 박판(1) 상에 PR(Photoresist; 2) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR(2) 코팅한 후[도 1의 (b)], 식각을 통해 패턴(P)을 가지는 마스크(3)를 제조하였다.
도 2를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 2의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 2의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 2의 (c)]. 이어서, PR(2)을 제거하고[도 2의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리한다[도 2의 (e)].
위와 같은 종래의 FMM 제조 과정은, 매번 기판에 PR을 코팅하고, 식각하는 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.
초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어 질 수 있으므로, 화소 증착 공정에서 열에 의한 변형을 방지할 수 있도록, 열팽창계수가 낮은 FMM을 제조하는 기술이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크 패턴의 변형을 방지할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계; (c) 배리어막의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계; (e) 도금막을 열처리하는 단계; 및 (f) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계; (b) 음각 패턴의 하부면을 제외한, 전도성 기재의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계; (c) 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 배리어막의 표면으로부터 도금막을 형성하는 단계; (e) 도금막을 열처리하는 단계; 및 (f) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
전도성 기재는 도핑된 단결정 실리콘 재질일 수 있다.
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.
절연부는 테이퍼 형상을 가질 수 있다.
음각 패턴은 역 테이퍼 형상을 가질 수 있다.
열처리는 300℃ 내지 800℃로 수행할 수 있다.
배리어막은 전도성을 가지고, 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질일 수 있다.
배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.
배리어막은 1Å 내지 99Å의 두께일 수 있다.
전자가 배리어막을 통과하는 터널링 효과를 이용하여, 절연부가 형성된 배리어막의 일면으로부터 전주 도금을 수행할 수 있다.
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서, 전도성 기재; 전도성 기재의 일면 상에 형성된 배리어막; 및 배리어막의 일면 상에 형성되고, 패턴화된 절연부를 포함하는, 모판에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서, 음각 패턴이 형성된 전도성 기재; 전도성 기재의 일면 상에 형성된 배리어막; 및 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 형성된 절연부를 포함하는, 모판에 의해 달성된다.
상기와 같이 구성된 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크 패턴의 변형을 방지할 수 있는 효과가 있다.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 7은 본 발명의 일 실시 예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)을 나타내는 그래프이다.
도 8 내지 도 10은 본 발명의 다른 여러 실시 예에 따른 마스크 제조 과정을 나타내는 개략도이다.
<부호의 설명>
10: 전주 도금 장치
20, 20', 20", 20''': 모판
21: 전도성 기재
22. 23: 배리어막
25, 27: 절연부
28: 음각 패턴
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 3을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.
스틱형(Stick-Type) 마스크[도 5의 (a) 참조], 플레이트형(Plate-Type) 마스크[도 5의 (b) 참조]는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 4에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크(100)로 사용될 도금막(100)[또는, 금속 박판(100)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크(100)로 사용될 도금막(100)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(100)으로 제조하는 경우, 일 예로, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용되며, 전자빔을 형광체에 정확하게 유도할 수 있는 역할을 한다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(100)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)[또는, 인바 마스크(100)]을 제조하는 것을 주된 예로 상정하여 설명한다.
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 4에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.
음극체(20)의 표면 상에 도금막(100)이 전착되고, 도금막(100)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.
도 5를 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 5의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 5의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용할 수 있고, 플레이트의 테두리를 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 5의 (c)는 도 5의 (a) 및 (b)의 A-A' 확대 측단면도이다.
마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 5의 (c) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.
본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(100)은 디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 마스크 패턴으로 혼용되어 사용될 수 있다.
마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지거나, 점점 좁아지는 형상을 가지는, 대략 테이퍼 형상을 가지는 것이 바람직하며, 마스크(100)의 상부면이 대상 기판(900)[도 3 참조]에 밀착되므로, 마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지는 형상인 것이 더 바람직하다.
패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있다. 마스크 패턴(PP)은 절연부(25)에 의해 도금막(20)의 생성이 방지됨에 따라 형성될 수 있다. 구체적인 형성 과정은 도 6을 통해 후술한다.
도 6은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 6의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 전주 도금(electroforming)을 수행할 수 있도록, 모판(20)의 기재(21)는 전도성 재질일 수 있다. 모판(20)은 전주 도금에서 음극체(cathode) 전극으로 사용될 수 있다.
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(20)[또는, 기재(21)]의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다.
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(100) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.
따라서, 본 발명은 단결정 실리콘 재질의 기재(21)를 사용할 수 있다. 전도성을 가지도록, 기재(21)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(100)[또는, 마스크(100)]이 생성될 수 있는 이점이 있다. 균일한 도금막(100)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 필요에 따라 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(100)의 전착을 방지하는 역할을 하여 도금막(100)의 패턴(PP)을 형성할 수 있다.
다음으로, 도 6의 (b)를 참조하면, 전도성 기재(21)의 적어도 일면 상에 패턴화(26)된 절연부(25)를 형성할 수 있다. 절연부(25)는 기재(21)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(100)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(25)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(25)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 절연부(25)는 후술할 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다.
절연부(25)는 테이퍼 형상을 가지는 것이 바람직하다. 포토레지스트를 사용하여 테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다.
후술할 전주 도금 과정에서 기재(21)의 노출된 표면으로부터 도금막(100)이 형성되고, 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 전도성 기재(21) 및 패턴화(26)된 절연부(25)를 포함하는 모판(20)은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체로 병기될 수 있다.
다음으로, 도 6의 (c)를 참조하면, 모판(20) 상에 도금막(100)을 형성할 수 있다. 모판(20)을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다.
절연부(25)가 절연 특성을 가지므로, 절연부(25)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(20)에서 도금막(100)이 생성되지 않는, 절연부(25)에 대응하는 부분은 도금막(100)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 패턴화(26)된 절연부(25) 각각은 마스크(100)의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다.
기재(21)의 노출된 표면으로부터 도금막(100)이 전착되면서 두꺼워지기 때문에, 절연부(25)의 상단을 넘기 전까지만 도금막(100)을 형성하는 것이 바람직하다. 즉, 절연부(25)의 두께보다 도금막(100)의 두께가 더 작을 수 있다. 도금막(100)은 절연부(25)의 패턴(26) 내의 공간에 채워지며 전착되므로, 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도는 약 45° 내지 65°일 수 있다.
다음으로, 도 6의 (d)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20)으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 본 발명은 마스크(100)의 열팽창계수를 낮춤과 동시에 마스크(100) 및 마스크 패턴(PP)의 열에 의한 변형을 방지하기 위해, 모판(20)으로부터 분리 전에 열처리(H)를 수행하는 것을 특징으로 한다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다[도 7 참조].
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 만약, 마스크(100)와 모판(20)을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(100)에 열처리를 수행한다면 마스크 패턴(PP)에 일부 변형이 생길 수도 있다. 따라서, 모판(20)과 마스크(100)가 접착된 상태에서 열처리를 수행하면, 모판(20)의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.
도 7은 본 발명의 일 실시 예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)를 나타내는 그래프이다. 80 X 200mm의 샘플에 대해서, 300℃, 350℃, 400℃, 450℃, 500℃, 550℃, 800℃의 7가지의 온도 구간에서 열처리를 수행한 인바 박판의 열팽창계수를 측정하였다. 도 7의 (a)는 상온(25℃)에서 약 240℃까지 온도를 올리면서 각 샘플의 열팽창계수를 측정한 결과를 나타내고, 도 7의 (b)는 약 240℃에서 상온(25℃)까지 온도를 하강하면서 각 샘플의 열팽창계수를 측정한 결과를 나타낸다. 도 7의 (a) 및 도 7의 (b)를 참조하면, 열처리 온도에 따라 전주 도금으로 생성한 인바박판[또는, 마스크(100)]의 열팽창계수가 변화하며, 특히, 800℃의 열처리에서 가장 열팽창계수가 낮게 나타남을 확인할 수 있다.
따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(100)를 제조할 수 있는 이점이 있다.
다음으로, 도 6의 (e)를 참조하면, 도금막(100)을 모판(20)으로부터 분리할 수 있다. 도금막(100)과 모판(20)을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].
도 8내지 도 10은 본 발명의 다른 여러 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다. 이하에서는, 도 6의 마스크 제조 과정과 동일한 부분에 대해서는 설명을 생략하고 차이점에 대해서만 설명한다.
먼저, 도 8의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 단결정 실리콘 재질을 사용할 수 있고, 고농도 도핑이 수행될 수 있음은 상술한 바 있다.
이어서, 전도성 기재(21) 상에 배리어막(22)을 형성할 수 있다.
단결정 실리콘 기재(21) 상에 인바 도금막(100)을 형성하고, 도금막(100)이 기재(21)와 접촉된 상태에서 열처리(H)를 하게 되면, 인바의 니켈 또는 철이 실리콘 기재(21)에 침투하여 니켈 실리사이드(silicide) 또는 철 실리사이드가 형성될 가능성이 있다. 또한, 단결정 실리콘 기재(21) 상에 슈퍼인바 도금막(100)을 형성하고, 도금막(100)이 기재(21)와 접촉된 상태에서 열처리(H)를 하게 되면, 슈퍼인바의 니켈, 철 또는 코발트가 실리콘 기재(21)에 침투하여 니켈 실리사이드(silicide), 철 실리사이드 또는 코발트 실리사이드가 형성될 가능성이 있다. 니켈 실리사이드, 철 실리사이드, 코발트 실리사이드 등이 모판(20)의 표면에 형성되면 전주 도금시에 전기장이 균일하게 작용하는 것에 대해 장애 요소가 될 수 있다. 또한, 니켈 실리사이드, 철 실리사이드, 코발트 실리사이드 등이 열에 의해 더 성장하게 되면, 전주 도금의 장애가 되는 면적이 더 커지게 되어 모판(20) 전체를 교체해야 하고, 재사용을 할 수 없는 문제점이 발생한다.
따라서, 배리어막(22)을 전도성 기재(21) 상에 형성하여, 인바/슈퍼인바 도금막(100)의 니켈/철/코발트 성분이 기재(21)로 침투하는 것을 막을 수 있다.
배리어막(22)은 도금막(100)의 성분[일 예로, 니켈]이 기재(21)로 침투하는 것을 막으면서, 동시에 표면에서 전주 도금이 수행될 수 있도록 전도성을 가지는 것이 바람직하다. 이를 고려하여 배리어막(22)은 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질을 포함할 수 있다. 배리어막(22)은 증착 등의 박막 형성 공정을 제한없이 사용할 수 있다.
하지만, 반드시 배리어막(22)이 전도성을 가질 필요는 없다. 절연성을 가지는 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질을 포함할 수도 있다. 다만, 배리어막(22)은 전주 도금이 수행될 수 있는 전기장을 표면에서 발생시키기 위해 충분히 얇은 두께를 가져야 할 필요가 있다. 두께는 수십 Å 이하, 또는, 1Å 내지 99Å 로 형성될 수 있다.
절연성을 가지는 배리어막(22)이 위처럼 충분히 얇은 두께를 가지면, 전도성 기재(21) 내의 전자가 배리어막(22)을 통과할 수 있게 된다. 파동 형태로 진행하는 전자는 터널링 효과(Tunneling Effect)에 의해 배리어막(22)을 통과하여, 배리어막(22)의 표면 상에 전주도금을 수행될 수 있는 전기장을 생성할 수 있게 된다.
다음으로, 도 8의 (b)를 참조하면, 배리어막(22)의 일면[기재(21)와 접하는 반대측 면] 상에 패턴화(26)된 절연부(25)를 형성할 수 있다. 절연부(25)를 형성하는 방법, 형태, 재질 등은 도 6의 (b)에서 상술한 바와 같다. 도 8의 실시예에서는 전도성 기재(21), 배리어막(22) 및 패턴화(26)된 절연부(25)를 포함하여 모판(20')을 구성한다.
다음으로, 도 8의 (c)를 참조하면, 모판(20') 상에 도금막(100)을 형성할 수 있다. 이 과정은 도 6의 (c)에서 상술한 바와 같다.
다음으로, 도 8의 (d)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20')으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 도 6의 (d) 및 도 7에서 상술한 바와 같이, 열처리(H)를 수행하여 도금막(100)의 열팽창계수를 낮출 수 있고, 모판(20')과 마스크(100)가 접착된 상태에서 열처리(H)를 수행하기 때문에, 모판(20')의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.
또한, 도금막(100)이 기재(21)와 직접 접촉되지 않고 배리어막(22)이 개재되어 있으므로, 열처리(H) 과정에서 도금막(100)의 성분(니켈 등)이 기재(21)에 침투되지 않고, 모판(20')의 내구성을 증진시켜 재활용 횟수를 더 늘릴 수 있는 이점이 있다.
다음으로, 도 8의 (e)를 참조하면, 도금막(100)을 모판(20')으로부터 분리할 수 있다. 도금막(100)과 모판(20')을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].
다른 실시 예로, 도 9의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 단결정 실리콘 재질을 사용할 수 있고, 고농도 도핑이 수행될 수 있음은 상술한 바 있다.
다음으로, 도 9의 (b)를 참조하면, 전도성 기재(21)의 일면(상부면)에 음각 패턴(28)을 형성할 수 있다. 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 형상을 가질 수 있다. 일 예로, 음각 패턴(28)의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있으며, 상부에서 하부로 갈수록 폭이 작아지도록 음각 패턴(28)의 측면이 기울어진 형상을 가질 수 있다. 또한, 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 것을 만족한다면, 측면이 라운딩지게 형성되거나, 단차가 형성될 수도 있다.
전도성 기재(21)의 형성 방향과 음각 패턴(28)의 측면과의 각도, 즉, 전도성 기재(21)에 평행한 방향과 음각 패턴(28) 측면 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)이 형성되는 깊이는 약 5㎛ 내지 20㎛ 일 수 있지만, 이에 제한되지는 않는다. 음각 패턴(28)은 공지의 식각 방법을 사용하여 형성할 수 있으며, 습식 식각을 수행할 시 도핑된 단결정 실리콘 기재(21)에서 (111)면에 평행하게 식각이 수행될 수 있고, 건식 식각을 수행할 시 식각 각도에 따라서 음각 패턴(28)의 테이퍼 각도를 조절할 수 있다.
다음으로, 도 9의 (c)를 참조하면, 전도성 기재(21)의 표면 상에 절연부(27: 27a, 27b)를 형성할 수 있다. 절연부(27)는 음각 패턴(28)이 형성된 기재(21)의 표면(상부면)(27a) 및 음각 패턴(28)의 측면(27b) 상에 형성될 수 있다. 즉, 음각 패턴(28)의 하부면(21a)을 제외한 나머지 부분에 절연부(27: 27a, 27b)가 형성될 수 있다. 음각 패턴(28)의 하부면(21a)에는 절연부(27)가 형성되지 않고, 기재(21)의 일부(21a)가 노출될 수 있다. 그리고, 도금막(100)이 형성될 필요가 있는, 디스플레이 패턴(DP)과 이웃하는 디스플레이 패턴(DP) 사이에는 절연부(27)가 형성되지 않고 기재(21)가 노출될 수 있다.
절연부(27)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(27)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 음각 패턴(28)의 하부면(21a)[또는, 전도성 기재(21)의 노출면(21a)]만을 노출시키기 위해 소정의 식각 공정이 더 수행될 수도 있다.
후술할 전주 도금 과정에서 기재(21)의 노출된 표면(21a)으로부터 도금막(100)이 형성되고, 절연부(27)가 배치된 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 음각 패턴(28)이 형성된 전도성 기재(21) 및 절연부(27)를 포함하는 모판(20")은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체로 병기될 수 있다.
다음으로, 도 9의 (d)를 참조하면, 모판(20") 상에 도금막(100)을 형성할 수 있다. 모판(20")을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20")은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다.
절연부(27)가 절연 특성을 가지므로, 절연부(27)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 모판(20")에서 절연부(27)에 대응하는 부분은, 도금막(100)의 화소 패턴(PP)을 구성할 수 있다. 그리고, 음각 패턴(28)의 하부면에 노출된 기재(21)의 표면(21a)으로부터 도금막(100)이 형성되어, 상부에서 하부로 갈수록 폭이 작아지는 형상, 역 테이퍼 형상 등을 가지도록 형성될 수 있다.
다음으로, 도 9의 (e)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20")으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 도 6의 (d) 및 도 7에서 상술한 바와 같이, 열처리(H)를 수행하여 도금막(100)의 열팽창계수를 낮출 수 있고, 모판(20")과 마스크(100)가 접착된 상태에서 열처리(H)를 수행하기 때문에, 모판(20")의 절연부(27)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.
다음으로, 도 9의 (f)를 참조하면, 도금막(100)을 모판(20")으로부터 분리할 수 있다. 도금막(100)과 모판(20")을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].
또 다른 실시 예로, 도 10을 참조하면, 음각 패턴(28)이 형성된 전도성 기재(21) 상에 배리어막(23)을 형성할 수 있다. 배리어막(23)의 특징은 도 8에서 상술한 바와 동일하며, 배리어막(23)을 제외한 마스크 제조 과정은 도 9와 동일하므로 구체적인 설명은 생략한다.
도금막(100)이 기재(21)와 직접 접촉되지 않고 배리어막(23)이 개재되어 있으므로, 열처리(H) 과정에서 도금막(100)의 성분(니켈 등)이 기재(21)에 침투되지 않고, 모판(20''')의 내구성을 증진시켜 재활용 횟수를 더 늘릴 수 있는 이점이 있다.
위와 같이, 본 발명은 전주 도금 공정에서 도금막(100)을 형성하는 공정만으로 패턴(PP)을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 열처리(H)를 통해 낮은 열팽창계수(CTE)를 가지는 마스크(100)를 제조할 수 있고, 열처리(H) 과정에서 마스크 패턴(PP)의 변형을 방지할 수 있는 효과가 있다. 또한, 절연부(25, 27)를 포함하는 모판(20)[또는, 음극체(20)]를 한번 제조하면, 이후에 반복적으로 재사용 할 수 있어 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다. 또한, 모판(20)의 절연부(25, 27) 패턴을 미세하게 형성할 수 있으므로, OLED의 FMM의 패턴을 미세하게 형성할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.

Claims (20)

  1. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 전도성 기재를 제공하는 단계;
    (b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
    (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계;
    (d) 도금막을 열처리하는 단계; 및
    (e) 모판으로부터 도금막을 분리하는 단계
    를 포함하는, 마스크의 제조 방법.
  2. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 전도성 기재를 제공하는 단계;
    (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계;
    (c) 배리어막의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
    (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계;
    (e) 도금막을 열처리하는 단계; 및
    (f) 모판으로부터 도금막을 분리하는 단계
    를 포함하는, 마스크의 제조 방법.
  3. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계;
    (b) 음각 패턴의 하부면을 제외한, 전도성 기재의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
    (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막을 형성하는 단계;
    (d) 도금막을 열처리하는 단계; 및
    (e) 모판으로부터 도금막을 분리하는 단계
    를 포함하는, 마스크의 제조 방법.
  4. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
    (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계;
    (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계;
    (c) 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
    (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 배리어막의 표면으로부터 도금막을 형성하는 단계;
    (e) 도금막을 열처리하는 단계; 및
    (f) 모판으로부터 도금막을 분리하는 단계
    를 포함하는, 마스크의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전도성 기재는 도핑된 단결정 실리콘 재질인, 마스크의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 마스크의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    절연부는 테이퍼 형상을 가지는, 마스크의 제조 방법.
  8. 제3항 또는 제4항에 있어서,
    음각 패턴은 역 테이퍼 형상을 가지는, 마스크의 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    열처리는 300℃ 내지 800℃로 수행하는, 마스크의 제조 방법.
  10. 제2항 또는 제4항에 있어서,
    배리어막은 전도성을 가지고, 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질인, 마스크의 제조 방법.
  11. 제2항 또는 제4항에 있어서,
    배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 마스크의 제조 방법.
  12. 제11항에 있어서,
    배리어막은 1Å 내지 99Å의 두께인, 마스크의 제조 방법.
  13. 제12항에 있어서,
    전자가 배리어막을 통과하는 터널링 효과를 이용하여, 절연부가 형성된 배리어막의 일면으로부터 전주 도금을 수행하는, 마스크의 제조 방법.
  14. 제1항 내지 제4항 중 어느 한 항에 있어서,
    절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되는, 마스크의 제조 방법.
  15. 제1항 내지 제4항 중 어느 한 항에 있어서,
    도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크의 제조 방법.
  16. 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서,
    전도성 기재;
    전도성 기재의 일면 상에 형성된 배리어막; 및
    배리어막의 일면 상에 형성되고, 패턴화된 절연부
    를 포함하는, 모판.
  17. 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서,
    음각 패턴이 형성된 전도성 기재;
    전도성 기재의 일면 상에 형성된 배리어막; 및
    음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 형성된 절연부
    를 포함하는, 모판.
  18. 제17항에 있어서,
    배리어막은 전도성을 가지고, 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질인, 모판.
  19. 제17항에 있어서,
    배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 모판.
  20. 제19항에 있어서,
    배리어막은 1Å 내지 99Å의 두께인, 모판.
PCT/KR2017/015061 2017-01-04 2017-12-20 마스크의 제조 방법 및 이에 사용되는 모판 WO2018128304A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0001433 2017-01-04
KR1020170001433A KR102054179B1 (ko) 2017-01-04 2017-01-04 마스크의 제조 방법 및 이에 사용되는 모판

Publications (1)

Publication Number Publication Date
WO2018128304A1 true WO2018128304A1 (ko) 2018-07-12

Family

ID=62791233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/015061 WO2018128304A1 (ko) 2017-01-04 2017-12-20 마스크의 제조 방법 및 이에 사용되는 모판

Country Status (3)

Country Link
KR (1) KR102054179B1 (ko)
TW (1) TW201825714A (ko)
WO (1) WO2018128304A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114574908A (zh) * 2019-05-13 2022-06-03 创造未来有限公司 精细金属掩模制造方法
EP4174217A4 (en) * 2020-06-30 2023-11-01 FUJIFILM Corporation METHOD FOR PRODUCING A SHAPED METAL PRODUCT

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254376B1 (ko) * 2018-10-10 2021-05-24 주식회사 오럼머티리얼 마스크의 제조 방법
CN112740437A (zh) * 2018-10-11 2021-04-30 悟勞茂材料公司 掩模支撑模板及其制造方法与框架一体型掩模的制造方法
US11081645B2 (en) 2018-11-08 2021-08-03 Samsung Display Co., Ltd. Mask assembly with surface roughened mask sheet at welding location, method of manufacturing the same, and method of manufacturing display device using the same
KR102186989B1 (ko) * 2019-05-13 2020-12-04 크레아퓨쳐 주식회사 파인메탈마스크 제조용 몰드 제조방법
KR102237716B1 (ko) * 2019-07-19 2021-04-08 한국과학기술원 미세 금속 마스크를 제작하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
KR20130096461A (ko) * 2012-02-22 2013-08-30 엘에스엠트론 주식회사 전기 도금을 이용한 다공성 박막의 제조방법
KR20150003114A (ko) * 2014-11-17 2015-01-08 주식회사 티지오테크 마스크 및 마스크 제조 방법
KR20160132579A (ko) * 2015-05-11 2016-11-21 한국기계연구원 전주 마스터 및 이의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418440B2 (ja) * 2014-06-03 2018-11-07 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 メタルマスク及びメタルマスクの製造方法並びにメタルマスクを用いた成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (ja) * 2003-11-28 2005-06-16 Canon Components Inc 蒸着用メタルマスク及びそれを用いた蒸着パターンの製造方法
JP2008305703A (ja) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd パターンが施された金属箔の製造方法
KR20130096461A (ko) * 2012-02-22 2013-08-30 엘에스엠트론 주식회사 전기 도금을 이용한 다공성 박막의 제조방법
KR20150003114A (ko) * 2014-11-17 2015-01-08 주식회사 티지오테크 마스크 및 마스크 제조 방법
KR20160132579A (ko) * 2015-05-11 2016-11-21 한국기계연구원 전주 마스터 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114574908A (zh) * 2019-05-13 2022-06-03 创造未来有限公司 精细金属掩模制造方法
CN114574908B (zh) * 2019-05-13 2022-11-25 创造未来有限公司 精细金属掩模制造方法
EP4174217A4 (en) * 2020-06-30 2023-11-01 FUJIFILM Corporation METHOD FOR PRODUCING A SHAPED METAL PRODUCT

Also Published As

Publication number Publication date
KR102054179B1 (ko) 2019-12-10
TW201825714A (zh) 2018-07-16
KR20180080582A (ko) 2018-07-12

Similar Documents

Publication Publication Date Title
WO2018128304A1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR101870820B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2018221852A1 (ko) 프레임 일체형 마스크
WO2018066844A1 (ko) 증착용 마스크로 사용되는 합금 금속박, 증착용 마스크 및 이들의 제조방법과 이를 이용한 유기 발광 소자 제조방법
WO2018084448A2 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
KR102280187B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
WO2019009526A1 (ko) 마스크 및 마스크의 제조 방법, 모판
WO2018097533A1 (ko) 프레임 일체형 마스크 및 그 제조방법
WO2019156348A1 (ko) 프레임 일체형 마스크 및 프레임 일체형 마스크의 제조 방법
KR102032867B1 (ko) 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
CN112424972A (zh) 掩模的制造方法、掩模及框架一体型掩模
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
WO2018097532A1 (ko) 프레임 일체형 마스크의 제조 방법
WO2019212178A1 (ko) 모판 및 마스크의 제조방법
KR20190137743A (ko) 마스크의 제조 방법
KR20180079983A (ko) 모판 및 마스크의 제조방법
KR102301331B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
KR20190122482A (ko) 마스크의 제조 방법 및 이에 사용되는 모판
KR102377775B1 (ko) 전력 공급용 지그
KR102254376B1 (ko) 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17890479

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17890479

Country of ref document: EP

Kind code of ref document: A1