KR850001363B1 - 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 - Google Patents

후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 Download PDF

Info

Publication number
KR850001363B1
KR850001363B1 KR1019810004604A KR810004604A KR850001363B1 KR 850001363 B1 KR850001363 B1 KR 850001363B1 KR 1019810004604 A KR1019810004604 A KR 1019810004604A KR 810004604 A KR810004604 A KR 810004604A KR 850001363 B1 KR850001363 B1 KR 850001363B1
Authority
KR
South Korea
Prior art keywords
conductor
thickness
fine pattern
film
thick film
Prior art date
Application number
KR1019810004604A
Other languages
English (en)
Other versions
KR830008634A (ko
Inventor
카오루 오오무라
코우헤이 코야마
타케오 키무라
Original Assignee
아사히 가세이 고교가부시키 가이샤
세코 마오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16661480A external-priority patent/JPS5791590A/ja
Priority claimed from JP9147981A external-priority patent/JPS57207392A/ja
Application filed by 아사히 가세이 고교가부시키 가이샤, 세코 마오미 filed Critical 아사히 가세이 고교가부시키 가이샤
Publication of KR830008634A publication Critical patent/KR830008634A/ko
Application granted granted Critical
Publication of KR850001363B1 publication Critical patent/KR850001363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용 없음.

Description

후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
제1(a)도 내지 제1(e)도는 본 발명의 1실시예를 설명한 제조공정도.
제2도 및 제3도는 각각 본 발명에 의해 제조된 고밀도 도전체의 평면도 및 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 금속박판 2 : 금속레지스트
3 : 도금된 도전체 4 : 접착제
5 : 절연기판 11 : 도전체패턴
12 : 절연기판 13 : 절연접착층
14 : 접속단자
본 발명은 후막 파인패턴 도전체를 개량하고 그 후막 파인패턴 도전체를 사용하여 인쇄회로기판을 개량하는 제조방법에 관한 것이다.
후막 파인패턴 도전체는 전류치를 크게 필요로 하는 소형 코일, 고밀도 콘넥터(connector) 및 고밀도 배선(配線) 등의 분야에서 요구되고 있다. 또 코일은 통상적으로 권선(winding wire)방식에 의해 제조되고 있으나, 이 방법으로는 소형 코일의 제조가 어렵고 권선상태에 변화가 발생한다.
또 수 10㎛의 동박(銅箔)을 에칭(etching)된 소위 프린트코일은 사이드에칭(side etching)으로 인하여 파인패턴(fine pattern)을 얻을 수 없으며, 대개 2-3 lines/㎛의 패턴만이 얻어질 수 있다. 따라서 이 방법에 의해서도 소형코일의 제조는 어렵다(미국특허 제3,269,861호 참조).
최근에는 카세트테이프 레코더와 VTR의 모터가 소형화되어감에 따라 후막 파인패턴 도전체를 가진 파인 코일(fine coil)의 개발이 요구되고 있다.
본 발명자들은 이미 미국특허출원 제219,155호에서 고밀도 후막 파인패턴 도전체의 제조방법을 제안하였다.
이 방법은 5A/dm2이상의 음극전류밀도에서 도전체를 전기도금시켜 절연기층상에 형성된 두께 0.1-10㎛의 박막도전체 패턴을 후막화(厚膜化)함으로써 도전체의 막을 두껍게 하기 때문에 단락을 제거시켰다.
그러나 박막도전체 패턴을 직접 전기도금을 할 경우 그 도금층의 두께는 그 파인패턴 도전체의 길이가 저항 5옴(ohm)에 상당한 길이를 초과하면 균일하지 않게 된다.
더 나아가서, 절연기층상에 형성된 패턴이 되지 않은 박막도전체를 전기도금하여 레지시트(resist) 패턴마스크(pattern mask)를 그 도전체상에 위치시키는 또 다른 방법에서는 그 레지스트를 제거하여 그 파인패턴의 협소한 라인을 에칭 제거하는 것이 필요하다.
따라서 이 방법은 많은 공정도를 가지며, 처리공정의 높은 정도(精度)를 필요로 한다. 본 발명은 균일한 두께를 가진 후막 파인패턴 도전체 및 후막 파인패턴 인쇄회로기판의 제조방법을 제공하는데 하나의 목적이 있다.
또 본 발명은 후막 파인패턴 도전체 및 후막 파인패턴 인쇄회로기판을 제조함에 있어서 간단하고 정도(精度)가 높은 방법을 제공하는데 또 하나의 목적이 있다.
더 나아가서, 본 발명은 신뢰성이 높은 후막 파인패턴 및 후막 파인패턴 인쇄회로기판을 제조하는 방법을 제공하는데 또 다른 하나의 목적이 있다.
본 발명은 두께의 변화를 제거히킨 신뢰성이 높은 후막 파인패턴 도전체 및 후막 파인패턴 인쇄회로기판을 제조하는 간단한 방법을 제공하며, 이 방법은 금속박판상에 레지스트로 패턴부 이외의 부분을 형성하며 그 금속박판을 음극으로 하여 패턴부를 전기도금을 함으로써 회로밀도 3 lines/mm 이상, 후막 15-200㎛, 바람직하게는 100-200㎛의 도전체를 형성하고, 그 다음 그 결과 얻어진 도전체를 절연기판에 금속박판을 위로하여 접착제로 접합한 다음 금속박판을 에칭 제거하는 공정을 구비하고 있다.
이와 같이 전기도금을 한 도전체는 전기저항이 낮은 금속박판을 도금용 하층(underlying layer)으로 사용하였기 때문에 두께가 균일하다.
이하 첨부도면에 따라 본 발명을 구체화하면 다음과 같다.
제1(a)도 및 제1(e)도에서 각각 부호 (1)는 금속박판, 부호(2)는 도금 레지스트(plating resist), 부호 (3)은 도금된 도전체, 부호 (4)는 접착제, 부호 (5)는 절연기판이다.
본 발명에 사용된 금속박판은 에칭할 수 있는 도전체로서 전기도금된 도전체와 다른 에칭특성(etching property)을 갖고 있는 것이 바람직하다. 이 경우 금속박판을 에칭제거할 때 전기도금된 도전체는 에칭이 되지 않아 높은 정도(精度)의 금속박판의 에칭이 가능하게 된다.
여기서 바람직한 재료는 알루미늄, 주석 및 아연이다.
후막의 범위는 1-500㎛, 더 바람직하게는 5-200㎛, 특히 가장 바람직하게는 10-100㎛이다. 후막이 1㎛ 이하인 경우 취급이 어렵고 도금된 후막이 불균일하게 되기가 쉽다. 또 후막이 500㎛ 이상일 때에는 에칭제거에 장시간이 걸리며, 생산성이 저하된다.
본 발명에 의해 실시되는 패턴부 이외의 부분에 레지스트를 형성시키는 방법으로는 스크린인쇄 또는 사진인쇄(photographic printing) 등으로 형성하여도 좋으나, 파인패턴의 형성이 용이한 포토레지스트(photoresist)를 사용하여 형성하는 것이 바람직하다. 사용방법으로는 도포공정, 노광공정, 현상공정(step)을 거쳐 얻을 수 있다.
포토레지스트로는 이이스트만 코닥(Eastman Kodak)의 KPR, KOR, KPL, KTFR, KMER, 토코오카사(東京應化社)의 TPR, OMR 81 또는 푸지야쿠힌 고교(富士藥品工業)의 FSR 등의 내가티브 포토레지스트(negative photoresist) 및 이이스트만 코닥의 KADR 또는 쉽레이(Shipley)사의 AZ-1350 등의 포지티브 포토레지스트가 있고, 내도금성에 우수한 것이 바람직하며 특히 내가티브 포토레지스트가 바람직하게 사용된다. 드라이필름 레지스트(dry film resist)도 사용할 수 있다.
후막은 두터울수록 도금층의 후막화를 방지하는데 더 효과적이나, 지나치게 두터우면 파인패턴이 얻어지지 않는다.
바람직한 범위는 0.1-50㎛, 더 바람직하게는 1-10㎛이다. 후막이 0.1㎛ 이하일 때 핀혼(pin hole)이 발생하기 쉽다.
전기도금의 종류로는 전도체이면 어느 것이라도 좋으나 은, 금, 동, 닉켈 및 주석 등이 바람직하며 동은 도전성 및 경제성이라는 관점에서 가장 바람직하다.
도금조(plating bath)로는 은을 도금하는 시안화은조, 금을 도금하는 산성, 중성 및 알칼리성조 및 닉켈을 도금하는 닉켈 술페이트(nickel sulfate)조 또는 닉켈 술포네이트(nickel suffonate)조가 있다.
동의 전기도금으로는 시안화동 도금조, 피로인산동 도금조, 황산동 도금조 또는 코퍼 보로플루오라이드(copper boro fluoride) 도금조를 사용할 수 있다. 특히 티로인산동 도금조가 바람직하다.
파인패턴 도전체를 전기도금할 경우 중요한 인자로서는 음극의 전류밀도이다. 음극의 전류밀도가 적을 경우 후막방향 이상으로 폭방향의 후막화가 된다.
음극의 전류밀도는 3A/dm2이상, 더 바람직하게는 5A/dm2이상, 특히 가장 바람직하게는 8A/dm2이상이다. 음극의 전류밀도를 증가시키면 폭방향으로의 후막화가 억제된다. 음극전류밀도는 높을수록 바람직하여 펄스도금 방법의 사용도 바람직하다. 음극의 전류밀도의 상한(上限)은 버닝(burning)에 의해 결정되며 50A/dm2, 바람직하게는 20A/dm2이다.
전기도금에 있어서 또 다른 하나의 주요한 인자는 도금후막과 패턴의 간격비이며, 위에서 특정된 음극전류밀도에 있어서 그 비를 1.4이상, 바람직하게는 2.0 이상으로 할 때 폭방향으로의 후막화가 더 억제되어 도전체가 선택적으로 후막방향으로 도금이 된다.
위의 현상은 인접패턴 사이가 등전위(equal potential)에 있을 때 현저하며, 본 발명은 이 효과를 최대로 발휘시킨 것이다.
전기도금의 후막은 15-200㎛이 바람직한 범위이며, 본 발명은 전기도금한 후막이 두터울 때 특히 유효하다. 20㎛ 이상 또는 35㎛ 이상의 후막을 가진 파이패턴을 제조하는데 적합하며, 더 나아가서 배선밀도가 3 lines/mm 이상 또는 5 lines/mm 이상의 파인패턴 후막을 제조하는데 적합하고, 이에 또 본 발명은 50% 이상 또는 70% 이상의 패턴의 점적율(occupation rate)을 가질 경우 파인패턴 후막을 제조하는데 적합하다. 금속박판을 전기도금할 경우, 전기도금 특히 전류밀도의 조건에 따라 그 결과 얻어진 도전체 라인(line) 측면에 돌출(protrusion)이 형성된다.
금속박판과 전기도금 후막간의 접착력은 전기도금 조건에 의해 처리재료에 영향을 준다. 도전체 라인 단(端)의 돌출과 기판상이 도금막의 빈약한 접착력은 파인패턴 후막 도전체의 다량생산공정에서 그 수율과 신뢰성을 감소시키기가 용이하다.
위와 같은 문제를 해결하기 위하여 전기도금공정의 초기단계에서 낮은 전류밀도로 그 파인패턴을 도금한 다음 도전체라인이 위에서 특정된 전류밀도에서 금속박판상에 형성된다.
이 공정으로 도전체라인 단(端)의 돌출을 방지하고 도금층의 금속박판상에 밀착성을 높힌다. 이와 같은 이유는 명백하게 알 수는 없으나, 도금 초기단계에서 뉴클레오리(nucleoli)의 발생과 성장이 전류밀도에 관계되어 있거나 또는 도금층의 전류용력이 완화되기 때문인 것으로 높아진다.
특히 금속박판의 도금공정에서 도금은 전류밀도 0.05-2A/dm2, 바람직하게는 1.5A/dm2에서 실시하여 초기단계에서 0.3-10㎛, 바람직하게는 0.5-5㎛의 후막을 얻는다.
전기도금은 위에서 특정된 전류밀도에서 실시한 후 소요의 후막을 얻는다. 전류밀도가 2A/dm2이상일 경우 도금층의 금속박판상에의 밀착성은 충분하지 않으며, 전류밀도가 0.05A/dm2이하인 경우 도금시간이 너무 길어 그 생산성이 감소된다. 후막이 0.3㎛ 이하일 경우 밀착성이 충분하지 않으며, 10㎛ 이상일 경우 도금시간이 너무 길어 생산성이 감소된다.
본 발명에 사용된 절연기판으로는 필름기판, 적층기판, 글라스기판, 세라믹(ceramic)기판 또는 절연층으로 코팅한 금속기판 등이 있다. 폴리머필름, 에폭시필름, 폴리이미드필름, 폴리파라반산(poly parabanic Acid)필름 및 트리아진(triazine)필름 등 필름상의 기판은 어느 것에나 사용할 수 있으나 폴리이미드필름, 폴리파라반산필름 및 트리아진필름이 가요성, 내열성이라는 점에서 바람직하며, 그 폴리머필름기판의 후막은 고밀도화라는 점에서 가급적 엷은 것이 바람직하나 너무 엷은 필름은 작업성을 약화시킨다.
필름두께는 5-200㎛, 바람직하게는 10-150㎛, 가장 바람직하게는 10-100㎛의 범위이다.
금속박판상에 레지스트로 마스크하여 전기도금을 하는 것은 절연기판에 금속판을 위로하여 첨부시키는 방법으로, 접착제에 의해 열압착시켜 실시하는 것이 바람직하다.
접착제를 사용할 경우 기판을 사용하지 않으며 전기도금층상에 접착제를 간단히 도포하거나 또는 접착제를 가한 도금층을 직접 접합할 수도 있다.
절연기판은 절연이라는 점에서 바람직하다. 여기서 "절연"이라는 용어는 절연기판의 대향면상에 결합한 상부도전체 패턴과 하부도전체 패턴 사이의 절연을 의미한다.
그 절연이 빈약할 경우 상하도전체 패턴은 단락된다. 접착제로서 폴리에스테르-이소시아테이트, 페놀수지-부티랄, 페놀수지-니트릴고무, 에폭시-나이론, 에폭시-니트릴고무 또는 에폭시-페놀수지 등이 있으며 내열성, 내습성, 접착석이 우수한 것이 바람직하고, 에폭시-페놀수지, 에폭시-니트릴고무 및 페놀수지-니트릴고무 접착제가 특히 바람직하다. 접착제의 두께는 고밀도화 및 접착성이란 점에서 1-200㎛, 특히 2-100㎛의 범위가 바람직하다.
본 발명의 후막 파인패턴 도전체는 그 절연기판의 일면만 접착할 수 있으나, 그 밀도를 높이기 위하여 그 기판의 양면에 접착시키는 것이 바람직하다.
후자의 경우, 절연기판을 천공하여 통공접속을 할 수 있으며, 통공접속부를 천공시켜 그 구멍에 납땜 또는 도전성 페이스트(paste) 등의 도전체(導電體)를 삽입시키거나 또는 도전체에 의해 그 구멍의 내벽을 전기도금을 하여 실시할 수 있다. 금속박판은 전면 제거하는 편이 바람직하며, 회로부 이외의 부분만을 제거하여도 된다.
금속박판을 에칭제거하는 방법으로는 사용된 금속박판을 용해하는 용액으로 스프레이(spray) 또는 딥(dip)등에 의해 에칭제거하는 방법이 있다. 금속박판으로 알루미늄, 주석 또는 아연일 경우 전기도금 도전체로 에칭되지 않은 알칼리용액 또는 묽은 염산용액을 사용하는 것이 바람직하다. 필요할 때 금속박판을 에칭제거한 후 노출된 도전체상에 또 전기도금을 하여 후박화함으로써 후막 파인패턴 도전체가 얻어진다.
이 경우에 금속박판을 에칭제거하고 천공한 다음 전기도금을 실시함으로써 통공접속이 동시에 얻어진다.
통공은 금속박판을 에칭제거하기 전에 천공할 수 있다. 신뢰성을 향상시키기 위항 금속박판을 에칭제거한 후 폴리머 등의 보호층이 설치되는 등의 처리가 행하여진다.
본 발명에 의해 얻어진 후막 파인패턴 도전체는 큰 단면적으로 인하여 저항이 적으며, 사용상 소형코일, 고밀도 콘넥터 및 고밀도 배선등에 적합하다. 스파이럴(spiral)상의 패턴을 가진 코일은 소형이며 고성능이다.
제2도 및 제3도는 고밀도 큰넥터의 평면도 및 종단면도를 각각 나타내며, 도전체 패턴(11)은 절연접착층(13)에 의해 동시에 접착된 절연기판(12)상에 형성되어 다층(多層)구조를 형성한다. 접속단자(14)는 콘넥터 패턴의 단(端)에 구성되어 있다.
본 발명은 더 구체화하기 위하여 다음에 실시예를 들어 설명하나 본 발명은 이 실시예에 한정되어 있지 아니하며 여러 가지로 변형을 할 수 있다.
[실시예 1]
두께 40㎛, 8cm×8cm의 크기를 가진 알루미늄 박판상에 이이스트만 코닥사제(Eastman kodak) "Microkresist 747" 네가티브 포토레지스트(negative photoresist)를 도포하여 건조한 후 두께를 3㎛으로 하였다.
그 다음 프리베이크(prebake)하고 회로 패턴마스크(pattern mask)를 통하여 고압수온램프로 노광하고 전용현상액 및 린스액(rinsing liquid)로 현상하여 건조하고 포스트베이크(post bake)하여 회로부 이외의 부분에 레지스트를 형성시켰다(제1(a)도 참조). 그 다음 하쇼무라타사제(Harshow Murataco Ltd.) 피로인산동 도금액을 사용하여 알루미늄을 음극으로 하여 음극전류밀도 0.5A/dm2에서 동(銅)을 두께 2㎛로 전기도금을 하였다.
그 다음 동을 전기도금하여 음극전류 8A/dm2에서 전체 두께 100㎛으로 하였다(제1(b)도 참조).
그 다음 듀퐁사체(Dupont) 폴리이미드필름, "Kapton"(두께 25㎛)상에 보스틱(Bostik)사제 페놀수지-니트릴고무접착제 "XA 564-4"를 도포하고 건조한 후 두께 5㎛가 되도록 하여 절연기판을 형성하였다.
제1(c)도에서와 같이 접착제를 도포한 전기도금 알루미늄박판을 위로하여 150℃, 30분간 위의 절연기판상에 열압착하여 접합하였다(제1(d)도 참조).
그 다음 14wt% 염산수용액으로 위의 알루미늄박판을 에칭제거하여 회로밀도 10lines/mm, 두께 100㎛, 라인(line) 폭 85㎛, 패턴간격 15㎛로 두께의 불균일성이 없는 파인패턴 후막 도전체를 얻었다(제1(e)도 참조).
제1(d)도 및 제1(e)도는 하나의 실시예를 나타낸 것으로 여기서 도전체 패턴이 절연기체(5)의 양면상에 접착되어 있다. 후막두께의 조도(rough ness)는 ±5%내에 있었다.
종래의 방법과 비교하기 위하여 캡톤(capton) 필름의 전면상에 두께 0.5㎛ㄹ 동을 증착시켰다. 포토에칭(photoetching) 처리공정으로 실시예 1과 동일한 회로패턴을 형성하였다.
동일한 방법으로 전기도금을 하여 전기 도금된 도전체 패턴을 형성하였다. 그 결과 얻어진 두께의 균일도는 ±50%이었다.
[실시예 2]
두께 20㎛, 8cm2의 크기를 가진 주석박판상에 이이스트만 코닥사제 네가티브 포토레지스트 "Microesist 752"을 도포하여 건조한 후 일면두께 3㎛가 되도록 하였다.
그 다음 프리베이크를 하고 회로패턴 마스크를 통하여 고압수온램프로 노광하며 전용현상액과 린스액으로 현상하고, 건조, 포스트베이크하여 회로부 이외의 부분에 레지스트를 형성하였다.
그 다음 하쇼무라타사제품 피로인산동 도금액을 사용하여 주석박판을 음극으로 하여 음극전류밀도 0.1A/dm2에서 두께 0.5㎛로 전기도금을 하였다.
그 다음 듀퐁사제 폴리이미드필름 "Kapton"(두께 25㎛)의 양면에 보스틱사제품 페놀수지-니트릴고무접착제를 도포하고 건조한 후 각면 두께 5㎛로 하여 절연기판을 형성하였다. 이 절연기판의 양면에 150℃, 30분간 전기도금된 주석박판을 열압축하여 접착하였다. 이 주석박판을 5wt%의 소듐 히드록시드 수용액으로 에칭제거하였다.
통공부에 구멍을 뚫어 에폭시테크노로지(Epoxy Technology)사제 도전성 페이스트(paste) "H-31D"를 사용하고 통공접속을 하여 회로밀도 15 lines/mm, 두께 50㎛, 라인(line) 폭 57㎛, 패턴간격 10㎛으로 두께의 불균일성이 없는 파인 패턴 후막 도전체를 얻었다.
[실시예 3]
두께 50㎛의 아연박판상에 이이스트 코닥사제품 네가티브 포토레지스트 "Micro resist 747"을 도포하여 건조한 후 일면 두께가 5㎛으로 되도록 하였다.
그 다음 프리베이크하고 회로패턴 마스크를 통하여 고압수은램프로 노광하여 전상현용액 및 린스액으로 현상하고 건조, 포스트베이크(post bake)하여 회로부 이외의 부분에 레지스트를 형성하였다.
그 다음 하쇼무라타사제품 피로인산동 도금액을 사용하여 아연박판을 음극으로 하고 음극전류밀도1A/dm2에서 두께 5㎛으로 전기도금을 하였다.
그 다음 펄스(pluse) 도금에 의해 동을 전기도금하여 음극전류밀도 20A/dm2에서 전체 두께 150㎛으로 하였다. 전기도금된 아연박판상에 보스틱(Bostick)사 제품 페놀수지-니트릴 고부접착제 "XA-564-4"를 도포하여 건조한 후 두께 5㎛이 되도록 하였다.
그리고 그 다음 이 아연박판을 위로하여 150℃, 30분간 셀 케미컬사(Shell chemical) 제품 폴리파라반산 필름 "Tradlon"(두께 25㎛)의 양면에 아연박판을 열압착하여 접착하였다.
그 다음 아연박판을 5wt%의 소듐 히드록시드 수용액으로 에칭 제거하였다. 그리고 통공부 구멍을 뚫어 펄스도금에 의해 동을 전기도금하여 음극전류밀도 20A/dm2에서 두께 150㎛으로 하였다.
그 결과 얻어진 통공으로 접속된 파인패턴 후막 도전체는 회로밀도 8 lines/mm, 필름두께 300㎛, 라인폭 110㎛, 패턴간격 15㎛으로 필름두께의 불균일성이 없는 파인패턴 후막 도전체를 얻었다.
[실시예 4]
두께 80㎛의 알루미늄박판에 이이스트만 코닥사제품 네가티브 포토레지스트 "Microresist 752"를 도포하여 건조한 후 일면 두께가 3㎛으로 되도록 하였다.
그 다음 프리베이크하고 회로패턴 마스크를 통하여 고압수은램프로 노광하여 전용 현상액과 린스액으로 현상하고, 건조, 포스트베이크하여 회로부 이외의 부분에 레지스트를 형성하였다.
그 다음 하쇼 무라타사제품 피로인산동 도금액을 사용하여 알루미늄박판을 음극으로 하고 음극전류밀도 0.5A/dm2에서 동을 전기도금시켜 1㎛의 두께로 하였다. 동을 전기도금한 후 음극전류밀도 5A/dm2에서 전체 두께 50㎛으로 하였다.
전기도금된 알루미늄박판상에 아사히 가세이사 제품 에폭시수지, "AER-661" 100중량부, 마루젠세키유사제품 폴리페놀수지 "Resin M" 25중량부 및 BF3피페리딘 0.2중량부로 조성된 조성물을 도포하여 건조한 후 두께 10㎛이 되도록 하고, 알루미늄박판을 위로하고 170℃, 60분간 열압착하여 접합하였다. 그리고 14wt%의 염산수용액으로 알루미늄박판을 에칭제거하였다.
통공부에 구멍을 뚫어 음극전류밀도 5A/dm2에서 두께 50㎛으로 또 동을 전기도금하였다. 그 결과 얻어진 통공접속된 파인패턴 후막 도전체는 회로밀도 8lines/mm, 필름두께 100㎛, 라인 폭 105㎛, 패턴간격 20㎛으로 필름 두께의 불균일성이 없는 파인패턴 후막 도전체를 얻었다.
[실시예 5]
두께 40㎛의 알루미늄 박판상에 이이스트 코닥사제품 네가티브 포토레지스트 "Microresist 747"을 도포하여 건조한 후 두께 3㎛이 되도록 하였다.
프리베이크하고 회로패턴 마스크를 통하여 고압수은램프로 노광하여 전용 현상액 및 린스액으로 현상하고 건조, 포스트베이크하여 회로부 이외의 부분에 레지스트를 형성하였다.
그 다음 실버시아나이드(silver cyanide) 도금액을 사용하여 알루미늄박판을 음극으로 하고 음극전류밀도 0.5A/dm2에서 두께 1㎛으로 은을 전기도금하였다.
그 다음 은을 전기도금하여 음극전류밀도 5A/dm2에서 전체 두께 50㎛을 얻었다.
듀퐁사 제품 폴리이미드필름 "kapton"상에서 보스틱사 제품 패놀수지-니트릴 고무접착제 "XA 564-4"를 도포하여 건조한 후 두께 5㎛이 되도록 하여 절연기판을 형성하였다. 알루미늄박판을 위로 하여 150℃, 30분간의 절연기판에 전기도금된 알루미늄박판을 열압착하여 접착시켰다.
그 다음 5wt%의 소듐 히드록시이드 수용액으로 알루미늄박판을 애칭 제거하였다. 그 결과 얻어진 파인패턴 후막 도전체는 회로밀도 10 lines/mm, 필름두께 50㎛, 라인 폭 75mm, 패턴간격 25㎛으로 필름 두께의 불균일성이 없는 파인패턴 후막 도전체를 얻었다.
[실시예 6]
두께 40㎛의 알루미늄박판에 이이스트만 코닥사 제품 내가티브 포토레지스트 "Microresist 747"을 도포하여 건조한 후 두께 3㎛이 되도록 하였다. 그리고 프리베이크하고, 회로패턴 마스크를 통하여 고압수은램프로 노광하여 전용현상액 및 린스액으로 현상하고, 건조, 포스트베이크하여 회로부 이외의 부분에 레지스트를 형성하였다.
그 다음 닉켈 술페이트 도금액을 사용하고 알루미늄박판을 음극으로 하여 음극전류밀도 0.5A/dm2에서 두께 1㎛으로 닉켈을 전기도금하였다. 그리고 닉켈을 도금하여 음극전류밀도 14A/dm2에서 전체 두께 50㎛으로 하였다.
듀퐁사 제품 폴리이미드필름 "kapton"(두께 25㎛)상에 보스틱사 제품 패놀수지-니트릴고무접착제 "XA564-4"를 도포하여 건조한 후 두께 5㎛이 되도록 하여 절연기판을 형성하였다. 알루미늄박판을 위로 하여 150℃, 30분간 절연기판에 전기도금된 알루미늄박판을 열압착하여 접합하였다.
그 다음 5wt%의 소듐 히드록시드 수용액으로 알루미늄박판을 에칭 제거하였다. 그 결과 얻어진 파인패턴 후막 도전체는 회로밀도 10lines/mm, 필름 두께 50㎛, 라인 폭 85㎛, 패턴간격 15㎛으로 필름두께의 불균일성이 없는 파인패턴 후막 도전체를 얻었다.
[실시예 7]
실시예 4에서와 같이 알루미늄 박판-포토레지스트 패턴성형-등의 전해도금 접착제도포의 각 공정을 거쳐 얻어진 것을 듀퐁사제 폴리이미드필름 "캅톤"(kapton)(막두께 125㎛)상에 알루미늄박판이 위에 있도록 150℃에서 30분간 열압착하여 접합시키고 그 다음 14중량% 염산수용액으로 알루미늄박판을 에칭 제거하여 배선밀도 8lines/mm, 필름 두께 50㎛, 패턴간격 20㎛으로 필름 두께의 불균일성이 없는 파인패턴 후막도전체를 가진 플렉시블 프린트 배선기판을 얻었다.
실시예 1 내지 실시예 7에서는 도전체라인의 끝에 돌출이 보이지 않았다.

Claims (20)

  1. (a) 금속박판상에 레지스트(resist)를 패턴(pattern)부 이외의 부분에 형성하고 금속박판을 음극으로하여 패턴부에 전기도금을 함으로써 회로밀도 3lines/mm 이상, 필름두께 15-200㎛의 도전체를 형성하고,
    (b) 금속박막을 위로 하여 도금된 금속박막을 절연기판에 접착하며,
    (c) 금속박판을 에칭(etching)제거하는 공정을 구성함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  2. 제1항에 있어서, 금속박판을 위로 하고 도금된 금속박판을 절연기판 양면에 접착하여 금속박판의 도전체 패턴이 서로간에 대향되어 있음을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  3. 제1항 또는 제2항에 있어서, 금속박판을 에칭 제거한 후 노광도 전체를 전기도금하여 두께 15-200㎛의 도전체층을 형성함으로써 도금된 도전체를 후막화함이 없이 도전체의 실질적인 두께를 얻을 수 있는 공정을 구성함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  4. 제2항에 있어서, 절연기판 양면의 금소박판을 에칭 제거한 후 절연기판상의 도전체 패턴의 통공접속부에 구멍을 뚫고 노광도 전체를 전기도금하여 두께 15-200㎛의 도전체층을 형성하는 공정을 구성함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  5. 제1,2 또는 4항에 있어서, 금속박판에 전기도금을 함에 있어 음극전류밀도는 필름 두께가 0.3-10㎛로 될 때까지 0.05-2A/dm2의 범위이며, 그 다음 전체 필름 두께가 15-200㎛로 될 때 까지 3-50A/dm2으로 증가함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  6. 제4항에 있어서, 금속박판을 에칭 제거한 후 노광도 전체에 전기도금을 하는데 있어 음극전류밀도가 3-50A/dm2의 범위임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  7. 제1,2 또는 4항에 있어서, 금속박판을 두께 1-500㎛의 알루미늄, 주석 및 아연에서 선택함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  8. 제1,2 또는 4항에 있어서, 도전체가 동(銅)임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  9. 제1,2 또는 4항에 있어서, 절연기판이 두께 5-200㎛인 폴리머필름(polymer film)임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  10. 제3항에 있어서, 금속박판에 전기도금을 하는데 있어 음극전류밀도는 필름 두께가 0.3-10㎛으로 될 때까지 0.05-2A/dm2의 범위이며 그 다음 전체 필름 두께가 15-200㎛으로 될 때까지 3-50A/dm2로 증가함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  11. 제3항에 있어서, 금속박판을 에칭 제거한 후 노광도 전체에 전기도금을 함에 있어 음극전류밀도는 3-50A/dm2의 범위임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  12. 제3항에 있어서, 금속박판은 두께 1-500㎛의 알루미늄, 주석 및 아연임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  13. 제3항에 있어서, 도전체가 동(銅)임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  14. 제3항에 있어서, 절연기판이 두께 5-200㎛의 폴리머필름임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  15. 제5항에 있어서, 금속박판은 두께 1-500㎛의 알루미늄, 주석 및 아연에서 선택함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  16. 제6항에 있어서, 금속박판은 두께 1-500㎛의 알루미늄, 주석 및 아연에서 선택함을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  17. 제5항에 있어서, 도전체가 동(銅)임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  18. 제6항에 있어서, 도전체가 동(銅)임을 특징으로 하는 후막 파이패턴 도전체의 제조방법.
  19. 제7항에 있어서, 도전체가 동(銅)임을 특징으로 하는 후막 파인패턴 도전체의 제조방법.
  20. 제5항에 있어서, 도금된 필름 두께와 패턴간격의 비가 3A/dm2이상의 음극전류밀도에서 1.4이상임을 특징으로 하는 후막 파인패턴 인쇄회로기판의 제조방법.
KR1019810004604A 1980-11-28 1981-11-27 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 KR850001363B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP55-166614 1980-11-28
JP16661480A JPS5791590A (en) 1980-11-28 1980-11-28 Method of producing thick film fine pattern conductor
JP166614 1980-11-28
JP9147981A JPS57207392A (en) 1981-06-16 1981-06-16 Method of producing ultrafine thick film printed circuit board

Publications (2)

Publication Number Publication Date
KR830008634A KR830008634A (ko) 1983-12-10
KR850001363B1 true KR850001363B1 (ko) 1985-09-21

Family

ID=26432913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810004604A KR850001363B1 (ko) 1980-11-28 1981-11-27 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법

Country Status (4)

Country Link
US (1) US4401521A (ko)
EP (1) EP0053490B1 (ko)
KR (1) KR850001363B1 (ko)
DE (1) DE3170956D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089181A (ko) * 2001-05-21 2002-11-29 닛토덴코 가부시키가이샤 금속박 적층판 및 그의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
DE3526166C2 (de) * 1984-07-23 1996-05-02 Asahi Chemical Ind Bürstenloser Elektromotor und Verfahren zum Herstellen einer Spuleneinheit für diesen
KR910000571B1 (ko) * 1988-04-27 1991-01-26 정호연 도금전사(鍍金轉寫)에 의한 회로기판의 제법
GB8913450D0 (en) * 1989-06-12 1989-08-02 Philips Electronic Associated Electrical device manufacture,particularly infrared detector arrays
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
SE9203327L (sv) * 1992-11-06 1993-12-20 Metfoils Ab Förfarande vid mönsterkortstillverkning samt användning därvid
US5545429A (en) * 1994-07-01 1996-08-13 International Business Machines Corporation Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
US6030851A (en) * 1995-06-07 2000-02-29 Grandmont; Paul E. Method for overpressure protected pressure sensor
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
EP1019954B1 (en) * 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
US20020000380A1 (en) * 1999-10-28 2002-01-03 Lyndon W. Graham Method, chemistry, and apparatus for noble metal electroplating on a microelectronic workpiece
US6651324B1 (en) * 2000-11-06 2003-11-25 Viasystems Group, Inc. Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US6625004B1 (en) * 2001-08-31 2003-09-23 Superconductor Technologies, Inc. Electrostatic actuators with intrinsic stress gradient
JP2006277817A (ja) * 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd 磁気転写用マスターディスクの製造方法
JP4850817B2 (ja) * 2007-11-29 2012-01-11 富士フイルム株式会社 磁気転写用マスターディスクの製造方法
JP5257558B1 (ja) 2011-10-03 2013-08-07 日立化成株式会社 導電パターンの形成方法、導電パターン基板及びタッチパネルセンサ
CN106961803A (zh) * 2017-04-07 2017-07-18 安捷利电子科技（苏州）有限公司 一种提升pcb线路高宽比的制作方法
CN113411965A (zh) * 2021-04-30 2021-09-17 广东工业大学 一种嵌入式精细线路的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2447541A (en) * 1945-01-29 1948-08-24 Sabee Method of making plastic structure
US2692490A (en) * 1951-10-30 1954-10-26 Florman Irving Lighter
NL190034A (ko) * 1953-08-17
US2874085A (en) * 1953-10-27 1959-02-17 Northern Engraving & Mfg Co Method of making printed circuits
US2984595A (en) * 1956-06-21 1961-05-16 Sel Rex Precious Metals Inc Printed circuit manufacture
BE568197A (ko) * 1957-06-12
US3024151A (en) * 1957-09-30 1962-03-06 Automated Circuits Inc Printed electrical circuits and method of making the same
FR1318654A (fr) * 1961-12-19 1963-02-22 Normacem Soc Procédé de fabrication de circuits électriques et circuits obtenus par ce procéde
US3414487A (en) * 1965-06-30 1968-12-03 Texas Instruments Inc Method of manufacturing printed circuits
US3666639A (en) * 1969-10-30 1972-05-30 North American Rockwell Method for coating metals or insulating substrates having a vitreous binder
US3704207A (en) * 1970-04-21 1972-11-28 Rca Corp Process for forming an isolated circuit pattern on a conductive substrate
BE788117A (fr) * 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4392013A (en) * 1979-12-27 1983-07-05 Asahi Kasei Kogyo Kabushiki Kaisha Fine-patterned thick film conductor structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089181A (ko) * 2001-05-21 2002-11-29 닛토덴코 가부시키가이샤 금속박 적층판 및 그의 제조방법

Also Published As

Publication number Publication date
EP0053490B1 (en) 1985-06-12
KR830008634A (ko) 1983-12-10
EP0053490A1 (en) 1982-06-09
DE3170956D1 (en) 1985-07-18
US4401521A (en) 1983-08-30

Similar Documents

Publication Publication Date Title
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US3424658A (en) Method of producing a printed circuit board on a metallic substrate
JPH0219992B2 (ko)
JPH06152105A (ja) プリント配線板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JPH1079568A (ja) プリント配線板の製造方法
JPH05175636A (ja) フレキシブルプリント配線板の製造法
JPS60263494A (ja) 記録電極板の製造法
JPH05259614A (ja) プリント配線板の樹脂埋め法
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JPH02875B2 (ko)
JPH1041611A (ja) プリント配線板の製造方法及びプリント配線板
JPS63170991A (ja) 厚膜フアインパターン
JPH02876B2 (ko)
JPS6163088A (ja) スル−ホ−ル配線板の製造方法
JPH02105596A (ja) 印刷配線板の製造方法
JPS62242393A (ja) フレキシブル配線板およびその製造方法
JPH1027953A (ja) 転写用部材の製造方法及び転写用部材
JPH0652823B2 (ja) プリント厚膜微細パタ−ン導体
JPH02874B2 (ko)
JPS62242389A (ja) フレキシブル配線板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JP2000187823A (ja) 磁気ディスク装置用サスペンション部材
JPS601889A (ja) 回路基板製造方法