KR930000639B1 - 고밀도 다층 인쇄회로기판의 제조방법 - Google Patents

고밀도 다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR930000639B1
KR930000639B1 KR1019900018260A KR900018260A KR930000639B1 KR 930000639 B1 KR930000639 B1 KR 930000639B1 KR 1019900018260 A KR1019900018260 A KR 1019900018260A KR 900018260 A KR900018260 A KR 900018260A KR 930000639 B1 KR930000639 B1 KR 930000639B1
Authority
KR
South Korea
Prior art keywords
printed circuit
base material
circuit board
wiring pattern
layer
Prior art date
Application number
KR1019900018260A
Other languages
English (en)
Other versions
KR920011306A (ko
Inventor
김용길
Original Assignee
김용길
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김용길 filed Critical 김용길
Priority to KR1019900018260A priority Critical patent/KR930000639B1/ko
Publication of KR920011306A publication Critical patent/KR920011306A/ko
Application granted granted Critical
Publication of KR930000639B1 publication Critical patent/KR930000639B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내용 없음.

Description

고밀도 다층 인쇄회로기판의 제조방법
제1도 내지 제9도는 본 발명의 제조공정을 도시한 것이다.
본 발명은 라디오, 텔레비젼, 캠코더, 컴퓨터 또는 카세트 테이프 레코더와 같은 전자기기에 이용되는 인쇄회로기판의 제조방법에 관한 것으로서, 특히 다층 인쇄회로기판의 제조시 일체의 구멍 뚫기 가공을 배제하여 패터의 집적도를 향상시키기 위한 고밀도 다층 인쇄회로기판(High Density Multi-Layer Printed Circuit Board)의 제조방법에 관한 것이다.
현재, 생산 시판되고 있는 인쇄회로기판은 한쪽면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판이 있는바, 한쪽면 인쇄회로 기판은 절연체로 이루어진 후판을 표면처리하여 접착제를 도포한 뒤, 별도의 공정에 의해 제조된 도전체인 얇은 동박막을 원판에 접착하여 열간 압착시켜 인쇄회로 원판을제조하고, 이렇게 제조된 인쇄회로 원판에서 회로를 구성하는 부분위에 에칭액을 도포하여 인쇄를 하여 용해액에 넣은 뒤 회로부분 이외의 부분을 부식시켜 회로판 부분만 남게한 다음 세척한뒤 부품의 리드선 삽입용 자동 구멍 뚫기와 같은 마무리 공정을 함으로써 제조되었었다.
그리고, 양면 인쇄회로기판은 절연기판의 양면에 동박막을 부착한 것으로서 복잡한 배선을 할때 사용하기 위해 상기의 한쪽면 인쇄기판에 의해 제조된 것을 두개 압착한 효과를 얻도록 하기 위하여, 기판의 양면에 패턴을 형성하고 기판에 구멍(hole)을 뚫은후 상기 구멍의 내벽을 도금하여 양면의 패턴을 상호 연결하여서 된 것이다.
또한, 다층 인쇄회로기판은 한쪽면 기판을 여러겹으로 겹친 구조로서 중간의 각층에 특정한 도체를 매설하여 전자부품의 실장밀도를 높임과 동시에 전기적 특성변화의 향상을 도모하기 위한 것인바, 종래의 다층 인쇄회로기판의 제조공정을 개략적으로 설명하면 다음과 같다.
종래의 다층 인쇄회로기판은 우선 필요한 칫수로서 인쇄회로 원판의 동박면에 레지스트에 의한 배선패턴을 형성하여 동박면의 전면에 적당한 수단에 의해 감광제로 도포한다. 이렇게 감광제가 도포된 것을 적외선 전구와 같은것을 이용하여 건조 및 노광시킨다. 기판에 감광제에 의한 레지스트 피막의 배선패턴이 형성되면 이것을 에칭액에 담궈서 불팰요한 동박을 화학적으로 깍아내고 최후에 레지스트 피막을 박리하여 소정의 배선도체를 형성하게 된다.
에칭이 끝난 기판은 물로 깨끗이 씻어내어 레지스트피막을 박리한다. 만약에 도금이 필요하다면 계속해서 도금탕에 담궈서 도금을 한뒤 세척한다. 이상과 같이 일단 배선패턴이 완성되었으면 다음에는 부품의 리드선 삽입용 두멍뚫기 가공을 하여 다시 세척한다. 이와 같이 패턴이 형성된 인쇄 회로기판을 소정의 압박하에서 가압하여 접착시킨 다음 구성을 관통시켜 도금에 의해 패턴들을 접속시킴으로써 다층 기판이 완성된다.
그러나, 이와 같은 다층기판은 구멍뚫기후의 도금 공정시 에칭폭시수지의 경화반응을 중간단계에서 가열에 의해 연화되지만 용융되지 않는 에폭시수지와 블랙산화된 구리사이에 염산이나 황산이 침투되어 내층의 구멍주위야 박리되는 현상이 발생되므로 전기적 특성이 변화를 야기시켜 컴퓨터 및 정멸산업 기기에 많은 에러를 유발시킬 뿐만 아니라 구멍벽면을 은으로써 도금하기 때문에 제조원가가 많이 소요되는 문제점이 있었다.
그리고 세라믹기재를 사용하는 하이브리드 IC의 경우는 도전성을 가진 페이스트 (Paste)와 절연페이스트를 교대로 인쇄한 후 고온에서 구워내면서 다층으로 형성하는 방법이 사용되었으나 이는 도전성 페이스트의 값이 너무 고가이어서 생산원가가 상승됨은 물론 분체결합에 의한 패턴이므로 저항값이 높아지는 등의 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 해결하기 위해 안출한 것으로서 다층 인쇄회로 기판을 구성하는 배선패턴을 구멍을 뚫지 않고 화학적인 무전해 도금방법을 이용하여 연결함으로써 부품의 실장도를 향상시키기 위한 고밀도 다층 인쇄회로 기판의 제조방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은 세라믹 또는 전도성 재료로된 모재에 절연피막층을 형성시키고, 이렇게 절연 피막층이 형성된 모재와 제1동박막에 강력접착제를 도포하여 열간 압착방법으로 압착시켜 1차기재를 제조하고, 이러한 1차기재의 동박면에 레지스트에 의한 배선패턴을 형성하고, 배선패턴을 위한 동박면의 전면에 감광제를 내부식성 코팅제를 도포하여 노광 및 에칭하여 도체층을 형성시키고, 상기의 도체층위에 유전상수가 적은 물질을 인쇄하여 절연층을 형성시킨후 동박막을 1∼3㎛정도 증착시켜 에칭공정을 수행하거나, 소정의 휘발성 접착제와 감광제를 혼합한 용액을 이용하여 부분적으로 패턴을 감광처리하고, 무전해 도금을 실시하여 절연층과 도체층을 차례로 형성시키며, 이렇게 형성된 최후의 층에 주석, 니켈등의 피막을 디핑(dipping) 또는 전기도금을 하여 제조된 것이다.
이하, 본 발명을 구체적으로 설명하면 다음과 같다.
본 발명에 따른 다층 인쇄회로기판은 제조공정은 크게 3가지로 대별되는데, 첫째는 동박판(Cu Foil)의 접착공정이고, 둘째는 패턴형성공정이며, 셋째는 다수의 패턴을 상호 연결시키는 다층화 공정인바, 각각의 공정을 상세히 설명한다.
동박판의 접착공정은 이미 동박판이 접착되어 상품화된 페놀 또는 에폭시 예열기판에는 생략되고 세라믹 또는 기타의 모재 예컨대 제1도에 도시한 것과 같은 철, 알루미늄, 구리와 같은 금속성판을 기재(1)로 사용하는 기판일 경우 필요한 공정이다.
본 공정을 수행가기 위해 우선적으로 세라믹 또는 기타의 모재를 표면처리하여 이 모재를 절연피막을 형성하는데 모재가 철(Fe)인 경우에는 인산염 피막법인 파카라이징(Parkerizing)처리를 한후 락카의 정전도장 방법으로 절연 피막을 25∼50㎛정도 입힌다. 그리고, 알루미늄판의 기재(1)인 경우에는 양극 산화피막(Al2o3)(2), (2a)을 양면에 입힌다. 이 경우 기계적 강도와 절연내압을 높이기 위해서는 양극 산화피막을 저온방식(경질방식)으로 피막을 형성할 필요가 있다(제2도).
제3도는 상기의 모재와 별도의 공정에 의해 제조된 도전체인 얇은 도박판을 접착제로 도포하는 과정을 나타낸 것으로, 기재(1)의 양면에 양극산화 피막(2)(2a)이 입혀진 모재의 상면에 접착제(3)를 바른뒤 소정두께의 동박판(4)을 열간프레스(Hot Press)에서 압착하여 제1배선층을 형성한 상태를 도시한 것이다.
제4도는 패턴 형성과정을 나타낸 것으로, 모재에 형성된 동박판(4)에 레지스트에 의한 배선패턴을 형성하여 동박판의 전면에 적당한 수단에 의해 감광제를 도포하고, 빛을 이용하여 건조 및 노광시킨 다음, 감광제에 의한 레제스트 피막의 배선패턴이 형성되면 이것을 에칭액에 담궈서 불필요한 동박판을 화학적으로 깎아내고 최후에 레제스트 피막을 박리하여 기저 패턴인 소정의 제1배선패턴(4a)을 형성한 상태를 도시한 것이다.
여기서 모재가 금속일 경우에는 금속모재의 부식이 일어날 수 있으므로 일반적으로 많이 사용하는 염화철처리방식을 이용할 경우에는 모재를 내부식성 코팅제로 도포한 후 에칭처리하여야 한다.
그리고 에칭처리 후에는 용재를 벗겨내는 것이 바람직하다. 또한 암모니움 처리 방법을 이용할 경우에는 모재에 대한 별도의 처리없이 1차 에칭을 실시할 수도 있다.
제5도 내지 제9도는 기저패턴이 형성된 모재에 다층화하는 과정을 도시한 것으로서 절연층 인쇄공정과 무전해 도금공정으로 크레 나눌 수 있다.
제5도는 절연층을 형성하는 과정을 나타낸 것으로, 에폭시 또는 저온글래스 (Glass)를 이용하여도 무방하나 250℃ 이상에서 1시간내에 화학적 변화가 없고, 접착성이 양호하며 절연성이 우수할 뿐 아니라 유전상수가 낮은 아크릴 수지 또는 폴리이미드(Polyimide)계의 수지(Resin)를 사용하는 것이 바람직하다.
그리고 아크릴 수지 또는 폴리이미드계 수지의 절연층(5)은 실크 스크린 인쇄와 비슷한 공정으로 수행하며 원하는 패턴이 형성된 스크린을 통하여 원하는 부위에만 제1절연층(5)을 인쇄하며 형성한 것이다.
제6도는 제2배선 패턴을 위해 구리층을 증착하는 과정을 나타낸 것으로, 상기 절연층(6)이 형성된 기재 전체를 10-8토르(Torr)이상의 진공로(Vacuum Furnace)에서 스퍼터링(Sputtering)방법을 이용하여 동을 1∼3㎛정도의 두께로 증착하여 동배선판(6)을 형성한 상태를 도시한 것이다.
제7도는 제2배선 패턴을 형성하는 과정을 도시한 것으로, 상기 동배선판(6)의 상면 전체에다 레지스트 피막에 의해 원하지 않는 부위에만 감광제를 도포하고, 건조 및 노광을 시킨 다음 에칭액에 담그어 불필요한 동배선판을 깎아내고 레지스트 피막을 박리시키는 과정에 의해 소정의 제1배선패턴(6a)을 형성한 상태를 도시한 것이다.
제8도는 제2절연층을 형성하는 과정을 나타낸 것으로, 아크릴 수지 폴리이미드계의 수지를 원하는 패턴이 형성된 스크린을 통하여 상기 제2밴선패탄(6a)이 형성된 모재의 상면에서 원하는 부위에만 제2절연층(7)을 인쇄하여 형성한 상태를 도시한 것이다.
제9도는 무전해 도금을 수행하는 과정을 나타낸 것으로, 상기의 제2배선패턴 (6a) 및 제2절연층(7)이 형성된 모재의 상면에 필요에 따라 전술된 것과 동일한 방법으로 제3배선 패턴(8) 및 제3절연층(9) 또는 그 이상의 다층으로 형성한 다음, 최종적으로 형성한 배선패턴(10)(본 실시예에서는 제4배선패턴)의 상면에만 주석(Su)을 디핑(Dipping)하거나 니켈(Ni)을 도금하여 부품의 표면실장이 용이하도록 즉 리드선이나 부품의 리드를 납땜하기 위한 납땜부위(11)를 형성한 상태를 도시한 것이다.
이상과 같은 제조공정에 의하여 완성된 고밀도 다층 인쇄회로기판은 양극산화 피막(2)(2a)이 양면에 형성된 알루미늄기재(1)위에 제1배선패턴(4a)을 형성하고 그위에 제1절연층(5)이 형성되는데, 이 절연층(5)은 인쇄방법을 사용하여 부분적으로 형성한 후 그위에 스파터링 방식에 의해 제2배선패턴(6a)이 형성되고, 그위에 다시 제2절연층(7)이 만들어진다. 그리나서 제3배선패턴(8)을 위한 스파터링 공정들을 필요에 따라 반복적으로 수행함으로써 다층기판을 완성하는 것으로서, 일반 페놀이나 에폭시 계열기판은 물론 세라믹 기재나 금속기재에서도 동일한 공정으로 실시할 수가 있고, 일체의 구멍뚫기 작업이 필요없이 종래 기술에서와 같이 구멍 주위에서 발생되는 동박막의 박리현상에 따른 불량품이 전혀 없으며, 저렴한 동박막을 사용하느로 전류밀도를 높일 수 있고 제조원가가 저렴할 뿐만 아니라 종래의 하이브리드 집적회로(Hubrid I.C)의 경우 패턴을 경화시키는 온도가 800℃ 이상이어야만 하지만 본 발명은 상온 또는 250℃ 이하에서 실시할 수 있으므로 세라믹 또는 기타의 금속을 모재로 하여 사용할 수 있고, 향후 대량으로 생산되는 페놀기판 또는 에폭시기판에 실장밀도를 대폭적으로 증가시키고, 미세한 패턴이 가능한 특징을 지닌 것이다.

Claims (2)

  1. 세라믹 또는 전도성 재료로서 기재(1)의 양면에 양극 산화피막(2)(2a)의 절연피막층을 형성하고, 절연피막층이 형성된 기재(1)의 상면에 동박판(4)을 접착재를 도포하면서 열간 압착시켜 모재를 제조하는 고밀도 다층 인쇄회로기판의 제조방법에 있어서, 상기 모재의 동박판(4)을 레지스트에 의한 제1배선패턴(4a)으로 형성하는 단계와, 상기의 제1배선패턴(4a)의 상면에 아크릴수지 또는 폴리이미드계 수지의 제1절연층 (5)을 인쇄하는 단계와 ; 제2배선패턴(6a) 및 제2절연층(7)을 형성하는 단계들에 의해 제조됨을 특징으로 하는 고밀도 다층 인쇄회로기판의 제조방법.
  2. 제1항에 있어서, 상기의 배선패턴(4a)(6a)들은 모재 전체를 진공로에서 스파터링 방식을 이용하여 동을 1∼3㎛정도 증착한 후 에칭 공정을 수행하여 형성됨을 특징으로 하는 고밀도 다층 인쇄회로 기판의 제조방법.
KR1019900018260A 1990-11-12 1990-11-12 고밀도 다층 인쇄회로기판의 제조방법 KR930000639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900018260A KR930000639B1 (ko) 1990-11-12 1990-11-12 고밀도 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018260A KR930000639B1 (ko) 1990-11-12 1990-11-12 고밀도 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR920011306A KR920011306A (ko) 1992-06-27
KR930000639B1 true KR930000639B1 (ko) 1993-01-28

Family

ID=19305897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018260A KR930000639B1 (ko) 1990-11-12 1990-11-12 고밀도 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR930000639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140890B1 (ko) * 2010-09-14 2012-05-03 삼성전기주식회사 인쇄회로기판용 코어 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066103B (zh) * 2022-06-30 2024-05-03 深圳市科诚达科技股份有限公司 一种led线路板线路蚀刻设备及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140890B1 (ko) * 2010-09-14 2012-05-03 삼성전기주식회사 인쇄회로기판용 코어 제조방법

Also Published As

Publication number Publication date
KR920011306A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US4775573A (en) Multilayer PC board using polymer thick films
US4285780A (en) Method of making a multi-level circuit board
US8522427B2 (en) Method of manufacturing a printed circuit board
KR900003152B1 (ko) 기판상의 전기회로 형성방법
US4854040A (en) Method of making multilayer pc board using polymer thick films
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US20100044237A1 (en) Method for manufacturing printed circuit boards
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JP2004009357A (ja) 金属蒸着/金属メッキ積層フィルム及びこれを用いた電子部品
JPH06152105A (ja) プリント配線板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
EP0095256B1 (en) Method of making printed circuits
KR930000640B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JPS63137498A (ja) スル−ホ−ルプリント板の製法
KR830002579B1 (ko) 후막 파인 패턴 도전체(厚膜 fine patterned 導電體)
JP2603097B2 (ja) プリント配線板の製造方法
JPH0555750A (ja) 多層プリント配線板とその製造方法
SU1081820A2 (ru) Способ изготовлени многослойных печатных плат
JP2673825B2 (ja) 多層回路基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
KR910007475B1 (ko) 다층 인쇄회로기판의 제조방법
JPS6163088A (ja) スル−ホ−ル配線板の製造方法
JPS63272097A (ja) 多層回路基板の製造法
JPS60176293A (ja) 印刷配線板の製造法
JPH0260233B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee