JP2673825B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JP2673825B2 JP2673825B2 JP1966789A JP1966789A JP2673825B2 JP 2673825 B2 JP2673825 B2 JP 2673825B2 JP 1966789 A JP1966789 A JP 1966789A JP 1966789 A JP1966789 A JP 1966789A JP 2673825 B2 JP2673825 B2 JP 2673825B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- copper
- multilayer circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多層回路基板の製造方法に関し、より詳細に
は各層の導電回路間の絶縁部分における層間絶縁信頼性
が向上しており且つ各層の導電回路間の接続部分におけ
る接続信頼性が向上している多層回路基板の製造方法に
関する。
は各層の導電回路間の絶縁部分における層間絶縁信頼性
が向上しており且つ各層の導電回路間の接続部分におけ
る接続信頼性が向上している多層回路基板の製造方法に
関する。
［従来の技術］ 電子部品などの実装と配線の両機能を持っているプリ
ント配線板は、最近の電子機器の高度化及び小型化に伴
って高密度化され、多層回路基板が開発されてきてい
る。この多層回路基板の一般的な製造方法として、両面
銅張積層板上に所要の配線パターンのレジストを印刷
し、エッチングし、該レジストを除去し、その後スルホ
ールにより導通させて両面多層回路基板を製造する方法
や、電気絶縁性基板上にサブトラクティブ法（銅箔）又
はアディティブ法（銅メッキ）によって所要配線パター
ンの第一層導電回路を形成し、その回路基板上に、所要
バイアホール部分以外に絶縁層を形成し、その絶縁層上
に及びバイアホール部分で露出している銅層面にさし渡
ってポリマー型銅ペーストや銀ペーストなどの導電ペー
ストを所要配線パターンで印刷し、硬化させて第二層導
電回路を形成して片面多層回路基板を製造する方法、例
えば、特開昭62−213192号公報に開示されている方法な
どがある。
ント配線板は、最近の電子機器の高度化及び小型化に伴
って高密度化され、多層回路基板が開発されてきてい
る。この多層回路基板の一般的な製造方法として、両面
銅張積層板上に所要の配線パターンのレジストを印刷
し、エッチングし、該レジストを除去し、その後スルホ
ールにより導通させて両面多層回路基板を製造する方法
や、電気絶縁性基板上にサブトラクティブ法（銅箔）又
はアディティブ法（銅メッキ）によって所要配線パター
ンの第一層導電回路を形成し、その回路基板上に、所要
バイアホール部分以外に絶縁層を形成し、その絶縁層上
に及びバイアホール部分で露出している銅層面にさし渡
ってポリマー型銅ペーストや銀ペーストなどの導電ペー
ストを所要配線パターンで印刷し、硬化させて第二層導
電回路を形成して片面多層回路基板を製造する方法、例
えば、特開昭62−213192号公報に開示されている方法な
どがある。
これらの片面多層回路基板の製造方法においては、第
一層導電回路と第二層導電回路との電気的接続がバイア
ホールでの両層の界面接触により成されるので、両層界
面での酸化防止、相互接着が極めて重要であるが、上記
の特開昭62−213192号公報に開示されている方法におい
ては、第一層の銅箔表面には処理が施されておらず、そ
のためバイアホール部での銅箔と銅系導電ペーストとの
接続信頼性が乏しく、工程での半田浸漬による熱衝撃や
使用時の経時変化により界面の接着性が不良となる。
一層導電回路と第二層導電回路との電気的接続がバイア
ホールでの両層の界面接触により成されるので、両層界
面での酸化防止、相互接着が極めて重要であるが、上記
の特開昭62−213192号公報に開示されている方法におい
ては、第一層の銅箔表面には処理が施されておらず、そ
のためバイアホール部での銅箔と銅系導電ペーストとの
接続信頼性が乏しく、工程での半田浸漬による熱衝撃や
使用時の経時変化により界面の接着性が不良となる。
従来、銅層と樹脂（基板、絶縁層等）との接着性を向
上させる方法としては、スルーホールメッキによる導通
法を採用する多層回路基板等では、内層様銅箔の光沢面
を電気化学的に処理する方法（例えば、電気分解法によ
り銅箔表面に微細な凹凸を形成する方法）あるいは化学
的に処理する方法（例えば、化学処理により銅箔表面に
酸化銅層を形成する方法）が普及している。これらの技
術を多層回路基板の導電回路間の接続部に応用すること
については、電気化学的に処理する方法は既に特開昭63
−272097号公報に開示されているように技術的に問題は
ないが、化学的に処理する方法は、この場合には銅箔表
面に酸化銅層が形成されて電気的接続が困難になるの
で、適用できない。
上させる方法としては、スルーホールメッキによる導通
法を採用する多層回路基板等では、内層様銅箔の光沢面
を電気化学的に処理する方法（例えば、電気分解法によ
り銅箔表面に微細な凹凸を形成する方法）あるいは化学
的に処理する方法（例えば、化学処理により銅箔表面に
酸化銅層を形成する方法）が普及している。これらの技
術を多層回路基板の導電回路間の接続部に応用すること
については、電気化学的に処理する方法は既に特開昭63
−272097号公報に開示されているように技術的に問題は
ないが、化学的に処理する方法は、この場合には銅箔表
面に酸化銅層が形成されて電気的接続が困難になるの
で、適用できない。
上記の特開昭63−272097号公報に開示されている多層
回路基板の製造法においては、電気分解法により銅箔表
面に微細な凹凸が形成されているので、バイアホール部
での銅箔と銅系導電ペーストとの接続信頼性は十分であ
るが、その製造法で電気分解槽を必要とし、高コストと
なる。
回路基板の製造法においては、電気分解法により銅箔表
面に微細な凹凸が形成されているので、バイアホール部
での銅箔と銅系導電ペーストとの接続信頼性は十分であ
るが、その製造法で電気分解槽を必要とし、高コストと
なる。
また、多層回路基板において各層の導電回路間の絶縁
部は絶縁ペーストを用いて形成されているが、絶縁ペー
ストの印刷時に異物、気泡等を巻き込む危険性があり、
それで絶縁信頼性を高めるために何等かの方策を付加す
ることが望ましい。しかしながら上記したいずれの製造
方法、技術にも層間絶縁信頼性の向上に関しては何等開
示されていない。
部は絶縁ペーストを用いて形成されているが、絶縁ペー
ストの印刷時に異物、気泡等を巻き込む危険性があり、
それで絶縁信頼性を高めるために何等かの方策を付加す
ることが望ましい。しかしながら上記したいずれの製造
方法、技術にも層間絶縁信頼性の向上に関しては何等開
示されていない。
［発明が解決しようとする課題］ 本発明の目的は、各層の導電回路間の絶縁部分におけ
る層間絶縁信頼性が向上しており且つ各層の導電回路間
のバイアホール部での接続信頼性が向上している多層回
路基板の製造方法を提供することである。
る層間絶縁信頼性が向上しており且つ各層の導電回路間
のバイアホール部での接続信頼性が向上している多層回
路基板の製造方法を提供することである。
［課題を解決するための手段］ 本発明者等は、上記目的を達成するために鋭意検討し
た結果、従来用いられていなかった方法、即ち第一層導
電回路の銅層表面を酸化処理して酸化銅表面を形成し且
つ第二層導電回路の形成に還元性導電ペーストを用いる
ことによって本発明の目的が達成されることを見いだ
し、本発明を完成させるに至った。
た結果、従来用いられていなかった方法、即ち第一層導
電回路の銅層表面を酸化処理して酸化銅表面を形成し且
つ第二層導電回路の形成に還元性導電ペーストを用いる
ことによって本発明の目的が達成されることを見いだ
し、本発明を完成させるに至った。
本発明の多層回路基板の製造方法は、 （イ）電気絶縁性基板の片面又は両面上に銅層からなる
所要配線パターンの第一層導電回路を形成する工程、 （ロ）該第一層導電回路の表面を酸化処理して酸化銅表
面を形成する工程、 （ハ）上記の（ロ）工程で得られた回路基板上に、所要
バイアホール部分以外に絶縁層を形成する工程、及び （ニ）上記の（ハ）工程で得られた絶縁層上に及びバイ
アホール部分で露出している銅層面にさし渡って、還元
性導電ペースト、好ましくは銅系還元性導電ペースト、
を所要配線パターンで印刷し、次いで硬化させて第二層
導電回路を形成する工程、 を含むことを特徴とする。
所要配線パターンの第一層導電回路を形成する工程、 （ロ）該第一層導電回路の表面を酸化処理して酸化銅表
面を形成する工程、 （ハ）上記の（ロ）工程で得られた回路基板上に、所要
バイアホール部分以外に絶縁層を形成する工程、及び （ニ）上記の（ハ）工程で得られた絶縁層上に及びバイ
アホール部分で露出している銅層面にさし渡って、還元
性導電ペースト、好ましくは銅系還元性導電ペースト、
を所要配線パターンで印刷し、次いで硬化させて第二層
導電回路を形成する工程、 を含むことを特徴とする。
本発明の多層回路基板の製造方法の更に他の実施態様
において、上記の（ニ）工程に代えて、 前記の（ハ）工程で得られた絶縁層上に及びバイアホ
ール部分で露出している銅層面にさし渡って、半田付可
能な銅系還元性導電ペーストを所要配線パターンで印刷
し、硬化させ、その後該硬化した配線パターン回路を半
田被覆して第二層導電回路を形成する工程、 を用いて多層回路基板を製造することができる。
において、上記の（ニ）工程に代えて、 前記の（ハ）工程で得られた絶縁層上に及びバイアホ
ール部分で露出している銅層面にさし渡って、半田付可
能な銅系還元性導電ペーストを所要配線パターンで印刷
し、硬化させ、その後該硬化した配線パターン回路を半
田被覆して第二層導電回路を形成する工程、 を用いて多層回路基板を製造することができる。
本発明の多層回路基板の製造方法の実施において、上
記の（イ）、（ロ）、（ハ）、及び（ニ）の工程を実施
した後、それによって得られた第二層導電回路の表面に
該（ロ）、（ハ）及び（ニ）の工程の処理を繰り返すこ
とによって３層以上の多層回路基板を製造することがで
きる。
記の（イ）、（ロ）、（ハ）、及び（ニ）の工程を実施
した後、それによって得られた第二層導電回路の表面に
該（ロ）、（ハ）及び（ニ）の工程の処理を繰り返すこ
とによって３層以上の多層回路基板を製造することがで
きる。
本発明の多層回路基板の製造方法の他の実施態様とし
て、上記のようにして得られた多層回路基板上にソルダ
ーレジスト層を形成し、この様にして得られた多層回路
基板を酸で洗浄して、露出銅層表面の酸化銅を除去して
多層回路基板を製造することができる。
て、上記のようにして得られた多層回路基板上にソルダ
ーレジスト層を形成し、この様にして得られた多層回路
基板を酸で洗浄して、露出銅層表面の酸化銅を除去して
多層回路基板を製造することができる。
以下に本発明をより詳細に説明する。
本発明においては、電気絶縁性基板としてフェノール
樹脂紙基材積層板、エポキシ樹脂紙基材積層板、エポキ
シ樹脂ガラス布積層板、エポキシ樹脂合成繊維布積層板
等を用いることができる。このような電気絶縁性基板の
片面又は両面上にサブトラクティブ法（銅張積層板のエ
ッチング）又はアディティブ法（電気絶縁性基板の無電
解銅メッキのみ、又は電解銅メッキの併用）によって銅
層からなる所要配線パターンの第一層導電回路を形成す
る。
樹脂紙基材積層板、エポキシ樹脂紙基材積層板、エポキ
シ樹脂ガラス布積層板、エポキシ樹脂合成繊維布積層板
等を用いることができる。このような電気絶縁性基板の
片面又は両面上にサブトラクティブ法（銅張積層板のエ
ッチング）又はアディティブ法（電気絶縁性基板の無電
解銅メッキのみ、又は電解銅メッキの併用）によって銅
層からなる所要配線パターンの第一層導電回路を形成す
る。
次いで、該第一層導電回路の銅層表面を酸化処理して
酸化銅表面を形成する。この酸化処理としては、例え
ば、酢酸銅、硫酸銅、硫化バリウム、塩化アンモニウム
等を含む水溶液中に45℃で４分間程度浸漬することから
なるブラウンオキサイド法、亜塩素酸ナトリウム、水酸
化ナトリウム、燐酸ナトリウム等を含む水溶液中に95℃
で２分間程度浸漬することからなるブラックオキサイド
法等がある。
酸化銅表面を形成する。この酸化処理としては、例え
ば、酢酸銅、硫酸銅、硫化バリウム、塩化アンモニウム
等を含む水溶液中に45℃で４分間程度浸漬することから
なるブラウンオキサイド法、亜塩素酸ナトリウム、水酸
化ナトリウム、燐酸ナトリウム等を含む水溶液中に95℃
で２分間程度浸漬することからなるブラックオキサイド
法等がある。
このようにして得られた回路基準上に、バイアホール
部分以外で、即ちバイアホールが形成されるようにして
絶縁層を形成する。この絶縁層の形成は、例えば、スク
リーン印刷法によって絶縁ペーストを第一層導電回路上
に印刷、塗布し、熱硬化型ペーストの場合にはエアオー
ブンや遠赤外ベルト炉等の中で硬化させ、紫外線硬化型
ペーストの場合には紫外線ベルト炉中で硬化させる。こ
の絶縁ペーストとして用いることのできる材料として
は、エポキシ系、フェノール系、アクリル系、ポリイミ
ド系等の絶縁ペーストがある。第一層導電回路と第二層
導電回路との間の層間絶縁性は極めて重要であり、従っ
て耐湿性の良好な、不純物の少ない絶縁ペーストが用い
られる。この絶縁層の膜厚は、十分な層間絶縁性を付与
するために、30〜40μｍであることが好ましい。
部分以外で、即ちバイアホールが形成されるようにして
絶縁層を形成する。この絶縁層の形成は、例えば、スク
リーン印刷法によって絶縁ペーストを第一層導電回路上
に印刷、塗布し、熱硬化型ペーストの場合にはエアオー
ブンや遠赤外ベルト炉等の中で硬化させ、紫外線硬化型
ペーストの場合には紫外線ベルト炉中で硬化させる。こ
の絶縁ペーストとして用いることのできる材料として
は、エポキシ系、フェノール系、アクリル系、ポリイミ
ド系等の絶縁ペーストがある。第一層導電回路と第二層
導電回路との間の層間絶縁性は極めて重要であり、従っ
て耐湿性の良好な、不純物の少ない絶縁ペーストが用い
られる。この絶縁層の膜厚は、十分な層間絶縁性を付与
するために、30〜40μｍであることが好ましい。
上記の工程で得られた絶縁層上に及びバイアホール部
分で露出している銅層面にさし渡って、スクリーン印刷
法により還元性導電ペーストを所要配線パターンで印刷
し、次いでエアオーブンや遠赤外ベルト炉中で硬化させ
て第二層導電回路を形成する。この還元性導電ペースト
としては、銅、銀、銀コート銅等の導電性の良好な１〜
20μｍ径の金属粉、フェノール樹脂、エポキシ系樹脂、
アクリル樹脂等のバインダー、ヒドラジン化合物、有機
脂肪酸、ホルマリン等の還元性物質、高沸点溶剤等から
成るスクリーン印刷可能なペーストを用いることができ
る。この第二層導電回路の膜厚は一般的には20〜50μｍ
である。
分で露出している銅層面にさし渡って、スクリーン印刷
法により還元性導電ペーストを所要配線パターンで印刷
し、次いでエアオーブンや遠赤外ベルト炉中で硬化させ
て第二層導電回路を形成する。この還元性導電ペースト
としては、銅、銀、銀コート銅等の導電性の良好な１〜
20μｍ径の金属粉、フェノール樹脂、エポキシ系樹脂、
アクリル樹脂等のバインダー、ヒドラジン化合物、有機
脂肪酸、ホルマリン等の還元性物質、高沸点溶剤等から
成るスクリーン印刷可能なペーストを用いることができ
る。この第二層導電回路の膜厚は一般的には20〜50μｍ
である。
３層以上の多層回路基板を製造する場合には、上記の
（イ）、（ロ）、（ハ）及び（ニ）の工程を上記で詳述
したように実施した後、それによって得られた第二層導
電回路の表面に、上記で詳述したように該（ロ）、
（ハ）及び（ニ）の工程の処理を繰り返すことによって
製造することができる。
（イ）、（ロ）、（ハ）及び（ニ）の工程を上記で詳述
したように実施した後、それによって得られた第二層導
電回路の表面に、上記で詳述したように該（ロ）、
（ハ）及び（ニ）の工程の処理を繰り返すことによって
製造することができる。
第二層導電回路の形成が、硬化した配線パターン回路
を半田被覆することによって実施される場合には、上記
の還元性導電ペーストとして半田付可能還元性導電ペー
ストを用いて上記の工程を実施し、その後水溶性フラッ
クスによって表面を活性化し、ハンダレベラーマシンを
用いて半田被覆する。この半田付可能還元性導電ペース
トは上記の還元性導電ペーストと同様な組成であるが、
硬化した状態での金属粉含有率が40〜70容積％となるも
のである。
を半田被覆することによって実施される場合には、上記
の還元性導電ペーストとして半田付可能還元性導電ペー
ストを用いて上記の工程を実施し、その後水溶性フラッ
クスによって表面を活性化し、ハンダレベラーマシンを
用いて半田被覆する。この半田付可能還元性導電ペース
トは上記の還元性導電ペーストと同様な組成であるが、
硬化した状態での金属粉含有率が40〜70容積％となるも
のである。
本発明の実施態様として、上記のようにして得られた
多層回路基板上に必要に応じてソルダーレジスト層を形
成する。このソルダーレジスト層の形成は、例えば、ス
クリーン印刷法によってレジストペーストを最外層の導
電回路上に印刷、塗布し、熱硬化型ペーストの場合には
エアオーブンや遠赤外ベルト炉等の中で硬化させ、紫外
線硬化型ペーストの場合には紫外線ベルト炉中で硬化さ
せる。このレジストペーストとして用いることのできる
材料としては、エポキシ系、フェノール系、アクリル
系、ポリイミド系等のレジストペーストがある。
多層回路基板上に必要に応じてソルダーレジスト層を形
成する。このソルダーレジスト層の形成は、例えば、ス
クリーン印刷法によってレジストペーストを最外層の導
電回路上に印刷、塗布し、熱硬化型ペーストの場合には
エアオーブンや遠赤外ベルト炉等の中で硬化させ、紫外
線硬化型ペーストの場合には紫外線ベルト炉中で硬化さ
せる。このレジストペーストとして用いることのできる
材料としては、エポキシ系、フェノール系、アクリル
系、ポリイミド系等のレジストペーストがある。
次いで、このようにして得られた多層回路基板を塩
酸、硫酸のような酸で洗浄して、スルーホール部やラン
ド部の露出銅層表面の酸化銅を除去する。
酸、硫酸のような酸で洗浄して、スルーホール部やラン
ド部の露出銅層表面の酸化銅を除去する。
本発明の製造方法によって得られる多層回路基板の例
を第１図及び第２図に示す。第１図は電気絶縁性基板１
と、該電気絶縁性基板１上に配置された所要配線パター
ンの第一層導電回路２と、該第一層導電回路２の表面に
形成された酸化銅層３と、該酸化銅層３の周囲にある、
バイアホール部分以外の絶縁層４と、該絶縁層４上に及
びバイアホール部分で第一層銅層にさし渡っている第二
層導電回路５と、該第二層導電回路５上に配置されてい
るソルダーレジスト層６とからなる２層回路基板の概略
断面図である。第２図は、第二層導電回路が半田層７を
有している以外は第１図の２層回路基板と同一の２層回
路基板の概略断面図である。
を第１図及び第２図に示す。第１図は電気絶縁性基板１
と、該電気絶縁性基板１上に配置された所要配線パター
ンの第一層導電回路２と、該第一層導電回路２の表面に
形成された酸化銅層３と、該酸化銅層３の周囲にある、
バイアホール部分以外の絶縁層４と、該絶縁層４上に及
びバイアホール部分で第一層銅層にさし渡っている第二
層導電回路５と、該第二層導電回路５上に配置されてい
るソルダーレジスト層６とからなる２層回路基板の概略
断面図である。第２図は、第二層導電回路が半田層７を
有している以外は第１図の２層回路基板と同一の２層回
路基板の概略断面図である。
本発明の多層回路基板の製造方法においては、第一層
導電回路の表面を酸化処理して酸化銅表面を形成するの
で、そしてその酸化銅は比抵抗が高いので、銅層からな
る第一層導電回路と還元性導電ペーストにより形成され
る第二層導電回路との間の絶縁部分における層間絶縁性
は一層向上することになる。
導電回路の表面を酸化処理して酸化銅表面を形成するの
で、そしてその酸化銅は比抵抗が高いので、銅層からな
る第一層導電回路と還元性導電ペーストにより形成され
る第二層導電回路との間の絶縁部分における層間絶縁性
は一層向上することになる。
また、銅層表面に酸化銅が形成されることによりその
表面とペースト中のバインダーの化学親和力が強まると
ともに、その表面の表面粗さも大きくなる。従って、バ
イアホールでの酸化銅の形成されている銅層表面と導電
ペーストとの間の接着力は増大する。特に、部品実装時
に半田槽に浸漬されるが、その際に受ける熱衝撃にも耐
え、又使用時の経時変化も少なく、安定した接着強度を
付与することができる。もしこの導電ペーストに還元能
力がないならば、両者間は比抵抗の高い酸化銅層によっ
て絶縁されることになり、導電回路として機能しなくな
る。しかしながら、本発明においては還元性導電ペース
トを用いるので、既に化学的親和力によりバインダーと
結合している酸化銅部分を除いて、他の酸化銅はペース
ト中の還元剤によって還元される。従ってバイアホール
での第一層導電回路と第二層導電回路との間の導通は良
好となる。
表面とペースト中のバインダーの化学親和力が強まると
ともに、その表面の表面粗さも大きくなる。従って、バ
イアホールでの酸化銅の形成されている銅層表面と導電
ペーストとの間の接着力は増大する。特に、部品実装時
に半田槽に浸漬されるが、その際に受ける熱衝撃にも耐
え、又使用時の経時変化も少なく、安定した接着強度を
付与することができる。もしこの導電ペーストに還元能
力がないならば、両者間は比抵抗の高い酸化銅層によっ
て絶縁されることになり、導電回路として機能しなくな
る。しかしながら、本発明においては還元性導電ペース
トを用いるので、既に化学的親和力によりバインダーと
結合している酸化銅部分を除いて、他の酸化銅はペース
ト中の還元剤によって還元される。従ってバイアホール
での第一層導電回路と第二層導電回路との間の導通は良
好となる。
本発明の多層回路基板の製造方法は両面多層回路基板
の製造方法にも片面多層回路基板の製造方法にも等しく
適用できる。
の製造方法にも片面多層回路基板の製造方法にも等しく
適用できる。
実施例１〜２及び比較例１〜６ 下記の手順によって片面２層回路基板を製作した。
1.6mm厚紙基材フェノール樹脂積層板と35μｍ厚銅箔
からなる銅張積層板の銅箔面をエッチングして所要配線
パターンの第一層導電回路を形成した。
からなる銅張積層板の銅箔面をエッチングして所要配線
パターンの第一層導電回路を形成した。
上記のようにして得た回路基板に次の（Ａ）〜（Ｃ）
のいずれかの処理を施した： （Ａ）：バフ研磨後、１％硫酸中に10秒間浸漬し、水洗
し、自然乾燥させた。
のいずれかの処理を施した： （Ａ）：バフ研磨後、１％硫酸中に10秒間浸漬し、水洗
し、自然乾燥させた。
（Ｂ）：上記（Ａ）の処理後、エアオーブン中、150℃
で30分間加熱処理した。
で30分間加熱処理した。
（Ｃ）：上記（Ａ）の処理後、 亜塩素酸ナトリウム 31g/ 水酸化ナトリウム 15g/ 燐酸ナトリウム 12g/ の組成を有する水溶液中に95℃で２分間浸漬し、水洗
し、乾燥した。
し、乾燥した。
上記のように処理して得た回路基板上に、所要バイア
ホール部分以外に、紫外線硬化型絶縁インキ（MF−10
0、太陽インキ製造）を印刷し、高圧水銀灯（80W/cm、
３灯）の照射によって硬化させた。この操作を３回繰り
返して40μｍ厚の絶縁層を形成した。
ホール部分以外に、紫外線硬化型絶縁インキ（MF−10
0、太陽インキ製造）を印刷し、高圧水銀灯（80W/cm、
３灯）の照射によって硬化させた。この操作を３回繰り
返して40μｍ厚の絶縁層を形成した。
上記のようにして得た絶縁層上に及びバイアホール部
分で露出している銅層面にさし渡って、 （ａ）銀ペースト（エポキシバインダーベース、還元剤
を含まず）、 （ｂ）銅ペースト（平均粒径５μｍの樹枝状銅粉38容積
部とレゾール型フェノール樹脂62容積部とを含み、その
他に還元剤としてホルマリンを上記固形分100に対して
２の割合で含み、溶剤としてメチルカルビトールを含
む）、又は （ｃ）半田付可能銅ペースト（樹枝状銅粉55容積部とレ
ゾール型フェノール樹脂55容積部とを含むが、他は上記
（ｂ）のペーストと同一組成である）、 を所要配線パターンで印刷し、エアオーブン中、160℃
で30分間加熱し、硬化させて30μｍ厚の第二層導電回路
を形成した。尚、上記（ｃ）の場合については、更に、
フラックス（Ｗ−139、メック）で処理した後、ハンダ
レベラーマシンを用いて250℃で３秒間浸漬処理して、
銅硬化膜上に約５μｍ厚の半田層を被覆した。
分で露出している銅層面にさし渡って、 （ａ）銀ペースト（エポキシバインダーベース、還元剤
を含まず）、 （ｂ）銅ペースト（平均粒径５μｍの樹枝状銅粉38容積
部とレゾール型フェノール樹脂62容積部とを含み、その
他に還元剤としてホルマリンを上記固形分100に対して
２の割合で含み、溶剤としてメチルカルビトールを含
む）、又は （ｃ）半田付可能銅ペースト（樹枝状銅粉55容積部とレ
ゾール型フェノール樹脂55容積部とを含むが、他は上記
（ｂ）のペーストと同一組成である）、 を所要配線パターンで印刷し、エアオーブン中、160℃
で30分間加熱し、硬化させて30μｍ厚の第二層導電回路
を形成した。尚、上記（ｃ）の場合については、更に、
フラックス（Ｗ−139、メック）で処理した後、ハンダ
レベラーマシンを用いて250℃で３秒間浸漬処理して、
銅硬化膜上に約５μｍ厚の半田層を被覆した。
上記のようにして得た多層回路基板上にソルダーレジ
スト（Ｓ−40、太陽インキ製造）を印刷し、エアオーブ
ン中、140℃で10分間加熱して硬化させた。その厚みは1
5μｍであった。
スト（Ｓ−40、太陽インキ製造）を印刷し、エアオーブ
ン中、140℃で10分間加熱して硬化させた。その厚みは1
5μｍであった。
最後に、その得られた多層回路基板を１％硫酸中に10
秒間浸漬して、露出銅箔ランドの酸化銅を除去した。
秒間浸漬して、露出銅箔ランドの酸化銅を除去した。
得られた多層回路基板サンプルについて、下記の各特
性を評価した。
性を評価した。
接触抵抗（バイアホール部での第一層導電回路と第二層
導電回路との間の接触抵抗） 第３図に示すような試験用ペースト硬化膜導電回路
（長さ50mm、幅1mm、厚さ30μｍ）を作製し、Ａ−Ａ間
の抵抗R1及びＢ−Ｂ間の抵抗R2を測定し、 の値を求めた。その値が０であれば接触抵抗はゼロであ
り、導通性は良好であり、その値がプラスであれば接触
抵抗の存在を意味し、大きくなる程導通性は不良とな
る。
導電回路との間の接触抵抗） 第３図に示すような試験用ペースト硬化膜導電回路
（長さ50mm、幅1mm、厚さ30μｍ）を作製し、Ａ−Ａ間
の抵抗R1及びＢ−Ｂ間の抵抗R2を測定し、 の値を求めた。その値が０であれば接触抵抗はゼロであ
り、導通性は良好であり、その値がプラスであれば接触
抵抗の存在を意味し、大きくなる程導通性は不良とな
る。
密着強度（バイアホール部での第一層導電回路と第二層
導電回路との間の密着強度） 第４図に示すような試験用２層回路基板（バイアホー
ル径30mm）を作製し、その回路基板サンプルを40℃、95
％RHの加湿槽中に96時間放置し、その後260℃の半田槽
中に１分間浸漬して、目視によりふくれの有無を判定し
た。
導電回路との間の密着強度） 第４図に示すような試験用２層回路基板（バイアホー
ル径30mm）を作製し、その回路基板サンプルを40℃、95
％RHの加湿槽中に96時間放置し、その後260℃の半田槽
中に１分間浸漬して、目視によりふくれの有無を判定し
た。
マイグレーション（絶縁部での第一層導電回路と第二層
導電回路との間の絶縁抵抗） 第５図に示すような試験用２層回路基板（絶縁部分に
おける両導電層の重なり部分の面積1cm2、層間絶縁層の
厚み40μｍ）を作製し、その回路基板サンプルを85℃、
85％RHの加湿槽中に入れ、第一層導電回路と、第二層導
電回路との間に40VのDCを印加した。極性は第一層をマ
イナス、第二層をプラスにした。絶縁抵抗の測定は、サ
ンプルを取り出し、室温で２時間放置した後、超絶縁抵
抗計を用いて実施した。109Ωを下回った場合をマイグ
レーション発生とみなし、それまでの経時時間で比較し
た。
導電回路との間の絶縁抵抗） 第５図に示すような試験用２層回路基板（絶縁部分に
おける両導電層の重なり部分の面積1cm2、層間絶縁層の
厚み40μｍ）を作製し、その回路基板サンプルを85℃、
85％RHの加湿槽中に入れ、第一層導電回路と、第二層導
電回路との間に40VのDCを印加した。極性は第一層をマ
イナス、第二層をプラスにした。絶縁抵抗の測定は、サ
ンプルを取り出し、室温で２時間放置した後、超絶縁抵
抗計を用いて実施した。109Ωを下回った場合をマイグ
レーション発生とみなし、それまでの経時時間で比較し
た。
各特性の評価の結果を次表に示す。
［発明の効果］ 以上の説明、特に実施例及び比較例の記載から明らか
なように、銅層から成る第一層導電回路の表面を酸化処
理して酸化銅表面を形成し、且つ導電ペーストとして還
元性導電ペーストを用いる本発明によって、各層の導電
回路間の絶縁部分における層間絶縁信頼性が向上し、且
つ各層の導電回路間の接続部分における電気的機械的接
続信頼性が向上する、即ち両層間の電気抵抗は殆どなく
且つ密着強度も高い。
なように、銅層から成る第一層導電回路の表面を酸化処
理して酸化銅表面を形成し、且つ導電ペーストとして還
元性導電ペーストを用いる本発明によって、各層の導電
回路間の絶縁部分における層間絶縁信頼性が向上し、且
つ各層の導電回路間の接続部分における電気的機械的接
続信頼性が向上する、即ち両層間の電気抵抗は殆どなく
且つ密着強度も高い。
また、本発明においては銅層に簡単な酸化処理を施せ
ば良いので、コスト的にも安く、工業的利用価値が大き
い。
ば良いので、コスト的にも安く、工業的利用価値が大き
い。
【図面の簡単な説明】 第１図は本発明の製造方法によって得られる多層回路基
板の一例を示す概略断面図である。 第２図は本発明の製造方法によって得られる多層回路基
板の他の例を示す概略断面図である。 第３図は接触抵抗の測定のために作製した試験用ペース
ト硬化膜導電回路の概略断面図である。 第４図は密着強度の測定のために作製した試験用２層回
路基板の概略断面図である。 第５図はマイグレーションの測定のために作製した試験
用２層回路基板の概略断面図である。 図中、１は電気絶縁性基板、２は第一層導電回路、３は
酸化銅層、４は絶縁層、５は第２層導電回路、６はソル
ダーレジスト層、７は半田層である。
板の一例を示す概略断面図である。 第２図は本発明の製造方法によって得られる多層回路基
板の他の例を示す概略断面図である。 第３図は接触抵抗の測定のために作製した試験用ペース
ト硬化膜導電回路の概略断面図である。 第４図は密着強度の測定のために作製した試験用２層回
路基板の概略断面図である。 第５図はマイグレーションの測定のために作製した試験
用２層回路基板の概略断面図である。 図中、１は電気絶縁性基板、２は第一層導電回路、３は
酸化銅層、４は絶縁層、５は第２層導電回路、６はソル
ダーレジスト層、７は半田層である。
Claims (5)
- 【請求項１】（イ）電気絶縁性基板の片面又は両面上に
銅層からなる所要配線パターンの第一層導電回路を形成
する工程、 （ロ）該第一層導電回路の表面を酸化処理して酸化銅表
面を形成する工程、 （ハ）上記の（ロ）工程で得られた回路基板上に、所要
バイアホール部分以外に絶縁層を形成する工程、及び （ニ）上記の（ハ）工程で得られた絶縁層上に及びバイ
アホール部分で露出している銅層面にさし渡って、還元
性導電ペーストを所要配線パターンで印刷し、次いで硬
化させて第二層導電回路を形成する工程、 を含むことを特徴とする多層回路基板の製造方法。 - 【請求項２】前記の還元性導電ペーストが銅系還元性導
電ペーストである請求項１記載の多層回路基板の製造方
法。 - 【請求項３】請求項１記載の（イ）、（ロ）、（ハ）及
び（ニ）の工程を実施した後、それによって得られた第
二層導電回路の表面に該（ロ）、（ハ）及び（ニ）の工
程の処理を繰り返すことを特徴とする請求項２記載の多
層回路基板の製造方法。 - 【請求項４】請求項１又は２記載の製造方法において、
（ニ）工程に代えて、 前記の（ハ）工程で得られた絶縁層上に及びバイアホー
ル部分で露出している銅層面にさし渡って、半田付可能
な銅系還元性導電ペーストを所要配線パターンで印刷
し、硬化させ、その後該硬化した配線パターン回路を半
田被覆して第二層導電回路を形成する工程、 を用いることを特徴とする多層回路基板の製造方法。 - 【請求項５】請求項１、２、３又は４記載の製造方法に
よって得られた多層回路基板上にソルダーレジスト層を
形成し、この様にして得られた多層回路基板を酸で洗浄
して、露出銅層表面の酸化銅を除去することを特徴とす
る多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1966789A JP2673825B2 (ja) | 1989-01-31 | 1989-01-31 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1966789A JP2673825B2 (ja) | 1989-01-31 | 1989-01-31 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02201998A JPH02201998A (ja) | 1990-08-10 |
| JP2673825B2 true JP2673825B2 (ja) | 1997-11-05 |
Family
ID=12005593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1966789A Expired - Fee Related JP2673825B2 (ja) | 1989-01-31 | 1989-01-31 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673825B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461850U (ja) * | 1990-10-03 | 1992-05-27 |
-
1989
- 1989-01-31 JP JP1966789A patent/JP2673825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02201998A (ja) | 1990-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473120A (en) | Multilayer board and fabrication method thereof | |
| KR900003152B1 (ko) | 기판상의 전기회로 형성방법 | |
| US5079065A (en) | Printed-circuit substrate and method of making thereof | |
| KR900003158B1 (ko) | 기판상의 전기회로 형성방법 | |
| JPH06318783A (ja) | 多層回路基板の製造方法 | |
| JPH0512878B2 (ja) | ||
| KR19980081191A (ko) | 도전성 페이스트 및 그 제조방법과 그것을 이용한 프린트 배선기판 | |
| JP4192946B2 (ja) | コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法 | |
| JPH0669648A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2673825B2 (ja) | 多層回路基板の製造方法 | |
| JPH02238942A (ja) | 銅箔と樹脂との密着性向上方法 | |
| JP4752281B2 (ja) | 抵抗素子内蔵プリント配線板 | |
| JPH0573359B2 (ja) | ||
| JPH10256736A (ja) | 多層配線板及びその製造方法 | |
| JPH0373503A (ja) | 回路形成方法 | |
| JPH10340625A (ja) | 導電性ペーストおよびその製造方法およびそれを用いたプリント配線基板 | |
| JPH0648755B2 (ja) | 多層プリント基板の製造法 | |
| CN113950204B (zh) | 一种预制电路板的制造方法及预制电路板 | |
| JPH05243728A (ja) | 回路基板の製造方法 | |
| KR930000639B1 (ko) | 고밀도 다층 인쇄회로기판의 제조방법 | |
| JPH0237117B2 (ja) | Kibannidodenkairookeiseisuruhoho | |
| JP2953542B2 (ja) | 回路基板の製造方法 | |
| JP4132042B2 (ja) | 配線基板 | |
| JP4148591B2 (ja) | パッケージ基板 | |
| JPH07157882A (ja) | 熱硬化性樹脂のメッキ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |