JP2953542B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JP2953542B2
JP2953542B2 JP26386791A JP26386791A JP2953542B2 JP 2953542 B2 JP2953542 B2 JP 2953542B2 JP 26386791 A JP26386791 A JP 26386791A JP 26386791 A JP26386791 A JP 26386791A JP 2953542 B2 JP2953542 B2 JP 2953542B2
Authority
JP
Japan
Prior art keywords
hole
conductive layer
circuit board
conductive material
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26386791A
Other languages
English (en)
Other versions
JPH0567874A (ja
Inventor
敏次 島本
朋己 岡本
誠司 賀藤
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP26386791A priority Critical patent/JP2953542B2/ja
Publication of JPH0567874A publication Critical patent/JPH0567874A/ja
Application granted granted Critical
Publication of JP2953542B2 publication Critical patent/JP2953542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板の新規な製造
方法に関する。詳しくは、配線パターンの形成におい
て、エッチングレジストによるパターンの形成、及びエ
ッチングを精度良く行うことができ、場合においては、
スルーホールの周囲にランド部を実質的に設けることな
く、周囲の配線パターンと該スルーホールとの接続を確
実に行うことが可能な回路基板の製造方法である。
【0002】
【従来の技術】従来、回路基板の導通スルーホールの形
成は、(イ)両面に導電層を有する絶縁基板にドリリン
グにより貫通孔を形成し、該貫通孔に化学鍍金・電気鍍
金を施して形成する方法、或いは(ロ)両面に導電層を
有する絶縁基板にドリリングによりスルーホール用の貫
通孔を形成した後、該導電層をエッチングし、次いで、
スクリーン印刷法或いはピン挿入法により、該貫通孔に
銅ペースト・銀ペーストに代表される硬化性導電物質を
充填、硬化してスルーホールを形成する方法が一般的で
ある。
【0003】
【発明が解決しようとする課題】上記の(イ)の方法に
よる導通スルーホールの形成は、古くから行われている
ものであり、現在の回路基板製造法の主流を占めてい
る。ところが、かかる方法において、スルーホール部の
信頼性を上げるためには鍍金を2度以上にわたって行う
必要があり、コストの面では必ずしも有利な方法とは言
えない。また回路基板全面に複数回の電気鍍金を行うた
め、導電層の厚みが不均一となり、パターン形成のため
のエッチングの際、バラツキが生じるおそれがある。従
って、ファインパターンへの対応が困難であるという欠
点も有している。
【0004】また、上記(ロ)の方法は、スルーホール
用貫通孔内への化学鍍金・電気鍍金が必要なため、製
造工程が短いといった特徴を有している。しかしなが
ら、硬化性導電性物質をスクリーン印刷によって貫通孔
に充填する場合には、印刷を複数回行う必要があるた
め、スルーホール用貫通孔の回りに形成させるランド径
を印刷精度を勘案して大きく採る必要がある。また、硬
化性導電性物質をピン挿入法によって貫通孔に充填する
場合には、スルーホール用貫通孔をピンの挿入が可能な
程度に大きくする必要がある。従って、これらの方法
も、ファインパターンを有する回路基板への対応が困難
である。
【0005】
【課題を解決するための手段】本発明者等は、上記の問
題を解決すべく鋭意研究を重ねた結果、両面に導電層を
有する絶縁基板にスルーホール用の貫通孔を形成し、特
定の硬化性導電物質を充填して硬化させた後、該導電層
及び硬化性導電物質によって構成される表面を平滑に研
削し、次いで該平滑化された表面に配線パターンを形成
することにより、貫通孔への鍍金が必要なく、配線パタ
ーンの形成において、エッチングレジストによるパター
ンの形成、及びエッチングを精度良く行うことができ、
場合においては、スルーホールの周囲にランド部を殆ど
設けることなく、信頼性の高い導通スルーホールを形成
できることを見いだし、本発明を完成するに至った。
【0006】即ち、本発明は、両面に導電層を有する絶
縁基板にスルーホール用の貫通孔を設け、該貫通孔に硬
化後の電気抵抗が1×10-2Ω・cm以下の導電性を有
する硬化体を与える硬化性導電物質を充填し、更に絶縁
基板上の導電層の表面より0.1〜2mm突出させて、
硬化させた後、該導電層及び硬化性導電物質の硬化体に
よって構成される表面を平滑に削除し、次いで、配線パ
ターンを形成することを特徴とする回路基板の製造方法
である。
【0007】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限なく使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、コンポジッ
ト樹脂基板等の合成樹脂基板や、ポリイミド樹脂、ポリ
エステル樹脂等よりなるフレキシブル基板や、アルミニ
ウム、鉄、ステンレス等の金属板をエポキシ樹脂等で覆
って絶縁処理した金属系絶縁基板、セラミックス基板等
が挙げられる。本発明において、上記の絶縁基板は両面
に導電層を有する。この導電層の材質は特に制限されな
い。代表的な材質を例示すれば、銅、ニッケル等が挙げ
られる。また、上記導電層の厚みについても特に制限さ
れないが、一般には、5〜70μmが適当である。
【0008】上記の両面に導電層を有する絶縁性基板に
は、先ずスルーホール用の貫通孔が設けられる。上記貫
通孔の径は、特に制限されるものではなく、任意に設定
することができる。特に、本発明にあって、上記貫通孔
の径は、硬化性導電物質を充填することが可能な程度の
孔径以上、通常0.3mm以上、好ましくは、0.3〜2mm
より選択することもできる。そして、本発明において
は、かかる微少な孔径であっても確実に導通をとること
が可能であるため、後記するファインパターンの形成に
有効である。 上記スルーホール用の貫通孔の形成方法
としては、ドリリング加工、パンチング加工、レーザー
加工等の通常の回路基板の製造と同様の公知の手段が特
に限定されずに用いられる。この場合、貫通孔に充填さ
れる硬化性導電物質の硬化体と導電層との電気的接続の
信頼性を向上させるため、該貫通孔の両端に位置する導
電層の断面に傾斜面を存在させ、該硬化体との接触面積
を増大させることが好ましい。上記の貫通孔における導
電層の断面の少なくとも一部に傾斜面を存在させる方法
は、両面に導電層を有する絶縁基板にスルーホール用の
貫通孔を形成した後に、ソフトエッチング液によりソフ
トエッチングを行い該傾斜面を形成する方法、或いは両
面に導電層を有する絶縁基板にスルーホール用の貫通孔
を形成する前、或いは形成した後に、貫通孔よりも径の
若干大きなドリルにより、導電層及び絶縁基板をテーパ
状に研削する方法、貫通孔よりも少し大きな径を持つエ
ッチングレジストを貫通孔の周辺に形成し、エッチング
を行い形成する方法等が特に限定されずに用いることが
できる。
【0009】本発明において、上記貫通孔には、導電性
を有する硬化体を与える硬化性導電物質を充填して硬化
させる。該硬化性導電物質は、金、銀、銅、ニッケル、
鉛、カーボン等の導電材料とエポキシ樹脂、フェノール
樹脂等の架橋性の熱硬化性樹脂とを必要により有機溶剤
と共に混合してペースト状とした公知の硬化性導電物質
を使用することができる。これらの硬化性導伝物質の中
から、エッチングに使用するエッチング液、例えば、塩
化第二鉄エッチング液、塩化第二銅エッチング液、過硫
酸アンモニウムエッチング液、過硫酸ナトリウムエッチ
ング液、過硫酸カリウムエッチング液、過酸化水素/硫
酸エッチング液、硫酸アンモニウム錯イオンを主成分と
するアルカリ性エッチング液等のエッチング液により実
質的に溶解されない硬化体を与えるものが好適に使用さ
れる。
【0010】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料の選択、及
び使用量を調節することが重要である。
【0011】上記硬化性導電物質を絶縁性基板の貫通孔
への充填は、該硬化性導電物質が貫通孔の全空間を満た
し、且つ導電層の両表面より若干、具体的には、0.1
mm以上、特に0.1〜2mm突出する程度に充填する
方法であれば特に制限されない。硬化性導電物質の代表
的な充填方法を例示すれば、印刷法によって1回或いは
複数回の塗布を行う方法、絶縁基板の表裏両面側から表
裏一対のスキージで圧入する方法、ロールコーター或い
はカーテンコーターによって充填し、必要により余分の
塗料をスキージで掻き取る方法等の手段が好適に用いら
れる。
【0012】また、貫通孔に充填された硬化性導電物質
の硬化は、熱風炉、赤外線炉、遠赤外線炉、紫外線硬化
炉、電子線硬化炉等の公知の硬化方法より、硬化性導電
物質の硬化に適するものを適宜選んで硬化させれば良
い。
【0013】本発明において、硬化性導電物質を硬化
後、導電層及び硬化性導電物質の硬化体によって構成さ
れる表面を平滑に研削することが重要である。即ち、か
かる研削により、後工程である配線パターンの形成にお
いて、エッチングレジストによるパターンの形成、及び
エッチングを精度良く行うことができる。そのため、ス
ルーホールの周囲に殆どランドを形成することなく該ス
ルーホールの導通をとることができ、ファインパターン
の形成に極めて有利に配線パターンを形成することがで
きる。導電層及び硬化性導電物質によって構成される表
面を平滑に研削する方法としては、スラリー研磨、バフ
研磨、スクラブ研磨等の通常の導電層の研磨に用いられ
る方法が好適に用いられる。
【0014】本発明において、スルーホール部分を含む
導電層の平滑化された面上には、配線パターンが形成さ
れる。該配線パターンの形成方法は、エッチングレジス
トによりエッチングパターンを形成し、エッチングを行
う方法が一般的である。ここで用いられるエッチングレ
ジストはドライフィルム、レジストインク等が特に制限
なく使用され、パターンのファイン度によって適宜選択
して使用すれば良い。また、エッチングレジストパター
ンはエッチング法によってポジパターン或いはネガパタ
ーンを適宜採用すれば良い。例えば、テンティング法に
代表されるエッチング法ではポジパターンを、半田剥離
法、SES法に代表されるエッチング法ではネガパター
ンを採用すれば良い。
【0015】本発明は、上記配線パターンの形成を、よ
り信頼性良く行うために、前記の研削により平滑化され
た表面にメッキ層を形成することを特徴とする回路基板
の製造方法をも提供する。
【0016】即ち、上記本発明は、両面に導電層を有す
る絶縁基板にスルーホール用の貫通孔を設け、該貫通孔
に導電性を有する硬化体を与える硬化性導電物質を充填
して硬化させた後、該導電層及び硬化性導電物質の硬化
体によって構成される表面を平滑に研削し、次いで、該
平滑された面上にメッキ層を形成した後、配線パターン
を形成することを特徴とする回路基板の製造方法であ
る。
【0017】かかる本発明において、形成されるメッキ
層の材質は、公知の導電性金属が特に制限されないが、
一般には、前記導電層の材質として使用される銅等の導
電性金属と同じ材質を選択することが好ましい。メッキ
層の形成方法は、限定されず、公知の方法が特に制限な
く採用される。一般には、化学(無電解)メッキ法、電
気メッキ法等が挙げられる。また、メッキ層の厚みは、
メッキによるスルーホールの信頼性が向上し、且つメッ
キ層の厚みむらが生じない程度の厚みが好ましい。一般
には、厚みむら防止の観点より、50μm以下、また、
スルーホールの信頼性の向上を考慮すると、5μm以上
が好ましい。特に好ましくは、5〜35μmである。
【0018】
【効果】本発明の方法によれば、化学鍍金、電気鍍金等
を行うことなく、配線パターンの形成において、エッチ
ングレジストによるパターンの形成、及びエッチングを
精度良く行うことができ、場合においては、スルーホー
ル周辺部に実質上ランド部を設けることなく、信頼性の
高い導通を有するスルーホールを形成することができ
る。また、特に、平滑化された表面にメッキ層を形成す
る方法によって得られた回路基板は、該スルーホール上
に直接部品を半田付け等により搭載できるため、より配
線密度の高い回路基板の製造において極めて有用であ
る。
【0019】
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
【0020】実施例1 図1に示す工程に従って回路基板の製造を実施した。即
ち、(a)両面に導電層2を有する絶縁基板1として、
厚さ1.6mmのガラス基材エポキシ樹脂銅張り 積層板を
使用して、(b)直径0.3mm、0.4mm、0.5mm、0.
6mm、0.7mm、0.8mm、0.9mm、1.0mmの貫通孔3
をドリル加工により作成した。ドリル 加工後、ソフト
エッチングを行い、導電層2の断面に図2に示す形状の
傾斜面Aを形成した。
【0021】(c)該貫通孔3に硬化性導電物質4とし
て、市販の熱硬化性銀ペースト(徳力化研(株)PS−
652)をスクリーン印刷法により充填した。該銀ペー
ストを熱風乾燥炉で80℃、4時間150℃、2時間の
条件で乾燥硬化した。
【0022】(d)次に320番及び600番のバフを
順次使用して硬化した銀ペーストの硬化体が突出した面
を研磨し、該硬化体を含む導電層表面を平滑化した。
【0023】(e)次いで平滑化された導電層表面に、
エッチングレジスト5としてドライフィルム(ハーキュ
レス(株)社製「アクアマーCF」1.5mil)をラミネ
ートし、露光してスルーホール部に接続するエッチング
ポジパターン(ランド部が実質的にない)を形成した。
【0024】(f)その後、塩化第2銅エッチング液で
エッチングを行い、(g)エッチングレジストを剥離す
ることによって該スルーホールに接続する配線を有する
配線パターンを形成した。
【0025】形成されたスルーホールの抵抗値は、該ス
ルーホールに表で接続する配線パターン間の抵抗を測
定したものであり、各々貫通孔の直径0.3mmについて
43mΩ、0.4mmについて24mΩ、0.5mm について
15mΩ、0.6mmについて11mΩ、0.7mmについて8
mΩ、0.8mmについて6mΩ、0.9mmについて5mΩ、
1.0mmについて4mΩであり、従来の多段鍍金によるス
ルーホールの形成時と、同等の良好な抵抗値を示した。
その後、−45℃、30分・125℃、30分の繰り返
し熱衝撃試験を行った。繰り返し回数1000回後のス
ルーホール抵抗値はほとんど変化がなかった。また、3
000回後も同様にスルーホール抵抗値はほとんど変化
がなかった。
【0026】実施例2 実施例1において、ドリル加工後、ソフトエッチングを
行わない以外は、同様にして回路基板を製造した。
【0027】形成されたスルーホールの抵抗値を実施例
1と同様に測定した結果、各々貫通孔の直径0.3mmに
ついて45mΩ、0.4mmについて 26mΩ、0.5mmに
ついて16mΩ、0.6mmについて13mΩ、0.7mmにつ
いて9mΩ、0.8mmについて7mΩ、0.9mmについて6
mΩ、1.0mmについて4mΩ であった。その後、−45
℃、30分・125℃、30分の繰り返し熱衝撃試験を
行った。繰り返し回数1000回後のスルーホール抵抗
値はほとんど変化がなかった。
【0028】実施例2 図3に示す工程に従って回路基板の製造を実施した。即
ち、 (a)両面に導電層2を有する絶縁基板1として、厚さ
1.6mmのガラス基材エポキシ樹脂銅張り積層板を使用
して、 (b)直径0.3mm、0.4mm、0.5mm、0.6mm、0.
7mm、0.8mm、0.9mm、1.0mmの貫通孔3をドリル
加工により作成した。
【0029】(c)該貫通孔3に硬化性導電物質4とし
て、市販の熱硬化性銀ペースト(徳力化研(株)PS−
652)をスクリーン印刷法により充填した。該銀ペー
ストを熱風乾燥炉で80℃、4時間150℃、2時間の
条件で乾燥硬化した。
【0030】(d)次に320番及び600番のバフを
順次使用して硬化した銀ペーストの硬化体が突出した面
を研磨し、該硬化体を含む導電層表面を平滑化した。
【0031】(e)次いで、スルーホール部分を含む平
滑化された導電層表面に電気メッキを施した。メッキ浴
は、カパラシドGS(商品名:日本シェーリング(株)
社製)を使用し、電流密度2A/m2の条件で厚み10
μmのメッキ層5を形成した。
【0032】(f)上記メッキ層5の表面に、エッチン
グレジスト6としてドライフィルム(ハーキュレス
(株)社製「アクアマーCF」1.5mil)をラミネート
し、露光してスルーホール部に接続するエッチングポジ
パターン(ランド部が実質的にない)を形成した。
【0033】(g)その後、塩化第2銅エッチング液で
エッチングを行い、(h)エッチングレジスト6を剥離
することによって該スルーホールに接続する配線を有す
る配線パターンを形成した。
【0034】形成されたスルーホールの抵抗値は、該ス
ルーホールに表で接続する配線パターン間の抵抗を測
定したものであり、各々貫通孔の直径0.3mmについて
42mΩ、0.4mmについて22mΩ、0.5mm について
14mΩ、0.6mmについて10mΩ、0.7mmについて8
mΩ、0.8mmについて6mΩ、0.9mmについて5mΩ、
1.0mmについて4mΩであり、従来の多段メッキによる
スルーホールの形成時と、同等の良好な抵抗値を示し
た。その後、−45℃、30分・125℃、30分の繰
り返し熱衝撃試験を行った。繰り返し回数1000回後
のスルーホール抵抗値はほとんど変化がなかった。ま
た、3000回後も同様にスルーホール抵抗値はほとん
ど変化がなかった。
【0035】また、上記方法によって形成された回路基
板のスルーホール上には、図4に示すように、ソルダー
レジスト7による回路の被覆を行った後、電子部品9を
半田8により、直接搭載することが可能であり、配線密
度の高い回路基板を得ることができる。
【図面の簡単な説明】
【図1】 図1は、本発明の方法の代表的な態様を示す
工程図である。
【図2】 図2は、本発明の方法における代表的な貫通
孔の断面図である。
【図3】 図3は、本発明の方法の代表的な態様を示す
工程図である。
【図4】 図4は、本発明の方法によって得られた回路
基板に電子部品を搭載する一態様を示す断面図である。
【符号の説明】
1 絶縁基板 2 導電層 3 貫通孔 4 硬化性導電物質 5 メッキ層 6 エッチングレジスト 7 ソルダーレジスト 8 半田 9 電子部品
フロントページの続き (56)参考文献 特開 平1−266794(JP,A) 特開 平1−143292(JP,A) 特開 平3−136298(JP,A) 特開 平3−46298(JP,A) 特開 昭50−139358(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05K 3/40

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】両面に導電層を有する絶縁基板にスルーホ
    ール用の貫通孔を設け、該貫通孔に硬化後の電気抵抗が
    1×10-2Ω・cm以下の導電性を有する硬化体を与え
    る硬化性導電物質を充填し、更に絶縁基板上の導電層の
    表面より0.1〜2mm突出させて、硬化させた後、該
    導電層及び硬化性導電物質の硬化体によって構成される
    表面を平滑に研削し、次いで、配線パターンを形成する
    ことを特徴とする回路基板の製造方法。
  2. 【請求項2】両面に導電層を有する絶縁基板にスルーホ
    ール用の貫通孔を設け、該貫通孔に硬化後の電気抵抗が
    1×10-2Ω・cm以下の導電性を有する硬化体を与え
    る硬化性導電物質を充填し、更に絶縁基板上の導電層の
    表面より0.1〜2mm突出させて、硬化させた後、該
    導電層及び硬化性導電物質の硬化体によって構成される
    表面を平滑に研削し、次いで、該平滑された面上にメッ
    キ層を形成した後、配線パターンを形成することを特徴
    とする回路基板の製造方法。
JP26386791A 1991-07-11 1991-10-11 回路基板の製造方法 Expired - Fee Related JP2953542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26386791A JP2953542B2 (ja) 1991-07-11 1991-10-11 回路基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-171016 1991-07-11
JP17101691 1991-07-11
JP26386791A JP2953542B2 (ja) 1991-07-11 1991-10-11 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0567874A JPH0567874A (ja) 1993-03-19
JP2953542B2 true JP2953542B2 (ja) 1999-09-27

Family

ID=26493854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26386791A Expired - Fee Related JP2953542B2 (ja) 1991-07-11 1991-10-11 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2953542B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same

Also Published As

Publication number Publication date
JPH0567874A (ja) 1993-03-19

Similar Documents

Publication Publication Date Title
US5473120A (en) Multilayer board and fabrication method thereof
JP2953542B2 (ja) 回路基板の製造方法
JPH07176847A (ja) 回路基板及びその製造方法
JPH05243728A (ja) 回路基板の製造方法
JPH10284842A (ja) 多層配線回路板の製造方法
JPH06302963A (ja) 多層回路基板及びその製造方法
JPH05129781A (ja) 多層回路基板の製造方法
JPH08316601A (ja) 回路基板及びその製造方法
JPH05226814A (ja) 回路基板の製造方法
JPH08316602A (ja) 回路基板
JPH0621647A (ja) 回路基板の製造方法
JP2673825B2 (ja) 多層回路基板の製造方法
JPH08264955A (ja) 多層回路基板及びその製造方法
JPH07122853A (ja) 回路基板の製造方法
JPS584999A (ja) プリント配線板の製造法
JPH06244549A (ja) 回路基板の製造方法
JPS5810886A (ja) 絶縁基板に導体回路を作成する方法
JPH0851262A (ja) プリント配線板及びその製造方法
JPH0239113B2 (ja) Tasohaisenbannoseizohoho
JPH09307229A (ja) 回路基板の製造方法
JPH06216523A (ja) 回路基板の製造方法
JPH08316600A (ja) 両面回路基板
JPH08181407A (ja) プリント配線板及びその製造方法
JPS5896798A (ja) 両面スルホ−ル印刷配線板の製造方法
JPS5891696A (ja) 両面スルホ−ル印刷配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees