JPH09307229A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH09307229A
JPH09307229A JP12200896A JP12200896A JPH09307229A JP H09307229 A JPH09307229 A JP H09307229A JP 12200896 A JP12200896 A JP 12200896A JP 12200896 A JP12200896 A JP 12200896A JP H09307229 A JPH09307229 A JP H09307229A
Authority
JP
Japan
Prior art keywords
hole
conductive
circuit pattern
plating
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12200896A
Other languages
English (en)
Inventor
Toshiji Shimamoto
敏次 島本
Toshihiro Katayama
俊宏 片山
Takeo Kawahara
武男 河原
Kenji Yoshida
憲司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Daimaru Kogyo Ltd
Original Assignee
Tokuyama Corp
Daimaru Kogyo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp, Daimaru Kogyo Ltd filed Critical Tokuyama Corp
Priority to JP12200896A priority Critical patent/JPH09307229A/ja
Publication of JPH09307229A publication Critical patent/JPH09307229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 要約書 【課題】両面の回路パターン間の導通を硬化性導電物質
の硬化体よりなる導通スルーホールを設けて行う回路基
板を、信頼性よく、且つ簡便に製造する。 【解決手段】両面に導電層を有する絶縁基板にスルーホ
ール用貫通孔を設け、該スルーホール用貫通孔に導電性
を有する硬化体を与える硬化性導電物質、例えば、銅ペ
ーストを充填して硬化させた後、該導電層と硬化性導電
物質の硬化体とで構成される表面を研削して平滑にし、
次いで、両面の導電層のエッチング等の方法で不要部分
を取り除いて回路パターンを形成した後、表面における
回路パターンと硬化性導電物質の硬化体との接続部分を
含むメッキ層形成の必要な箇所を除いて表面をメッキレ
ジストで被覆した後、メッキレジストが被覆されていな
い箇所に導電性を有する金属或いはその合金等からなる
メッキ層を形成することを特徴とする回路基板の製造方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、新規な回路基板の
製造方法に関する。詳しくは、両面の回路パターン間の
導通を硬化性導電物質の硬化体よりなる導通スルーホー
ルを設けて行う回路基板を、信頼性よく、且つ簡便に製
造することが可能な回路基板の製造方法である。
【0002】
【従来の技術】一般に、両面に回路パターンを形成した
回路基板における表裏の回路パターンの導通は、導通ス
ルーホールを介して行われる。従来、かかる導通スルー
ホールを有する回路基板の製造方法としては、(イ)両
面に導電層を有する絶縁基板にドリリングによりスルー
ホール用貫通孔を形成し、該貫通孔に化学メッキ・電気
メッキを施した後、該導電層をエッチングすることによ
り回路パターンを形成する方法、或いは(ロ)両面に導
電層を有する絶縁基板に、ドリリングまたはパンチング
によりスルーホール用貫通孔を形成した後、該導電層を
エッチングして回路パターンを形成し、次いで、該貫通
孔に銅ペースト・銀ペーストに代表される硬化性導電物
質をスクリーン印刷法或いはピン挿入法により充填した
後に、硬化させて、導電物質の硬化体が充填された導通
スルーホールを形成する方法などが一般に知られてい
る。
【0003】特に、上記の(イ)の回路基板の製造方法
は、古くから工業的に行われているものであり、現在の
主流を占めている。
【0004】
【発明が解決しようとする課題】しかしながら、上記
(イ)の回路基板の製造方法においては、スルーホール
用貫通孔内に化学メッキ・電気メッキが必要なため、表
面の導電層の厚みが厚くなり、回路パターン形成のため
のエッチングの際、エッチング不足による配線の短絡か
エッチング過多による断線が生じるおそれがある。その
ため、微細な回路パターンを有する回路基板への対応が
困難であるという欠点を有している。
【0005】また、上記(ロ)の回路基板の製造方法
は、スルーホール用貫通孔内への化学メッキ・電気メッ
キが必要ないため、製造工程が短い等の特徴を有してい
ることから近年需要が増大しつつあるが、導電物質を充
填して得られた導通スルーホールは、これに接続する回
路パターンとの電気的な接続の信頼性を確保するため、
スルーホール用貫通孔の表面開口部の周囲を覆うよう
に、導電物質を盛り上げて充填する必要がある。その結
果、盛り上げて形成された導電物質による基板表面の凹
凸は表面実装部品の実装時における半田ペースト印刷の
障害となり、表面実装部品を信頼性よく接続する妨げと
なっている。
【0006】一方、本願出願人は、上記(ロ)の回路基
板を改良すべく、スルーホール用貫通孔に硬化性導電物
質を表面開口部の周囲に盛り上げて充填・硬化した後、
導電物質よりなる凸部を絶縁基板の両面に設けられた導
電層と同一表面を形成するように研削して導通スルーホ
ールを形成し、次いで、導通スルーホールの導電物質と
導電層との表面にメッキ層を形成し、さらに、両面の導
電層のエッチングを行い回路パターンを形成し、エッチ
ングによって形成される回路パターンと該導通スルーホ
ールとの電気的接続の信頼性を向上した回路基板の製造
方法を提供した。(特願平3−263867号)。
【0007】上記方法によって得られた回路基板は、基
板表面の凹凸も少なく、表面実装部品の実装時における
半田ペースト印刷も良好に行え、表面実装部品を信頼性
よく接続することが可能であるが、導通スルーホールの
導電物質と導電層との表面にメッキ層を形成した後、導
電層のエッチングを行って回路パターンを形成するため
に、前記(イ)の回路基板の製造方法までではないが、
ファインパターンの形成が困難であるという問題を有し
ていた。
【0008】
【課題を解決するための手段】本発明者らは、導通スル
ーホールを有する回路基板の製造方法における上記の問
題を解決すべく鋭意研究を重ねた。
【0009】その結果、スルーホール用貫通孔に導電層
と同一平面を形成するように充填された導電物質により
導通スルーホールを形成した後、エッチングを行い回路
パターンが形成された回路基板において、該導通スルー
ホールと回路パターンとの接続部分を含むメッキ層形成
の必要な箇所を除いてメッキレジストを形成し、メッキ
レジストが被覆されていない箇所にメッキ層を形成する
ことにより、メッキ層を予め形成した後にエッチングを
行って、回路パターンを形成する方法と比較し、極めて
ファインな回路パターンを形成することが可能となるこ
と、また、スルーホール用貫通孔内にメッキを施す手段
に比べて導電層の厚みに影響を与えないため、回路パタ
ーンの形成におけるエッチングにも悪影響を与えること
がなく、高度なファインパターンにも十分に対応し得る
ことを見いだし、本発明を完成するに至った。
【0010】即ち、本発明は、両面に導電層を有する絶
縁基板にスルーホール用貫通孔を設け、該スルーホール
用貫通孔に導電性を有する硬化体を与える硬化性導電物
質を充填して硬化させた後、該導電層と硬化性導電物質
の硬化体とで構成される表面を平滑にし、次いで、両面
の導電層の不要部分を取り除いて回路パターンを形成し
た後、表面における回路パターンと硬化性導電物質の硬
化体との接続部分を含むメッキ層形成の必要な箇所を除
いて表面をメッキレジストで被覆した後、メッキレジス
トが被覆されていない箇所にメッキ層を形成することを
特徴とする回路基板の製造方法である。
【0011】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限無く使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、ガラス基材
−ポリイミド樹脂積層基板、ガラス基材−BT(ビスマ
レイミド−トリアジン)樹脂積層基板、コンポジット樹
脂基板等の合成樹脂基板や、ポリイミド樹脂、ポリエス
テル樹脂等のフレキシブル基板や、アルミニウム、鉄、
ステンレス等の金属をエポキシ樹脂等で覆って絶縁処理
した金属系絶縁基板、あるいはセラミックス基板等が挙
げられる。
【0012】本発明において、上記の絶縁基板は両面に
導電層を有する。この導電層の材質は特に制限されな
い。代表的な材質を例示すれば、銅、ニッケル等の金属
が挙げられる。また、上記導電層の厚み等についても特
に制限されないが、一般には、5〜70μmの厚みが適
当である。
【0013】上記の両面に導電層を有する絶縁基板に
は、まずスルーホール用の貫通孔が形成される。上記ス
ルーホール用貫通孔は、後記する絶縁基板の両面に形成
される回路パターン間の電気的な接続が必要な箇所に設
けられる。該スルーホール用貫通孔の径は、特に制限さ
れるのものではなく、任意に設定することができる。本
発明にあっては、上記スルーホール用貫通孔の径は、硬
化性導電物質を充填することが可能な程度の孔径以上、
通常0.1mm以上、好ましくは、0.2mm〜2mm
より選択することができる。そして、本発明において
は、かかる微少な孔径であっても確実に導通をとること
が可能であるため、後記するファインパターンの形成に
有効である。上記スルーホール用貫通孔の形成方法は、
ドリリング加工、パンチング加工、レーザー加工等の通
常の回路基板の製造と同様の公知の手段が特に限定され
ずに用いられる。
【0014】本発明において、上記スルーホール用貫通
孔には、導電性を有する硬化体を与える硬化性導電物質
を充填して硬化させる。該硬化性導電物質としては、
金、銀、銅、ニッケル、鉛、カーボン等よりなる粉状の
導電材料とエポキシ樹脂、フェノール樹脂等の架橋性の
熱硬化性樹脂とを必要により有機溶剤と共に混合してペ
ースト状とした公知の硬化性導電物質を使用することが
できる。これらの硬化性導電物質の中から、エッチング
に使用するエッチング液、例えば、塩化第二鉄エッチン
グ液、塩化第二銅エッチング液、過硫酸アンモニウムエ
ッチング液、過硫酸ナトリウムエッチング液、過硫酸カ
リウムエッチング液、過酸化水素/硫酸エッチング液、
硫酸アンモニウム錯イオンを主成分とするアルカリ性エ
ッチング液等のエッチング液により実質的に溶解されな
い硬化体を与えるものを選択して使用することが好まし
い。
【0015】また、上記硬化性導電物質は、良好な導通
スルーホール抵抗を得るために、硬化後の電気抵抗が、
1×10-2Ω・cm以下となるように、導電材料の選
択、及び使用量を調節することが好ましい。
【0016】上記硬化性導電物質の絶縁基板のスルーホ
ール用貫通孔への充填は、硬化後に該硬化性導電物質の
硬化体が貫通孔の全空間を満たし、且つ導電層の両表面
より若干、具体的には、0.1mm以上、好ましくは、
0.1mm〜2mm盛り上げる程度に充填する方法であ
れば特に制限されない。硬化性導電物質の代表的な充填
方法を例示すれば、印刷法によって1回或いは複数回の
塗布を行う方法、絶縁基板の表裏両面側から表裏一対の
スキージで圧入する方法、ロールコーター或いはカーテ
ンコーターによって充填し、余分の硬化性導電物質をス
キージで掻き取る方法等の手段が好適に用いられる。
【0017】また、上記スルーホール用貫通孔に充填さ
れた硬化性導電物質の硬化は、熱風炉、赤外線炉、遠赤
外線炉、紫外線硬化炉、電子線硬化炉等の公知の硬化方
法の中から、硬化性導電物質の硬化に適するものを適宜
選んで硬化させれば良い。
【0018】また、上記硬化性導電物質の充填に際し、
硬化性導電物質は本来、バインダー硬化時の硬化収縮に
より硬化性導電物質に含有される導電材料が接触するた
め、導電性を呈するものであり、必ず硬化時には収縮が
伴う。従って、スルーホール用貫通孔に該硬化性導電物
質を充填する場合、硬化後に該硬化性導電物質の硬化体
表面が上記導電層より凹むことのないよう、収縮率を勘
案して充填することが重要である。
【0019】本発明において、硬化性導電物質を硬化
後、導電層及び硬化性導電物質の硬化体によって構成さ
れる表面を平滑にし、導通スルーホールを形成すること
が重要である。即ち、かかる表面を平滑にすることによ
り、後工程である回路パターンの形成において、エッチ
ングレジストによるパターンの形成、及びエッチングを
精度よく行うことができる。導電層及び硬化性導電物質
によって構成される表面を平滑にする方法としては、ス
ラリー研磨、バフ研磨、スクラブ研磨、ベルト研磨等の
通常の回路基板の研磨に用いられる方法が好適に用いら
れる。
【0020】本発明において、両面の導電層の不要部分
を取り除いて、回路パターンが形成される。該配線パタ
ーンの形成方法は、エッチングレジストによりエッチン
グパターンを形成後、エッチングを行う方法が一般的で
ある。ここで用いられるエッチングレジストはドライフ
ィルム、レジストインク等が特に制限なく使用され、パ
ターンのファイン度によって適宜選択して使用すればよ
い。また、エッチングレジストパターンはエッチング法
によってポジパターン或いはネガパターンを適宜採用す
ればよい。例えば、テンティング法に代表されるエッチ
ング法ではポジパターンを、半田剥離法、SES法に代
表されるエッチング法ではネガパターンを採用すればよ
い。
【0021】また、上記の回路パターンとしては、信号
パターン、電源パターン、グラウンドパターン、ランド
部、部品実装用パッド部、コネクター部等の公知のパタ
ーンが必要に応じて形成される。
【0022】本発明において、導電層をエッチングして
形成された回路パターン上には、上記硬化性導電物質の
硬化体と回路パターンとの接続部分を含むメッキの必要
な箇所を除いて、メッキレジストが形成され、次いで、
メッキレジストで被覆されていない箇所にメッキ層が形
成される。かかる方法で、必要不可欠な部分のみに選択
的にメッキ層を形成することで、導通スルーホールの信
頼性が高く、且つメッキ層を予め形成した後にエッチン
グを行って、回路パターンを形成する方法と比較し、絶
縁基板上の両面の導電層のみをエッチングするので、極
めてファインな回路パターンを形成することが可能とな
る。
【0023】表面の硬化性導電物質の硬化体と回路パタ
ーンとの接続部分を含むメッキの必要な箇所を除いてメ
ッキレジストを被覆する態様は、後の工程でメッキレジ
ストが被覆されていない箇所にメッキ層が形成されるこ
とにより、導通スルーホールの導通信頼性が得られる程
度であれば特に制限されないが、少なくとも導通スルー
ホールの周縁と回路パターンとが接触する箇所を露出す
るようにメッキレジストを被覆すればよい。より好まし
くは、導通スルーホールの実質的に全表面と導通スルー
ホールに接続する回路パターンの端部とを露出するよう
にメッキレジストを被覆することが好ましい。かかる露
出する回路パターンの端部の長さは回路パターンの回路
幅等にも依るが、一般には、信頼性を考慮すれば該導通
スルーホールの周縁から0.1mm以上がよいが、回路
基板の配線密度を考慮すると2mm以下で決定すること
が好ましい。
【0024】また、図1の(e)及び(f)に示すよう
に、更に、信頼性を向上させるため、導通スルーホール
に接続する回路パターンにランド部10を設け、該ラン
ド部10にもメッキ層を形成することが更に好ましい。
該ランド部の大きさは導通スルーホールの円周から0.
1mm〜2mmになるように設計することが好適であ
る。勿論、ランド部を形成しない態様においても、十分
に信頼性を確保することが可能である。
【0025】メッキレジストで被覆する具体的な態様に
ついて説明すると、次のとおりである。図3及び図4
は、スルーホール部へメッキレジストを被覆した代表的
な態様を示す平面図である。図3に示すように、硬化性
導電物質の硬化体と回路パターンの接続境界部分6の形
状がいわゆるティアドロップ状となるように、接続境界
部分6を除いてメッキレジスト7で被覆し、露出した部
分にメッキ層8を形成することができる。上記接続境界
部分をティアドロップ状に形成し露出することで、メッ
キ層8に覆われる回路パターンの面積が増し、特に、ラ
ンド部を設けない態様においても、接続部の信頼性をよ
り向上することが可能となる。
【0026】また、回路パターンにランド部を設け、上
記メッキ層8を該ランド部も含めて形成する場合には、
図4に示すように、該メッキ層8を導通スルーホールの
中心部を除いて、ドーナッツ状に形成することもでき
る。このようにメッキ層をドーナッツ状に形成すること
で、後記するメッキ層の形成に使用されるメッキ金属の
使用量を低減することができ、特に金、白金等の高価な
金属をメッキする場合には経済的にも有利である。
【0027】更にまた、部品実装率の向上を目的とし
て、導通スルーホールを表面実装用部品の接続用パッド
内に形成することも可能である。かかる場合、パッド全
体をメッキレジストを被覆することなく露出させ、半田
接続の可能な銅や金等の金属を後工程においてメッキ形
成すると信頼性よく部品実装ができる。
【0028】本発明において、上記露出が必要な回路パ
ターンは、メッキ層を形成する必要のある回路パターン
部であり、具体的には、コネクター部、電子部品の接続
用パッド、布線検査用或いは機能検査用のパッド部であ
る。上記部分はメッキレジストで被覆してしまうと、本
来の機能であるコネクターの接続、部品の実装、検査ピ
ンの導通ができなくなるため、メッキレジストから露出
される必要がある。
【0029】本発明において、上記回路パターン上に形
成されるメッキレジストはメッキ耐性を有するものであ
れば、公知の回路パターンの製造工程において使用され
る材料が特に制限なく使用できる。一般には、熱又は光
によって硬化し、レジスト層を形成する範囲を容易に制
御できるものであって、メッキ耐性を有する材料である
メッキレジストが好適である。上記メッキレジストは塗
布方法に応じて、液状、ドライフィルム等の形態が選択
される。上記メッキレジスト材料としては、例えばエポ
キシ樹脂系硬化性組成物、アクリル樹脂系硬化性組成
物、エポキシ樹脂/アクリル樹脂混合系硬化性組成物、
ポリイミド樹脂系硬化性組成物、ビスマレイミド−トリ
アジン樹脂系硬化性組成物等の公知の組成を有する硬化
性組成物が使用される。
【0030】上記メッキレジストの形成方法は、メッキ
レジストの形態、回路パターンのファイン度に応じて、
公知の方法が特に制限無く採用される。例えば、スクリ
ーン印刷法によって直接レジストパターンを形成する方
法、或いはスクリーン印刷法、カーテンコーター法、ス
プレー塗布法等によって回路基板全面に液状レジストの
塗布もしくは、ラミネーター等によってドライフィルム
レジストを張り付けた後、写真法によって、露光現像を
行いレジストパターンを形成する方法等が挙げられる。
【0031】また、上記メッキレジストの厚みは特に制
限されないが、後の工程で曝されるメッキ液に侵されな
い程度の厚みがあればよく、一般にパターン形成の行い
やすい3〜50μmの範囲に制御するのが好ましい。
【0032】本発明において、上記メッキレジストから
露出した回路パターン部にはメッキ層が形成される。該
メッキ層の材質は、メッキが可能で導電性を有する金属
或いはその合金であれば特に制限されない。具体的に例
示すれば、ニッケル、銅、銀、金、白金、ロジウム、ル
テニウム、パラジウム、錫等の金属、或いは錫−ニッケ
ル、錫−鉛、パラジウム−ニッケル等の合金等が挙げら
れる。また、メッキ層は単一層でも、必要によっては複
数層形成してもよい。例えば、複数のメッキ層を形成す
る場合を例示すれば、回路パターンが銅のように酸化さ
れやすい金属から形成されている場合、コネクター部の
ように摺動特性が要求される部分や、高い半田接続信頼
性が要求される電子部品用パッド部等は、銅の回路パタ
ーン上にニッケルメッキを施した後、更にその上に金メ
ッキ層を形成し、摺動性や部品接続の信頼性を向上させ
ることが可能である。
【0033】上記メッキ層の形成方法は、特に制限され
ず公知の金属、合金メッキ法が採用される。一般には、
化学メッキ法、電気メッキ法、或いは化学/電気メッキ
併用法等が挙げられる。また、メッキ層の厚みは、メッ
キによる導通スルーホールの信頼性が向上し、且つメッ
キ層の厚みむらが生じない程度の厚みが好ましい。一般
には、厚みむら防止の観点より、50μm以下、また、
導通スルーホールの信頼性の向上を考慮すると、3μm
以上が好ましい。特に好ましくは4〜35μmである。
【0034】
【効果】以上の説明において明らかなように、本発明の
回路基板の製造方法は、導電層全面にメッキ層を形成す
ることなく、絶縁基板上の導電層のみをエッチングして
回路パターンの形成が行えるため、極めて高精度でファ
インな回路パターンを形成することができ、しかも、導
通スルーホールが硬化性導電物質の硬化体で満たされ、
導通スルーホールと回路パターンの接続部分はメッキ層
が形成されるため、導通スルーホールの導通信頼性が高
く、且つ表面実装部品を導通スルーホール上に実装でき
るため、実装率の高い回路基板の製造に対して極めて有
用である。
【0035】
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
【0036】実施例1 図1に示す工程に従って、回路基板の製造を実施した。
即ち、(a)両面に18μmの銅箔よりなる導電層2を
有する厚さ1.2mmのガラスエポキシ基板1に、直径
が0.5mmのスルーホール用貫通孔3をドリリングに
より100穴設けた。次いで、(b)該スルーホール用
貫通孔3に硬化性導電物質として、市販の熱硬化性銀ペ
ースト(徳力化研(株)PS−652)をスクリーン印
刷法により充填し、該銀ペーストを熱風乾燥炉で80℃
4時間、150℃2時間の条件で乾燥硬化させた。その
後、(c)該導電層及び硬化性導電物質の硬化体4によ
って構成される表面を200番のバフと360番のバフ
を順次使用して、平滑に研削して硬化性導電物質の硬化
体4が充填された導通スルーホールを形成した後、
(d)該導電層2にエッチングレジストを用いて、回路
パターン5を形成し、(e)表面における硬化性導電物
質の硬化体と回路パターン5との接続部分6、および硬
化性導電物質の硬化体表面が露出するように、市販のエ
ポキシ樹脂系の熱硬化性ソルダーレジストを用いて、メ
ッキレジスト7を形成した。次いで、(f)メッキレジ
スト7から露出した硬化性導電物質の硬化体と回路パタ
ーン5との接続部分6および硬化性導電物質の硬化体表
面に、化学メッキ・電気メッキ併用銅メッキ法にて厚さ
15μmの銅メッキ層8を形成し、導通スルーホールを
有する回路基板を製造した。
【0037】得られた回路基板について、回路基板の表
裏に形成された導電パターンA-A’間で導通スルーホ
ールの抵抗値を測定したところ、平均で7mΩ/穴であ
った。この回路基板を−65℃30分、125℃30分
を1サイクルとする繰り返し冷熱衝撃試験100サイク
ルを実施した後、再度導通スルーホールの抵抗値を測定
したところ、平均で7mΩ/穴と全く変化がなかった。
【0038】実施例2 図1に示す工程の(a)〜(d)までは実施例1と同様
にして回路パターン5を形成した後、図2に示す工程に
従って、回路基板の製造を実施した。即ち、(e)回路
基板全面に市販の写真現像タイプのソルダーレジストを
塗布し乾燥した後、硬化性導電物質の硬化体4の表面、
硬化性導電物質の硬化体4と回路パターン5との接続部
分6、および、実装部品接続用パッド9が露出するよう
に、露光、現像を行い、メッキレジスト7を形成した。
次いで、(f)メッキレジスト7から露出した硬化性導
電物質の硬化体表面、硬化性導電物質の硬化体4と回路
パターン5との接続部分6、および、実装部品接続用パ
ッド9に、化学ニッケルメッキ法にて厚さ5μmのニッ
ケルメッキ層を形成した後、ニッケル層の上に、更に、
化学金メッキ法にて厚さ0.3μmの金メッキ層8を形
成し、導通スルーホールを有する回路基板を製造した。
【0039】得られた回路基板について、回路基板の表
裏に形成された導電パターンA-A’間で導通スルーホ
ールの抵抗値を測定したところ、平均で6mΩ/穴であ
った。この回路基板を−65℃30分、125℃30分
を1サイクルとする繰り返し冷熱衝撃試験100サイク
ル実施した後、再度導通スルーホールの抵抗値を測定し
たところ、平均で6mΩ/穴と全く変化がなかった。
【図面の簡単な説明】
【図1】 本発明の方法の代表的な製造方法の手順を示
す図である。
【図2】 本発明の方法の他の代表的な製造方法の手順
を示す図である。
【図3】 本発明の方法におけるスルーホール部へメッ
キレジストを被覆した代表的な態様を示す平面図であ
る。
【図4】 本発明の方法におけるスルーホール部へメッ
キレジストを被覆した他の代表的な態様を示す平面図で
ある。
【符号の説明】
1 絶縁基板 2 導電層 3 スルーホール用貫通孔 4 硬化性導電物質の硬化体 5 回路パターン 6 接続部分 7 メッキレジスト 8 メッキ層 9 実装部品接続用パッド 10 ランド部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年9月17日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図2】
【図3】
【図1】
【図4】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河原 武男 山口県徳山市御影町1番1号 株式会社ト クヤマ内 (72)発明者 吉田 憲司 大阪府中央区北九宝寺町3丁目6番1号 大丸興業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】両面に導電層を有する絶縁基板にスルーホ
    ール用貫通孔を設け、該スルーホール用貫通孔に導電性
    を有する硬化体を与える硬化性導電物質を充填して硬化
    させた後、該導電層と硬化性導電物質の硬化体とで構成
    される表面を平滑にし、次いで、両面の導電層の不要部
    分を取り除いて回路パターンを形成した後、表面におけ
    る回路パターンと硬化性導電物質の硬化体との接続部分
    を含むメッキ層形成の必要な箇所を除いて表面をメッキ
    レジストで被覆した後、メッキレジストが被覆されてい
    ない箇所にメッキ層を形成することを特徴とする回路基
    板の製造方法。
JP12200896A 1996-05-16 1996-05-16 回路基板の製造方法 Pending JPH09307229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12200896A JPH09307229A (ja) 1996-05-16 1996-05-16 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12200896A JPH09307229A (ja) 1996-05-16 1996-05-16 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH09307229A true JPH09307229A (ja) 1997-11-28

Family

ID=14825290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12200896A Pending JPH09307229A (ja) 1996-05-16 1996-05-16 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH09307229A (ja)

Similar Documents

Publication Publication Date Title
US6138350A (en) Process for manufacturing a circuit board with filled holes
JP2005197649A (ja) フリップチップバンプパッド形成方法及びその構造
US8592135B2 (en) Method of manufacturing printed circuit board
JP3217381B2 (ja) 多層配線基板の製造方法
JPH09307229A (ja) 回路基板の製造方法
JPH06302963A (ja) 多層回路基板及びその製造方法
JPH08316601A (ja) 回路基板及びその製造方法
JPH05243728A (ja) 回路基板の製造方法
JP2953542B2 (ja) 回路基板の製造方法
JPH08316602A (ja) 回路基板
JPH06232560A (ja) 多層回路基板及びその製造方法
JPS6255717B2 (ja)
JPH10335779A (ja) パターン形成方法
JPH08264955A (ja) 多層回路基板及びその製造方法
JPH05129781A (ja) 多層回路基板の製造方法
JPH05259614A (ja) プリント配線板の樹脂埋め法
JP3129217B2 (ja) ファインピッチコネクタ部材
JP2622848B2 (ja) プリント配線板の製造方法
JPH05243727A (ja) 回路基板の製造方法
JPH05226814A (ja) 回路基板の製造方法
JPH06244549A (ja) 回路基板の製造方法
JPH06216523A (ja) 回路基板の製造方法
JP2586790B2 (ja) 印刷配線板の製造方法
JPH0837358A (ja) 回路基板の製造方法
JPH06177543A (ja) 多層回路基板の製造方法