JP3217381B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP3217381B2
JP3217381B2 JP52152899A JP52152899A JP3217381B2 JP 3217381 B2 JP3217381 B2 JP 3217381B2 JP 52152899 A JP52152899 A JP 52152899A JP 52152899 A JP52152899 A JP 52152899A JP 3217381 B2 JP3217381 B2 JP 3217381B2
Authority
JP
Japan
Prior art keywords
layer
metal body
forming
columnar metal
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52152899A
Other languages
English (en)
Inventor
栄二 吉村
Original Assignee
株式会社ダイワ工業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ダイワ工業 filed Critical 株式会社ダイワ工業
Application granted granted Critical
Publication of JP3217381B2 publication Critical patent/JP3217381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、二層以上の配線層を有する多層配線基板の
製造方法に関し、更に詳しくは下層の配線層に柱状金属
体を形成した後に、その柱状金属体に一部が導電接続さ
れた上層の配線層を形成する工程を有する多層配線基板
の製造方法に関する。
背景技術 近年、電子機器等の小形化や軽量化に伴い、電子部品
の小形化が進められると共に、電子部品を実装するため
の配線基板に対して高密度化の要求が高まっている。配
線基板を高密度化するには、配線層自体の配線密度を高
くする方法や配線層を複数積層することで多層構造とす
る方法などが採られている。
多層配線基板を製造する方法には、複数の基材にそれ
ぞれ配線層を形成した上で、基材の間に絶縁シートを介
在させて接合等を行う接合方式と、配線パターンの形成
された基材の上に絶縁層を形成し、この絶縁層の上に配
線パターンを形成するといった具合に、絶縁層と配線パ
ターンの形成を順次繰り返すことにより積層構造を形成
していくビルドアップ方式とが存在する。
一方、多層配線基板では、それぞれの配線層間で回路
設計に応じた導電接続を行う必要がある。このため、異
なる配線層間をバイアホールによって電気的に接続する
ためのビルドアップ方式が採用されている。まず、これ
について図５に基づき説明する。
基材１の表面に銅箔を成形し、フォトリソグラフィー
法によってパターン形成した第１層目の配線層２（同図
（１）参照）に、感光性樹脂等を塗布して絶縁層３を形
成する（同図（２）参照）。次いで、バイアホールパタ
ーンを形成したマスク４を重ね、露光５、現像して、第
１層目のパターンに達する凹部６を形成する（同図
（３），（４）参照）。続いて、無電解銅めっきと電解
銅めっきとにより、凹部６の内部の銅の薄膜７と銅めっ
き膜８を形成する（同図（５），（６）参照）。その
後、銅めっき膜８のパターン形成を行なって、第２層目
の配線層10およびバイアホール９を形成する（同図
（７）参照）。この工程を繰り返すことにより、さらに
多層のものを製造することができる。
一方、上記方法の欠点を解消して、簡易で且つ安価な
プリント配線板の製造方法を提供するものとして、特開
平６−314878号公報には、下層の配線層に柱状導電体を
形成した後、上層の配線層を形成することで、配線層間
の導電接続する方法が開示されている。これについて図
６に基づき説明する。
まず、基材11の表面にスパッタリング等により導電性
薄膜層12を形成し（同図（１）参照）、その上にめっき
用レジスト等を用いて電解銅めっきによりパターン形成
を行う（同図（２）参照）。次に、めっき用レジストを
一様に塗布し、露光・現像して、バイアホールの逆のレ
ジストパターン14を形成し（同図（３）参照）、次い
で、導電性薄膜層12側から導通をとり、電解銅めっきに
よって上記レジストパターン14の凹部15に金属銅を堆積
させて、バイアホールに相当する銅製柱状体16を形成す
る（同図（４）参照）。続いて、レジストパターン14を
剥離除去し、さらに露出した導電性薄膜層12をエッチン
グによって除去する（同図（５）参照）。次に、絶縁性
樹脂17を全面に塗布し（同図（６）参照）、銅製柱状体
16の高さと面一となるようにプレス装置等で加熱加圧を
行ない平坦化させる（同図（７）参照）。
しかし、この方法では、銅製柱状体の高さが不均一に
なり易く、また、孔内で電解メッキを行うため、気泡の
発生が問題となり電流密度が高められず、銅製柱状体の
形成に時間がかかるという問題が有った。更に、レジス
トパターンの形成にレーザー照射等の複雑な工程が必要
になり、コスト面でも不利であった。
そこで、本発明の目的は、簡易かつ安価な方法によ
り、短い工程時間でより均一な高さの柱状金属体を形成
することができる多層配線基板の製造方法を提供するこ
とにある。
発明の開示 上記目的は、以下の如き本発明により達成できる。即
ち、本発明の配線基板の製造方法は、下層の配線層に柱
状金属体を形成した後に、その柱状金属体に一部が導電
接続された上層の配線層を形成する工程を有する多層配
線基板の製造方法において、前記柱状金属体の形成は、 （ａ）その柱状金属体を構成する金属のエッチング時に
耐性を示す導電体を、前記下層の配線層に被覆して導電
体層を形成する工程、 （ｂ）その導電体層を含む全面に、前記柱状金属体を構
成する金属のメッキ層を形成する工程、 （ｃ）そのメッキ層の前記柱状金属体を形成する表面部
分に、マスク層を形成する工程、及び （ｄ）前記メッキ層のエッチングを行う工程 を含む工程により行われることを特徴とする。
本発明によると、ｂ工程で予め全面にメッキ層を形成
する際、柱状金属体を形成する部分の高さが略等しくな
るため、略均一な高さの柱状金属体を形成することがで
きる。また、ｂ工程において、孔内でなく、全面にメッ
キ層を形成するため、電流密度を高めて短時間に所望厚
さを有するメッキ層を形成することができ、全体の工程
時間を短縮することができる。更に、ｃ工程において、
マスク層が孔を有する全面でなく、散点状に形成される
ため、印刷等の簡易かつ安価な方法で、マスク層を形成
することができる。
その結果、簡易かつ安価な方法により、短い工程時間
でより均一な高さの柱状金属体を形成することができる
多層配線基板の製造方法を提供することができた。
上記において、前記ａ工程は、導電性ペースト（導電
性塗料）の塗布等でも可能であるが、前記ａ工程が、前
記柱状金属体を構成する金属のエッチング時に耐性を示
す金属を、前記下層の配線層を構成する金属を触媒とす
る無電解メッキにより、その配線層に析出させて導電体
層を形成するものであることが好ましい。これにより、
選択的に導電体層を配線層上に形成することができ、簡
易な方法で耐エッチング性の高い保護膜を導電体層とし
て形成することができる。
その際、前記柱状金属体を構成する金属が銅であり、
前記導電体層が、ニッケル−金合金、又は錫−鉛系のは
んだ合金で形成されていることが好ましい。これらの合
金は、銅を触媒とする上記の選択的なメッキが可能であ
ると共に、銅のエッチング時に高い耐性を示すものであ
り、本発明の導電体層を構成する金属として好適に使用
できる。
また、前記マスク層の形成は、ドライフィルムレジス
ト、有機化合物系レジスト、又は金属レジスト等を用い
た各種形成方法がいずれも採用できるが、印刷法により
行われるものが好ましい。本発明では、マスク層が上記
のように散点状に形成されるため、印刷法を採用するこ
とができ、その結果、簡易かつ安価な工程によりマスク
層の形成が可能になる。
一方、本発明の多層配線基板は上記の何れかの製造方
法により製造される多層配線基板である。この多層配線
基板における柱状金属体は、パネルメッキ後にエッチン
グして形成されているため、欠陥が生じにくく、下層の
配線層と上層の配線層とを高い信頼性で導電接続するこ
とができる。
図面の簡単な説明 図１は、本発明の多層配線基板の製造方法の一例を示
す工程図（１）〜（４）である。図２は、本発明の多層
配線基板の製造方法の一例を示す工程図（５）〜（７）
である。図３は、本発明の多層配線基板の製造方法の一
例を示す工程図（８）〜（９）である。図４は、本発明
により形成することのできる多層配線基板の一例を示す
部分断面部である。図５は、従来の多層配線基板の製造
方法の一例を示す工程図（１）〜（７）である。図６
は、従来の多層配線基板の製造方法の一例を示す工程図
（１）〜（７）である。
各図において、21は基材を、22は下層の配線層を、23
は導電体層を、24はメッキ層を、24aは柱状金属体を、2
5はマスク層を、27は上層の配線層を表す。
発明を実施するための最良の形態 以下、本発明をその最良の実施形態に基づき詳細に説
明する。本実施形態では、基板の両面側に配線層を積層
する際に、柱状金属体を基板の両面側に成形する例を示
す。
先ず、図１（１）に示すように、基材21の両面上に配
線層22をパターン形成したものを準備する。その際、パ
ターン形成の方法はいずれでもよく、例えば、エッチン
グレジストを使用する方法や、パターンメッキ用レジス
トを使用する方法等で作製したものを用いることができ
る。基材21としては、ガラス繊維とポリイミド樹脂等の
各種反応硬化性樹脂とからなる基材を用いることがで
き、また、配線層22を構成する金属としては、通常、
銅、ニッケル、錫等が使用される。
前記ａ工程は、図１（２）に示すように、柱状金属体
24aを構成する金属のエッチング時に耐性を示す導電体
を、下層の配線層22に被覆して導電体層23を形成するも
のである。本実施形態では、柱状金属体24aを構成する
金属のエッチング時に耐性を示す金属を、配線層22を構
成する金属を触媒とする無電解メッキにより、配線層22
に析出させて導電体層23を形成する例を示す。より具体
的には、柱状金属体24aを構成する金属が銅であり、導
電体層23を構成する金属は、例えばニッケル−金合金、
又は錫−鉛系のはんだ合金等で形成される。
無電解メッキの方法としては、これらの金属等が溶解
したメッキ液に、メッキする基板を浸漬し、所定温度で
所定時間処理する方法等が挙げられる。その際、メッキ
液組成としては、金属イオン源、アルカリ源、還元剤、
及びキレート剤等を含むものが挙げられるが、これらは
市販のものを使用することができる。
なお、導電体層23は、エッチング時に配線層22を保護
しつつ、配線層22を短絡させないものであればよいた
め、配線層22全体を完全に被覆する必要はなく、逆に配
線層22の形成されていない基材21表面を部分的に被覆し
たものであってもよい。また、このような観点から、導
電体層23の厚みを適宜設定されるが、５μｍ以上が好ま
しい。
前記ｂ工程は、図１（３）に示すように、読電体層23
を含む全面に、柱状金属体24aを構成する金属のメッキ
層24を形成するものである。当該金属としては、通常、
銅、ニッケル等が使用され、無電解メッキ、或いは無電
解メッキと電解メッキの組み合わせなどのメッキ方法が
採用される。具体的なメッキ層24の厚みとしては、例え
ば20〜200μｍ、或いはそれ以上のものが例示される。
前記ｃ工程は、図１（４）に示すように、上記のメッ
キ層24の柱状金属体24aを形成する表面部分に、マスク
層25を形成するものである。本実施形態では、スクリー
ン印刷により、散点状にマスク層25を印刷する例を示
す。マスク層25の個々の大きさ（面積又は外径等）は、
柱状金属体24aの大きさに対応して決定され、例えば100
〜300μｍ、或いはそれ以上の外径を有するものが例示
される。
前記ｄ工程は、図２（５）に示すように、メッキ層24
のエッチングを行うものである。エッチングの方法とし
ては、メッキ層24及び導電体層23を構成する各金属の種
類に応じた、各種エッチング液を用いたエッチング方法
が挙げられる。例えば、メッキ層24（即ち柱状金属体24
a）が銅であり、導電体層23がニッケル−金合金、又は
錫−鉛系のはんだ合金の場合、市販のアルカリエッチン
グ液が使用される。
上記のエッチングによると、図２（５）に示すよう
に、導電体層23で被覆された配線層22と、柱状金属体24
a及びマスク層25がエッチングされずに残ることにな
る。
次に、図２（６）に示すように、マスク層25の除去を
行うが、これは薬剤除去、剥離除去など、マスク層25の
種類に応じて適宜選択すればよい。例えば、スクリーン
印刷により形成された感光性のインクである場合、アル
カリ等の薬品にて除去される。
次に、図２（７）に示すように、絶縁層26を形成する
ための絶縁材26aの塗布を行う。絶縁材26aとしては、例
えば絶縁性が良好で安価な液状ポリイミド樹脂等の反応
硬化性樹脂を用いることができ、これを各種方法で、柱
状金属体24aの高さよりやや厚くなるように塗布した
後、加熱又は光照射等により硬化させればよい。塗布方
法としては、ホットプレス及び各種コーターが用いられ
る。
次に、図３（８）に示すように、硬化した絶縁材26a
を研削・研磨等することにより、柱状金属体24aの高さ
と略同じ厚さを有する絶縁層26を形成する。研削の方法
としては、ダイヤモンド製等の硬質刃を回転板の半径方
向に複数配置した硬質回転刃を有する研削装置を使用す
る方法が挙げられ、当該硬質回転刃を回転させながら、
固定支持された配線基板の上面に沿って移動させること
によって、上面を平坦化することができる。また、研磨
の方法としては、ベルトサンダ、バフ研磨等により軽く
研磨する方法が挙げられる。
次に、図３（９）に示すように、柱状金属体24aに一
部が導電接続された上層の配線層27を形成する。この配
線層27の形成は、下層の配線層22を形成するのと同様の
方法で形成することができる。例えば、フォトリソグラ
フィ技術を用いて所定のマスクを形成し、エッチング処
理することによって、所定のパターンを持った配線層27
を形成することができる。
以上の工程によると、更に上層に配線層を形成するこ
とにより、例えば図４に示すような多層配線基板30を製
造することができる。この多層配線基板30は、基板内に
配線層31〜36の６層の回路構成をもつ６層基板である。
この内部には、バイアホールに相当する層間接続構造3
7,38,39が柱状金属体24aにより形成されている。なお、
層間接続構造37は、基板の両面に配線層を形成する場合
の第１層と第２層を接続するものであり、層間接続構造
38層は第２層と第３層を接続するものであり、間接続構
造39は第１層と第３層を接続するものである。本発明に
おいて、第１層と第３層を接続する場合、第１層と第２
層を接続する柱状金属体24aの上方に、更に第２層と第
３層を接続する柱状金属体24aを形成すればよい。
〔別の実施形態〕
（１）前記の実施形態では、柱状金属体を基板の両面に
成形する例を示したが、柱状金属体を基板の片面のみに
形成するもの、即ち配線層の積層を片面のみに行うもの
であってもよい。その場合、積層しない側の基板面を強
固に支持することができるため、研削・研磨等の工程を
無理なく確実に行うことができる。その結果、得られる
多層配線基板の信頼性がより高いものとなる。
（２）前記の実施形態では、導電体層をメッキにより形
成する例を示したが、導電性ペーストを配線層のパター
ンに沿って塗布した後、硬化させることにより導電体層
を形成することも可能である。その場合、スクリーン印
刷等を用いることができる。
また、はんだを利用したソルダーコーティング等も可
能である。例えば、錫一鉛系のはんだ合金を用いる場
合、メッキ層（銅）のエッチング液としてアルカリエッ
チング液を用いれば、はんだが耐性を示すことができ
る。
更に、スパッタリングによりクロム又はロジウムで導
電体層を形成することも可能である。その場合、配線層
のパターン以外の部分をマスク材で覆うことにより、配
線層のパターン形成部分のみを導電体層で被覆するよう
にすればよい。
（３）前記の実施形態では、マスク層を印刷により形成
する例を示したが、ドライフィルムレジスト等を用いて
マスク層を形成してもよい。その場合、ドライフィルム
レジストの熱圧着、露光、現像が行われる。また、マス
ク層の除去（剥離）には、メチレンクロライドや水酸化
ナトリウム等が用いられる。
（４）前記の実施形態では、絶縁材を研削・研磨等する
ことにより、柱状金属体の高さと略同じ厚さを有する絶
縁層を形成する例を示したが、絶縁材である樹脂を加熱
加圧することにより、柱状金属体の高さと略同じ厚さを
有する絶縁層を形成してもよい。その場合、柱状金属体
上に薄く残る絶縁性樹脂は、プラズマ処理等によって簡
単に除去でき、また加熱後に研磨して平坦化することも
できる。
産業上の利用可能性 本発明は、下層の配線層と上層の配線層とを柱状金属
体により導電接続した構造を有する多層配線基板の製造
方法として特に有用である。より具体的には、このよう
な柱状金属体の形成工程において、簡易かつ安価な方法
により、短い工程時間でより均一な高さの柱状金属体を
形成することができるものである。従って、本発明は産
業上の利用可能性が高いものである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】下層の配線層に柱状金属体を形成した後
    に、その柱状金属体に一部が導電接続された上層の配線
    層を形成する工程を有する多層配線基板の製造方法にお
    いて、前記柱状金属体の形成は、 （ａ）その柱状金属体を構成する金属のエッチング時に
    耐性を示す導電体を、前記下層の配線層に被覆して導電
    体層を形成する工程、 （ｂ）その導電体層を含む全面に、前記柱状金属体を構
    成する金属のメッキ層を形成する工程、 （ｃ）そのメッキ層の前記柱状金属体を形成する表面部
    分に、マスク層を形成する工程、及び （ｄ）前記メッキ層のエッチングを行う工程 を含む工程により行われる多層配線基板の製造方法。
  2. 【請求項２】前記ａ工程が、前記柱状金属体を構成する
    金属のエッチング時に耐性を示す金属を、前記下層の配
    線層を構成する金属を触媒とする無電解メッキにより、
    その配線層に析出させて導電体層を形成するものである
    請求項１記載の製造方法。
  3. 【請求項３】前記柱状金属体を構成する金属が銅であ
    り、前記導電体層が、ニッケル−金合金、又は錫−鉛系
    のはんだ合金で形成されている請求項２に記載の製造方
    法。
  4. 【請求項４】前記マスク層の形成が、印刷法により行わ
    れるものである請求項１〜３いずれかに記載の製造方
    法。
  5. 【請求項５】請求項１〜４いずれかに記載の製造方法に
    より製造される多層配線基板。
JP52152899A 1998-11-18 1998-11-18 多層配線基板の製造方法 Expired - Fee Related JP3217381B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/005192 WO2000030420A1 (fr) 1998-11-18 1998-11-18 Procede de production de tableaux de connexions

Publications (1)

Publication Number Publication Date
JP3217381B2 true JP3217381B2 (ja) 2001-10-09

Family

ID=14209428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52152899A Expired - Fee Related JP3217381B2 (ja) 1998-11-18 1998-11-18 多層配線基板の製造方法

Country Status (7)

Country Link
US (1) US6527963B1 (ja)
EP (1) EP1049364A4 (ja)
JP (1) JP3217381B2 (ja)
KR (1) KR100343389B1 (ja)
CN (1) CN1173616C (ja)
IL (1) IL137026A (ja)
WO (1) WO2000030420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173239A (ja) * 2014-02-24 2015-10-01 日立化成株式会社 バンプ付き配線基板及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4383257B2 (ja) * 2004-05-31 2009-12-16 三洋電機株式会社 回路装置およびその製造方法
KR100652132B1 (ko) * 2004-07-12 2006-11-29 곽경숙 인쇄 회로 기판 및 이의 제작 방법
KR100589253B1 (ko) * 2005-12-13 2006-06-19 (주)엠케이켐앤텍 금속 회로가 도금된 세라믹 보드 및 이의 제조방법
JP4887232B2 (ja) * 2007-07-24 2012-02-29 日東電工株式会社 配線回路基板の製造方法
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2113477B (en) * 1981-12-31 1985-04-17 Hara J B O Method of producing printed circuits
JPS58213451A (ja) 1982-06-07 1983-12-12 Hitachi Ltd 多層配線の形成法
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
JPS61121392A (ja) * 1984-11-19 1986-06-09 日本電信電話株式会社 多層配線の製造方法
US4735694A (en) * 1986-06-18 1988-04-05 Macdermid, Incorporated Method for manufacture of printed circuit boards
JPH0710030B2 (ja) 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH05291744A (ja) 1992-04-10 1993-11-05 Hitachi Chem Co Ltd 多層配線板の製造法および多層金属層付絶縁基板
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06310857A (ja) * 1993-04-26 1994-11-04 Hitachi Ltd 薄膜多層回路とその製造方法
JPH06314878A (ja) 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173239A (ja) * 2014-02-24 2015-10-01 日立化成株式会社 バンプ付き配線基板及びその製造方法

Also Published As

Publication number Publication date
WO2000030420A1 (fr) 2000-05-25
EP1049364A1 (en) 2000-11-02
CN1173616C (zh) 2004-10-27
IL137026A0 (en) 2001-06-14
CN1286013A (zh) 2001-02-28
IL137026A (en) 2004-02-19
US6527963B1 (en) 2003-03-04
KR100343389B1 (ko) 2002-07-15
KR20010034171A (ko) 2001-04-25
EP1049364A4 (en) 2004-06-09

Similar Documents

Publication Publication Date Title
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP4538486B2 (ja) 多層基板およびその製造方法
US20060255009A1 (en) Plating method for circuitized substrates
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP3217381B2 (ja) 多層配線基板の製造方法
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JP2007013048A (ja) 多層配線基板の製造方法
US6455783B1 (en) Multilayer printed wiring board and method for manufacturing the same
JP2004265930A (ja) 多層配線基板及びその製造方法
JP2616572B2 (ja) 多層印刷配線板の製造方法
JP2003142829A (ja) 多層配線基板及びその製造方法
JP2004214410A (ja) 多層配線基板の製造方法及び多層配線基板
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP3178677B2 (ja) 多層配線基板の製造方法
JP4798858B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
JP3236352B2 (ja) 回路基板の製造方法
JP4180192B2 (ja) 多層プリント配線基板の製造方法
JP2003318534A (ja) 層間接続構造及びその形成方法
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JP2005011918A (ja) 配線基板及びその製造方法
KR100687394B1 (ko) 다층회로기판과 그 제조방법
JP2004095768A (ja) 多層配線基板及びその製造方法
JPH05343854A (ja) 多層プリント配線板及びその製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees