JPH06310857A

JPH06310857A - 薄膜多層回路とその製造方法

Info

Publication number: JPH06310857A
Application number: JP9901393A
Authority: JP
Inventors: Eiji Matsuzaki; 永二松崎; Seiji Ikeda; 省二池田; Shiro Akamatsu; 史郎赤松; Akiko Sakurai; 顕子櫻井; Haruhiko Matsuyama; 治彦松山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-04-26
Filing date: 1993-04-26
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】薄膜多層基板の上層と下層配線間の接続信頼
性を向上し、同時にビア部表面の凹凸を低減してビアを
層間絶縁層の膜厚増大によらず微細化する。【構成】薄膜多層基板の上層と下層配線を接続するビ
アを２層以上の多層構造とし、各ビア層の形状を上層ほ
ど小さい階段状に形成して層間絶縁層の表面を平坦化す
る。また、各ビア層の形成毎にその表面を逆スパッタリ
ング等により清浄化して次ぎのビア層を形成するように
して下層と上層配線間のビア接続の信頼性を向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用範囲】本発明は薄膜多層回路とその製造
方法に係わり、とくに上層電気配線と下層電気配線を接
続するビアの構造とその製造方法に関する。

【０００２】

【従来の技術】高速化・高集積化への要求が強い計算機
や通信機器分野では，超高速の集積回路チップを直接搭
載する多層回路基板としてセラミック基板上に高密度の
導体パターンを多層に設けた薄膜多層回路が用いられる
ようになっている。図８は上記薄膜多層回路の部分断面
図である。下地基板１上に形成された第１配線層（下層
配線）２１上に層間絶縁層４を形成し、層間絶縁層４中
に設けたスルーホール３９を介して第２配線層（上層配
線）２２と第１配線層２１を接続するようにしている。
なお、ISHM'89 Proceedings １９８９（１９８９）のｐ
ｐ２５６−２６１）にはこのような配線構造が論じられ
ている。

【０００３】図９はビアホール部の平坦化に留意した薄
膜多層回路の製造工程をに示す部分断面図である。基本
的な製造工程は次の通りである。図９（ａ）において、
下地基板１上に形成した第１配線層２１上にビア３（導
体層）を形成し、次いで同図（ｂ）のようにポリイミド
樹脂等の層間絶縁層４０を膜厚を十分大きく形成してそ
の表面に十分な平坦度が得られようにする。次いで同図
（ｃ）のように、研磨により層間絶縁層４０をエッチバ
ックしてビア３を表面に露出させる。なお、応用物理
誌，５４（１９８５年）第６７７〜６８１頁には薄膜多
層回路の平坦化に関する一般的方法が論じられ、また特
開平４−２３３９０号公報にはその具体的な方法が開示
されている。

【０００４】

【発明が解決しようとする課題】図８の従来技術におい
ては、スルーホール３９の表面に発生する凹凸が多層化
の障害になっていた。また、上第２配線層２２のスルー
ホール３９内の広がりが不十分であると第２配線層２２
と第１配線層２１間の電気抵抗が増えて断線が発生する
という問題があった。さらに、第２配線層２２上の層間
絶縁材や他の絶縁物、あるいはレジスト等を十分に除去
することが困難なため、上記電気抵抗の増加により断線
が発生する危険もあった。また、スルーホール３９をウ
ェットエッチングにより形成すると、エッチングが等方
的に進行するためスルーホール孔にテーパがついてその
上部が広がるため、層間絶縁層４の厚みを増大するとス
ルーホールの微細化が困難になるという問題もあった。

【０００５】また、図９に示した従来技術では、上記表
面の研磨工程で層間絶縁層が傷つき、また、ビア３の導
体材料が層間絶縁層４の中に入り込む等の問題があっ
た。また、層間絶縁層４の研磨粉がビア３の表面に付着
して第２配線層２２との接続不良を生じる危険もあっ
た。また、ビア３をウェットエッチングにより形成する
場合には、エッチングが等方的に進行するためサイドエ
ッチング量が増えてビア３が過度に細るので層間絶縁層
４の膜厚を増大することが困難であった。

【０００６】また、ビア３をめっきにより形成する場合
には、めっきレジストパターンの解像度により微細化が
制限されるうえ、めっきレジストパターンの形成などの
工程が増えるため製造時間が長くなるという問題があっ
た。さらに層間絶縁層４に用いるポリイミド膜がめっき
液により吸水することも問題であった。

【０００７】本発明の目的は、層間絶縁層内のピンホー
ルの低減、上層配線と下層配線間の接続信頼性の改善、
スルーホール部表面の凹凸の低減、層間絶縁層の膜厚が
増大時の微細化等を可能とする薄膜多層回路とその製造
方法を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、上記ビアを少なくとも２層以上の導体層（ビア層）
を積層した構造とし、さらに上記各ビア層の断面積を上
層配線に近いほど小さくして上記ビアの断面形状を階段
状にするようにする。また、上記各ビア層を当該ビア層
に接触してその上層に設けたビア層を選択エッチングす
ることのできる材料により構成するようにする。

【０００９】さらに、上記ビア層の少なくとも１つを少
なくとも２層以上の導体層を積層した構造とする。さら
に、上記各ビア層の少なくとも１つをＣｕあるいはＡｌ
材により構成するようにする。また、上記ビア層の少な
くとも１つの表面にバリア層を設け、このバリア層を当
該ビア層の上に積層されたビア層材料が下層側に拡散す
るのを防止する材料により構成して、当該ビア層の上側
のビア層加工時に下側ビア層と他の下側導電層を保護す
るようにする。

【００１０】さらに、上記バリア層をＣｒ，Ｔｉ，Ｔｉ
Ｗ，Ｗ，Ｔａ，ＴａＮｘ，Ｍｏ，Ｈｆ，Ｎｂ，Ｎｉ，Ｎ
ｉＷｘ，Ｎｉ−Ｃｒ等により構成するようにする。ま
た、上記各ビア層の厚みを下層側から上層側に向かって
順次小さくするようにする。また、セラミックス基板の
スル−ホ−ル導体面の上にも上記ビアを形成するように
する。

【００１１】また、上記ビアの下層配線と上層配線間の
層間絶縁層の層数を上記ビアのビア層の層数と同じに
し、さらに、上記ビアの下層配線と上層配線間の層間絶
縁層の各層の膜厚を上記ビアの各ビア層の膜厚とほぼ等
しくする。また、上記ビアの下層配線と上層配線間の層
間絶縁層をポリイミド材料によって構成する。また、上
記ビアの下層配線面上に当該ビアの各ビア層に用いる導
電層を積層し、各ビア層のパターンを上層側から順次形
成するようにする。

【００１２】また、上記ビアの下層配線と上層配線間の
層間絶縁層の各層に設けるスルーホールの大きさを、そ
の下側の層間絶縁層の層内に設けたビア層パターンより
小さくする。また、上記ビアの下層配線に用いる薄膜層
と上記ビアの薄膜層を連続成膜して当該ビアのパターン
を形成し、次いで上記ビアの下層配線に用いる薄膜層に
下層配線のパターンを形成するようにする。

【００１３】

【作用】上記ビアを上層ほど小さくした階段状の多層構
造とすることにより、各ビア層の膜厚が小さくなるので
ウェットエッチングによる各ビア層パターンの微細化が
容易になる。また、上記ビア層材料の選定により各ビア
層の選択エッチングが容易になる。さらに、上記ビア層
の表面にバリア層を設けた多層構造にすることにより、
当該ビア層の上に積層されたビア層材料が加工時に下層
側に拡散するのことが防止される。

【００１４】また、層間絶縁層形成前に上記ビアを下層
電気配線上に形成するので、下層配線間界面を清浄にし
た状態でビアが下層配線上に強固に取付けられ、その接
触抵抗が低減される。また、上記ビアの形成後にビア層
数と層数が等しく各膜厚が対応するビア層の膜厚とほぼ
等しい層間絶縁層を形成し、層間絶縁層の各層に設ける
スルーホールの大きさをその下側の層間絶縁層の層内に
設けたビア層パターンより小さくするすることにより、
ビア部の表面の凹凸が軽減される。

【００１５】上記ビア部表面の凹凸低減によりビア表面
の清浄化が容易になり、上層配線とビア間の接続信頼性
が高められる。また、上記層間絶縁層の多層化により各
絶縁層内に発生するピンホールの位置が層毎に異なるの
で層間絶縁層を貫通する大きなピンホールの発生が防止
される。

【００１６】

【実施例】〔実施例１〕図１は本発明による薄膜多層
回路基板実施例の部分断面図である。薄膜多層回路基板
の一部に設けられた層間絶縁層である第１絶縁層４１の
上に第１配線層（下層配線層）２１を設け、さらに第２
配線層（上層配線層）２２を第２絶縁層４２を介して設
け、両配線層間をビア３により接続する。本発明ではビ
ア３を薄膜導体層であるビア層３１とビア層３２により
構成することが特徴である。

【００１７】図２は図１に示した薄膜多層回路基板の製
造工程図である。図２（Ａ）において、第１絶縁層４１
上に導電性薄膜を通常のスパッタリング法等により成膜
し、これをフォトエッチング法により所定のパターン形
状に加工しの第１配線層２１を形成する。

【００１８】次いで同図（Ｂ）では、第１配線層２１を
形成した薄膜多層回路基板上に薄膜層３１１と同３２１
を順次成膜する。このとき（Ａ）の基板表面を逆スパッ
タリング処理して薄膜層３１１を成膜すると、第１配線
層２１の表面が清浄化されるため、第１配線層２１との
接触を強固にすることができる。なお、上記薄膜層の層
数は必要に応じて増加するようにしてもよい。

【００１９】同（Ｃ）では薄膜層３２１をフォトエッチ
ングにより所定のパターン形状に加工してビア層３２を
形成する。このとき薄膜層３１１の損傷を防止するた
め、例えば薄膜層３１１を銅（Ｃｕ）やアルミニウム
（Ａｌ）で形成した場合には薄膜層３２１としてタング
ステン（Ｗ）、クロム（Ｃｒ）、チタン（Ｔｉ）、チタ
ン−タングステン（Ｔｉ−Ｗ）、タンタル（Ｔａ）、窒
化タンタル（Ｔａ−Ｎ）、モリブデン（Ｍｏ）、ハフニ
ウム（Ｈｆ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、ニ
ッケル−タングステン（Ｎｉ−Ｗ）、ニクロム（Ｎｉ−
Ｃｒ）などを用いるようにする。

【００２０】次いで同図（Ｄ）にて、薄膜層３１１をフ
ォトエッチングにより所定のパターン形状に加工してビ
ア層３１を形成する。ビア層３２とビア層３１は連続成
膜しているので両層間の接触抵抗は小さく抑えられてい
る。

【００２１】図３（Ａ）は上記ビア層３１、３２と第１
配線層２１の位置関係を示す上面図である。ビア３は第
１配線層２１のパタ−ン内に納まり、ビア層３２はビア
層３１内に納まるようにする。図３（Ｂ）は側面図であ
り、ビア層３２、ビア層３１の段差を一様にしている。

【００２２】さて、図２（Ｅ）では薄膜多層回路基板上
に液状のポリイミド樹脂を回転塗布し、ベーキングによ
りこれを全面に被着して第２絶縁層４２を形成し、ビア
３のパターン領域にスルーホールを開口する。ビア３が
ビア層３１とビア層３２により階段状に構成されるた
め、ビア３部での第２絶縁層４２（ポリイミド樹脂）の
盛り上がりが緩やか、すなわち平坦化される。この平坦
化を促進するために、第２絶縁層４２（ポリイミド膜）
の熱硬化後の膜厚をできるだけビア３の高さに等しくな
るようにする。また、これにより第２絶縁層４２の開口
部には緩いテーパが形成される。さらに、ビア層３１、
ビア層３２の高さの比を調整することにより、ビア３領
域における第２絶縁層４２の平坦度を上げることができ
る。

【００２３】次いで図２（Ｆ）に示すように、ＡｌやＣ
ｕ等の導電性薄膜をスパッタリング等により形成し、こ
れをフォトエッチングにより所定のパターン形状に加工
して第２配線層２２を形成する。なお、ビア３と第２配
線層２２間の電気的接触を確実にとるため、必要に応じ
て第２配線層２２の成膜前にビア３の表面を逆スパッタ
リングして清浄化する。

【００２４】試作した薄膜多層基板では、第１配線層２
１と第２配線層２２間の断線がなくなり、接続抵抗のば
らつきも小さなものであった。これは図２（Ｆ）に示す
ように第２絶縁層４２表面の平坦化されたことと逆スパ
ッタリングにより各接続面を清浄化したことに基づいて
いる。なお、第２絶縁層４の熱硬化後の表面がビア３多
少ずれていても上記と略同様な効果を得ることができ
る。

【００２５】また、上記ビア３の多層化によりビア３の
寸法精度を高め、微細化することができる。図１０はビ
ア３の薄膜層の膜厚とそのサイドエッチング量との関係
図である。これより膜厚が厚い場合にはサイドエッチン
グ量が増大するのでビア層のパターン精度が劣化するこ
とがわかる。しかし、ビア３を図１のように２層化する
と、各ビア層の厚みが例えば１／２になるので各ビア層
のサイドエッチング量も略１／２に減り、パターン精度
を高めることができる。図１０のａは１層のビア３を一
括形成した場合のサイドエッチング量、ｂは２層のビア
３のサイドエッチング量の一例である。また、第２絶縁
層４の膜厚が大きい場合には、ビア３を３層以上に構成
して各ビア層のサイドエッチング量を同様に低減するこ
ともできる。

【００２６】〔実施例２〕図４は本発明による他の薄
膜多層回路基板実施例の部分断面図である。図４におい
ては、図３に示したビア層３１を薄膜層３１４、３１
２、３１３よりなる３層構造としている。薄膜層３１４
と薄膜層３１３をバリア層や接着層として薄膜層３１２
やビア層３２、第１配線層２１の材料を自由に選択でき
るようにする。なお、薄膜層３１２を同３１４や薄膜層
３１３と同一の材料とすることもできる。

【００２７】例えば、薄膜層３１２をＣｕやＡｌで構成
した場合、薄膜層３１４、３１２にはタングステン
（Ｗ）、クロム（Ｃｒ）、チタン（Ｔｉ）、チタン−タ
ングステン（Ｔｉ−Ｗ）、タンタル（Ｔａ）、窒化タン
タル（Ｔａ−Ｎ）、モリブデン（Ｍｏ）、ハフニウム
（Ｈｆ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、ニッケ
ル−タングステン（Ｎｉ−Ｗ）、ニクロム（Ｎｉ−Ｃ
ｒ）などを用いることができる。また、薄膜層３１２と
第１配線層２１を同一材料にする場合には、薄膜層３１
４を省略し薄膜層３１２と第１配線層２１を連続成膜す
るようにしてもよい。なお、ビア３は２層以上であって
も差支えなく、ビアの膜厚や工程数などにより決定して
いけば良い。

【００２８】〔実施例３〕図５は本発明による他の薄
膜多層回路基板実施例の断面図である。図５においては
図４のビア層３２を薄膜層３２２と同３２３により２層
構造とし、薄膜層３２３をバリア層や酸化防止層、接着
層とすることにより、薄膜層３２２の材料選択自由度を
大きくするようにしている。

【００２９】例えば、薄膜層３２３にタングステン
（Ｗ）、クロム（Ｃｒ）、チタン（Ｔｉ）、チタン−タ
ングステン（Ｔｉ−Ｗ）、タンタル（Ｔａ）、窒化タン
タル（Ｔａ−Ｎ）、モリブデン（Ｍｏ）、ハフニウム
（Ｈｆ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、ニッケ
ル−タングステン（Ｎｉ−Ｗ）、ニクロム（Ｎｉ−Ｃ
ｒ）などを用いることにより、薄膜層３２２に酸化しや
すく、また、ポリイミド樹脂に拡散し易いＣｕを用いる
ことができる。

【００３０】〔実施例４〕図６は本発明による他の薄
膜多層回路基板の断面図である。図６においては第２絶
縁層４２をポリイミド樹脂等の絶縁層４２１と４２２に
より構成し、また、絶縁層４２１の膜厚をビア層３１の
膜厚と等しくする。絶縁層４２１と同４２２は共に薄く
なるのでそれぞれの表面の凹凸量が低減される。また、
各絶縁層のスル−ホ−ル径がづれるので各絶縁層表面の
凹凸位置もずれ、最終的に絶縁層４２表面の凹凸が低減
されることになる。

【００３１】本実施例において、第１配線層２１、ビア
層３１、同３２を形成する工程は第１図の（Ａ）〜
（Ｄ）と同様であるが、２層構造の第２絶縁層４２は以
下のようにして製造する。液状のポリイミド樹脂を薄膜
多層回路基板上に回転塗布して所定のベーキングを行い
絶縁層４２１を形成する。このとき、絶縁層４２１材が
ビア層３２の廻りに盛り上がって付着するので、これを
エッチングその他の方法によりビア層３２の廻りにスル
ーホールを形成して除去する。次いで、再度、液状のポ
リイミド樹脂を回転塗布、ベーキングして全面にポリイ
ミド樹脂を被着し、絶縁層４２を形成する。

【００３２】次いで、ビア層３２の廻りに盛り上がって
付着したポリイミド樹脂を同様に除去した後、第１図の
工程（Ｆ）と同様にして、第２配線層２２を形成する。
本実施例においても上記実施例１と同様の効果を得るこ
とができる。さらに本実施例では２層の絶縁層４２１と
４２２毎にビア層３１と３２の寸法に合わせてスルーホ
ール加工を行なうので、表面の平坦度を向上することが
でき、これにより第２絶縁層４２の無欠陥化を向上する
ことができる。なお、ビア３を３層以上にしてもよく、
さらに、ビア層３１、３２のそれぞれを２層以上にする
こともできる。また、第２絶縁層の層数も３層以上にす
ることもでき、これらはビア３や第２絶縁層の膜厚や工
程数などに応じて適宜決定するようにする。

【００３３】〔実施例５〕図７は本発明による他の薄
膜多層回路基板実施例の部分断面図である。本実施例で
はビア３をセラミックス基板１１上に形成する。一般に
セラミックス基板の表面は凹凸が大きいのでビア３の厚
みを大きくする必要がある。また、パターン精度も相対
的に低下する。しかし、上記各実施例で説明したように
本発明では必要に応じてビア３の高さを増大でき、同時
に平坦な表面を得ることができるので、上記各実施例と
同様な効果を得ることができる。なお、ビア３を３層以
上にしてもよく、さらに、ビア層３１、３２等をそれぞ
れ２層以上にすることもできる。また、第２絶縁層の層
数も２層以上にすることもでき、これらはビア３や第２
絶縁層の膜厚や工程数などに応じて適宜決定するように
する。

【００３４】

【発明の効果】本発明により、薄膜多層回路のビアを複
数の薄膜層を積み上げて形成するので、ビアを微細化す
ることができ、これにより多層配線を微細化することが
できる。また、このビアにより層間絶縁層を容易に多層
化できるので、層間絶縁層内のピンホール等の欠陥の発
生を低減することができる。また、層間絶縁層の多層化
により各層間絶縁層のスルーホール径を下側の層間絶縁
層の凸部に被せるように設定できるのでこの凸部を除去
してコンタクトスルーホールを形成することができ、こ
れにより薄膜多層回路の表面を平坦化することができ
る。さらに、ビアの多層化によりビア層の上に設ける層
間絶縁層のスルーホール深さが浅くなるので、逆スパッ
タリングよりビアの面を容易に清浄することができ、こ
れにより下層電気配線と上層電気配線間の接続信頼性を
向上することができる。

【図面の簡単な説明】

【図１】本発明による薄膜多層回路基板実施例の断面図
である。

【図２】図１の製造工程図である。

【図３】本発明によるビアパターン部の上面、及び側面
図である。

【図４】本発明による薄膜多層回路基板の第２実施例の
断面図である。

【図５】本発明による薄膜多層回路基板の第３実施例の
断面図である。

【図６】本発明による薄膜多層回路基板の第４実施例の
断面図である。

【図７】本発明による薄膜多層回路基板の第５実施例の
断面図である。

【図８】従来の薄膜多層回路基板の断面図である。

【図９】従来の薄膜多層回路基板の製造工程図である。

【図１０】薄膜層のサイドエッチング量と薄膜層膜厚み
の関係図である。

【符号の説明】

１…下地基板，２１…第１配線層，２２…第２配線層，
３…ビア，３１、３２…ビア層，４…層間絶縁層，４１
…第１絶縁層、４２…第２絶縁層、６…導体層，１１…
セラミックス基板，３９…スルーホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者櫻井顕子神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者松山治彦神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】ビアにより下層配線と上層配線間の接続
を行う薄膜多層回路において、上記ビアを少なくとも２
層以上の導体層（ビア層）を積層した構造とし、さらに
上記各ビア層の断面積を上層配線に近いほど小さくして
上記ビアの断面形状を階段状にしたことを特徴とする薄
膜多層回路。
【請求項２】請求項１において、上記各ビア層を当該
ビア層に接触してその上層に設けたビア層を選択エッチ
ングすることのできる材料により構成したことを特徴と
する薄膜多層回路。
【請求項３】請求項１または２において、上記ビア層
の少なくとも１つを少なくとも導体層の積層構造とした
ことを特徴とする薄膜多層回路。
【請求項４】請求項１ないし３のいずれかにおいて、
上記各ビア層の少なくとも１つをＣｕあるいはＡｌ材に
より構成したことを特徴とする薄膜多層回路。
【請求項５】請求項３ないし４のいずれかにおいて、
上記ビア層の少なくとも１つの表面にバリア層を設け、
このバリア層を当該ビア層の上に積層されたビア層材料
が下層側に拡散するのを防止する材料により構成して、
当該ビア層の上側のビア層加工時に下側ビア層と他の下
側導電層を保護するようにしたことを特徴とする薄膜多
層回路。
【請求項６】請求項５において、上記バリア層をＣ
ｒ，Ｔｉ，ＴｉＷ，Ｗ，Ｔａ，ＴａＮｘ，Ｍｏ，Ｈｆ，
Ｎｂ，Ｎｉ，ＮｉＷｘ，Ｎｉ−Ｃｒ等により構成したこ
とを特徴とする薄膜多層回路。
【請求項７】請求項１ないし６のいずれかにおいて、
上記各ビア層の厚みを下層側から上層側に向かって順次
小さくしたことを特徴とする薄膜多層回路。
【請求項８】請求項１ないし７のいずれかにおいて、
セラミックス基板のスル−ホ−ル導体面の上に上記ビア
を形成したことを特徴とする薄膜多層回路。
【請求項９】請求項１ないし８のいずれかにおいて、
上記ビアの下層配線と上層配線間の層間絶縁層の層数を
上記ビアのビア層の層数と同じにしたことを特徴とする
薄膜多層回路。
【請求項１０】請求項９において、上記ビアの下層配
線と上層配線間の層間絶縁層の各層の膜厚を上記ビアの
各ビア層の膜厚とほぼ等しくしたことを特徴とする薄膜
多層回路。
【請求項１１】請求項１ないし９のいずれかにおい
て、上記ビアの下層配線と上層配線間の層間絶縁層をポ
リイミド材料によって構成したことを特徴とする薄膜多
層回路。
【請求項１２】請求項１ないし１０のいずれかに記載
の薄膜多層回路の製造方法において、上記ビアの下層配
線面上に当該ビアの各ビア層に用いる導電層を積層し、
各ビア層のパターンを上層側から順次形成するようにし
たことを特徴とする薄膜多層回路の製造方法。
【請求項１３】請求項９に記載の薄膜多層回路の製造
方法において、上記ビアの下層配線と上層配線間の層間
絶縁層の各層に設けるスルーホールの大きさを、その下
側の層間絶縁層の層内に設けたビア層パターンより小さ
くしたことを特徴とする薄膜多層回路の製造方法。
【請求項１４】請求項１ないし１１のいずれかにおい
て、上記ビアの下層配線に用いる薄膜層と上記ビアの薄
膜層を連続成膜して当該ビアのパターンを形成し、次い
で上記ビアの下層の薄膜層に下層配線のパターンを形成
するようにしたことを特徴とする薄膜多層回路の製造方
法。