JP2004022906A - 半導体集積回路用インダクタ及びその製造方法 - Google Patents
半導体集積回路用インダクタ及びその製造方法 Download PDFInfo
- Publication number
- JP2004022906A JP2004022906A JP2002177631A JP2002177631A JP2004022906A JP 2004022906 A JP2004022906 A JP 2004022906A JP 2002177631 A JP2002177631 A JP 2002177631A JP 2002177631 A JP2002177631 A JP 2002177631A JP 2004022906 A JP2004022906 A JP 2004022906A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- layer
- wiring
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 131
- 239000004020 conductor Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 21
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 230000004888 barrier function Effects 0.000 abstract description 19
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 75
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000013039 cover film Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】広大な断面積が得られ、抵抗値を著しく低下させることができてＱ値を向上させることができると共に、膜厚の均一性が高い半導体集積回路用インダクタ及びその製造方法を提供する。
【解決手段】ダマシン法により形成された多層配線層の最上層配線層１８上に、スパイラルインダクタ４０が形成されている。このインダクタ４０は、最上層配線２９が形成された絶縁膜１７ａ上に、この最上層配線２９に接触するようにしてバリアメタル層をパターン形成し、その後、全面に保護絶縁膜を形成した後、この保護絶縁膜におけるバリアメタル層上の部分を開口し、その上に更にバリアメタル層を全面に形成し、このバリアメタル層をメッキ電極としてＣｕ膜をメッキにより厚く形成し、このＣｕ膜を湿式エッチングすることにより、形成する。このため、膜厚が厚く、線幅が広いインダクタ４０を形成することができる。
【選択図】 図１
【解決手段】ダマシン法により形成された多層配線層の最上層配線層１８上に、スパイラルインダクタ４０が形成されている。このインダクタ４０は、最上層配線２９が形成された絶縁膜１７ａ上に、この最上層配線２９に接触するようにしてバリアメタル層をパターン形成し、その後、全面に保護絶縁膜を形成した後、この保護絶縁膜におけるバリアメタル層上の部分を開口し、その上に更にバリアメタル層を全面に形成し、このバリアメタル層をメッキ電極としてＣｕ膜をメッキにより厚く形成し、このＣｕ膜を湿式エッチングすることにより、形成する。このため、膜厚が厚く、線幅が広いインダクタ４０を形成することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路内に形成されるインダクタ及びその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体集積回路に組み込まれたインダクタは、ダマシンプロセスにより形成される多層配線の最上層の配線と同一層にパターン形成されている（特開２００１−２６７３２０号公報）。図５は従来のインダクタを含む半導体集積回路の断面図である。基板１の表面に、ウエル２，３が形成されており、ウエル２の表面の素子分離領域４，５により区画された領域にＭＯＳトランジスタの１対の高濃度拡散層６とその内側の低濃度拡散層７が形成されている。そして、拡散層６間の基板上にゲート絶縁膜８が形成されており、このゲート絶縁膜８上にゲート電極９と、ゲート電極９の側面の側壁絶縁膜１０とが形成されている。これにより、ＬＤＤ構造のＭＯＳトランジスタが形成されている。
【０００３】
そして、ダマシン法により、基板１上に多層配線が形成されている。即ち、基板１上に第１層間絶縁膜１１が形成されており、この第１層間絶縁膜１１上に第１配線層１２が形成されている。この第１配線層１２は以下の工程により形成される。先ず、図６（ａ）に示すように、第１層間絶縁膜１１にコンタクトホール２１を形成した後、第１層間絶縁膜１１上に絶縁膜１１ａを形成する。その後、図６（ｂ）に示すように、絶縁膜１１ａに配線２２用の溝２２ａを、フォトリソグラフィにより絶縁膜１１ａ上にレジストパターンを形成した後、このレジストパターンをマスクとして絶縁膜１１ａをドライエッチングすることにより形成する。
【０００４】
そして、図６（ｃ）に示すように、配線２２用の溝２２ａの底面及び側面を含む表面にメッキ電極となる薄い金属膜３２（ＴａＮ膜等）をスパッタリング等により形成し、更に溝２２ａの底部にバリアメタル層２３を形成した後、金属膜３２を陰極としてＣｕをメッキすることにより、配線２２の溝２２ａ内にＣｕを埋め込む。この場合に、絶縁膜１１ａ上にもＣｕが堆積する。
【０００５】
その後、図６（ｄ）に示すように、ＣＭＰ（化学的機械的研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨により、絶縁膜１１ａ上のＣｕを除去して、絶縁膜１１ａを露出させると共に、絶縁膜１１ａの表面と配線溝２２ａ内に埋め込まれたＣｕの表面とを平坦化する。これにより、第１配線層１２に埋め込み配線２２が形成される。
【０００６】
同様にして、ダマシン法により、絶縁膜１１ａ上に第２層間絶縁膜１３が形成され、この第２層間絶縁膜１３にコンタクトホール２４が形成されると共に、第２層間絶縁膜１３上に形成された絶縁膜１３ａに第２配線層１４の配線２５が形成される。更に、絶縁膜１３ａ上に第３層間絶縁膜１５が形成され、この第３層間絶縁膜１５にコンタクトホール２６が形成されると共に、第３層間絶縁膜１５上に形成された絶縁膜１５ａに第３配線層１６の配線２７が形成される。更に、絶縁膜１５ａ上に第４層間絶縁膜１７が形成され、この第４層間絶縁膜１７にコンタクトホール２８が形成されると共に、第４層間絶縁膜１７上に形成された絶縁膜１７ａに最上層配線層１８の最上層配線２９が形成される。この最上層配線２９においても、底面にバリアメタル層２３が形成されていると共に、最上層配線２９の上にもバリアメタル層３１が形成されている。また、保護膜１９が全面に形成されている。
【０００７】
而して、従来のインダクタを有する半導体集積回路用においては、最上層配線層１８の最上層配線２９を形成する際に、同時に、コイル状のインダクタ３０を形成する。つまり、最上層配線層１８において、フォトリソグラフィにより、絶縁膜１７ａに、最上層配線２９用の溝をパターニングする際に、同時に、コイル状の配線であるインダクタ３０用の溝もパターニングする。そして、メッキ電極用の薄膜をスパッタリングにより形成した後、Ｃｕ膜を電解メッキにより前記溝内に埋め込むように形成し、その後、ＣＭＰ研磨することにより、表面を平坦化する。
【０００８】
このようにして、従来の半導体集積回路においては、ダマシン法により形成された多層配線の最上層の配線層１８に、最上層配線２９と共にインダクタ３０が形成される。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体集積回路用インダクタにおいては、ダマシン法により、最上層配線２９と同時にインダクタ３０が形成されるため、この最上層配線層１８の膜厚によりインダクタ３０の厚さが制限される。この最上層配線層１８の膜厚は製造プロセス上の制限により、厚くするには限界がある。また、図６（ｄ）に示すように、前述の如く、ダマシン法のＣＭＰ研磨工程において、配線表面の中央が削れて凹部が生じるというディッシングという現象が生じるが、このディッシングという現象は配線幅が広いほど、顕著になる。このため、インダクタ３０の配線幅にも制約がある。
【００１０】
このため、従来のインダクタは、その配線幅及び膜厚に制約があり、その断面積を大きくすることができない。従って、従来のインダクタは抵抗値が高く、インダクタの性能を示すＱ値を向上させにくいという問題点がある。
【００１１】
また、図６（ｄ）に示すように、ＣＭＰにより研磨された配線２２の表面３３は、ディッシングという現象により、凹んでおり、膜の平坦性が悪い。また、ＣＭＰの条件のバラツキにより、インダクタの膜厚の均一性が低く、特性のバラツキが生じやすい。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、広大な断面積が得られ、抵抗値を著しく低下させることができてＱ値を向上させることができると共に、膜厚の均一性が高い半導体集積回路用インダクタ及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る半導体集積回路用インダクタは、基板と、この基板上にダマシン法により形成された配線層と、この配線層上に配置された導電体層をパターニングすることにより形成されたインダクタと、を有することを特徴とする。
【００１４】
この半導体集積回路用インダクタにおいて、例えば、前記導電体層は銅又は銅合金層であり、前記インダクタはこの導電体層の等方性エッチングによりパターン形成されている。
【００１５】
また、前記等方性エッチングは例えば湿式エッチングである。そして、例えば、前記導電体層はメッキにより形成されたものである。更に、前記インダクタの外に、前記導電体層をパターニングすることにより形成されたボンディングパッドを有する。
【００１６】
本発明に係る他の半導体集積回路用インダクタは、基板と、この基板上に設けられた複数の配線層と、前記配線層間及び最下層の配線層と基板との間に配置された複数の層間絶縁膜と、最上層の前記配線層上に形成されたインダクタと、を有し、前記各配線層は、配線層用絶縁膜と、この配線層用絶縁膜に溝を形成した後、前記溝に導電材料を埋め込み、表面をＣＭＰにより平坦化することにより形成された配線とを有し、前記インダクタは、最上層の前記配線層上に絶縁膜を介して導電体層を形成した後、これをパターニングすることにより形成されたものであることを特徴とする。
【００１７】
この半導体集積回路用インダクタにおいて、前記導電体層は、例えば、メッキにより形成されたものであり、例えば、前記導電体層は、銅又は銅合金層である。
【００１８】
そして、前記インダクタは、例えば、等方性エッチングによりパターン形成されており、前記等方性エッチングは、例えば、湿式エッチングである。
【００１９】
また、例えば、前記導電体層をパターニングすることにより形成されたボンディングパッドを有し、前記インダクタは前記ボンディングパッドと同時に形成されている。
【００２０】
前記インダクタは、例えば、前記絶縁膜に設けた開口を介して、その下層の最上層配線層の配線に接続されている。そして、前記最上層配線層の配線は、前記インダクタとその長手方向にわたって接触しており、前記最上層配線層の配線が前記インダクタと共にインダクタンスとして機能するように構成することもできる。
【００２１】
本発明に係る半導体集積回路用インダクタの製造方法は、基板上に、コンタクトホールが形成された層間絶縁膜と配線層用絶縁膜に導電体が埋め込まれて構成された配線からなる配線層とが、交互に積層された多層配線層をダマシン法により形成する工程と、前記多層配線層上に導電体層を形成する工程と、前記導電体層を等方性エッチングによりスパイラル状にパターニングしてインダクタを形成する工程と、を有することを特徴とする。
【００２２】
この半導体集積回路用インダクタの製造方法において、前記導電体層を形成する工程は、例えば、メッキにより導電体層を堆積する工程である。また、前記等方性エッチングは、例えば、湿式エッチングである。
【００２３】
更に、前記インダクタを形成する工程においては、同時に前記導電体層からボンディングパッドを形成することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。図１は本発明の第１実施例を示す断面図、図２は同じくそのインダクタの部分を拡大して示す斜視図、図３（ａ）乃至（ｄ）はインダクタの形成方法を工程順に示す断面図である。図１において、図５と同一構成物には同一符号を付してその詳細な説明は省略する。
【００２５】
図１において、基板１上に多層配線がダマシン法により形成されており、層間絶縁膜としては最上層の第４層間絶縁膜１７にコンタクトホール２８が形成されている点までは、図５に示す従来の半導体集積回路のインダクタと同様である。そして、この第４層間絶縁膜１７上に絶縁膜１７ａを形成し、ダマシン法により、この絶縁膜１７ａに最上層の配線２９用の溝をパターニングした後、Ｃｕをメッキし、Ｃｕを前記溝内に埋め込み、その後、ＣＭＰにより平坦化することにより、配線２９を形成する。本実施例においては、この最上層配線層１８にインダクタを形成しない。
【００２６】
そして、最上層配線層１８上に、本実施例のスパイラルインダクタ４０が形成されている。次に、このインダクタ４０の形成方法について説明する。先ず、図３（ａ）に示すように、最上層配線２９が形成された絶縁膜１７ａ上に、この最上層配線２９に接触するようにしてバリアメタル層４１をパターン形成し、その後、全面に保護絶縁膜４２を形成する。そして、この保護絶縁膜４２におけるバリアメタル層４１上の部分を開口する。なお、バリアメタル層４１としては、例えば、厚さが２０００ÅのＴｉＮ層を形成すればよい。また、保護絶縁膜４２は例えば厚さが３０００ÅのＳｉＯＮ層である。
【００２７】
そして、図３（ｂ）に示すように、更にバリアメタル層４３を全面に形成し、このバリアメタル層４３をメッキ電極として、Ｃｕ膜４４を電解メッキにより形成する。そして、このＣｕ膜４４上に、バリアメタル層４５を形成する。なお、バリアメタル層４３及びバリアメタル層４５としては、例えば、夫々厚さが２０００Å及び５００ÅのＴｉＷ層を形成すれば良い。また、Ｃｕ膜４４の厚さは例えば３μｍである。
【００２８】
その後、図３（ｃ）に示すように、バリアメタル層４５上に、フォトリソグラフィによりインダクタの形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、バリアメタル層４５、Ｃｕ膜４４及びバリアメタル層４３を湿式エッチングすることにより、図２に示すスパイラスインダクタ４０を形成する。この場合に、インダクタ４０は、このインダクタ４０の下層の最上層配線層１８に形成された最上層配線２９に対し、コンタクト３９を介して接続される。インダクタ４０の線幅（レジスト幅）は例えば１０μｍである。従って、実質的に幅１０μｍ、厚さ３μｍの断面を有する広大な断面積を有するインダクタ４０が形成される。
【００２９】
なお、このＣｕ膜４４としては、例えば、従来、ダマシン法により形成された多層配線の最上層配線層１８上に、はんだボールに接続されるボンディングパッドを設ける際に形成されているＣｕ膜と同じ膜を使用してもよい。これにより、本発明のインダクタ４０は、前記Ｃｕ膜を湿式エッチングしてパターニングすることによって、ボンディングパッドの形成と同時に形成することができ、インダクタ４０をボンディングパッドと同じ層に形成することができる。
【００３０】
また、Ｃｕ膜の湿式エッチングは、エッチング液として、硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、また、バリアメタルがＴｉＷ膜である場合は、これを過酸化水素水により湿式エッチングすることができる。
【００３１】
次に、図３（ｄ）に示すように、全体をポリイミド等のカバー膜４６で被覆し、半導体集積回路のインダクタが完成する。
【００３２】
上述の如く構成された半導体集積回路のインダクタにおいては、Ｃｕ膜４４を湿式エッチングすることにより、インダクタの形状をパターニングするので、
膜厚及び線幅については実質的に制約がなく、極めて広大な断面積を有するインダクタを形成することができる。これにより、インダクタの抵抗値を低減することができ、Ｑ値を高めることができる。また、本実施例においては、Ｃｕ膜４４を湿式エッチングにより形成するので、得られたインダクタ４０の配線側面は、図３（ｃ）に示すように、鼓型に凹む。これにより、インダクタ４０の表面積を側面が平面の場合に比して増大させることができ、高周波信号による表皮効果を低減することができる。これによっても、インダクタのＱ値が向上する。なお、このインダクタの配線の側面が凹むことは、従来のディッシングと異なり、膜の平坦性に悪影響を与えることはない。
【００３３】
次に、図４を参照して本発明の第２実施例について説明する。この第２実施例においては、インダクタ５０の下層の最上層配線層１８に形成される最上層配線５１の形状を、インダクタ５０と同様にスパイラル状に形成したものである。即ち、インダクタ５０の配線幅の中心をとおる円（一部切欠）と、最上層配線５１の配線幅の中心をとおる円（一部切欠）とが平面視で一致するように、インダクタ５０と最上層配線５１とが配置されている。
【００３４】
このように構成された半導体集積回路のインダクタにおいては、インダクタ５０と最上層配線５１とが重なり、最上層配線５１もインダクタとして機能するので、インダクタの断面積を更に増大することができる。従って、インダクタとしてのＱ値を更に増大させることができる。
【００３５】
なお、上記各実施例においては、インダクタ４０，５０が、ダマシン法により形成された多層配線の最上層配線に接続されているが、本発明はこれに限らず、他の配線層の配線に対し、コンタクトホールを介して、インダクタ４０，５０を接続しても良い。また、インダクタ４０，５０と、最上層配線層１８との間に、絶縁膜４２ではなく層間絶縁膜を設け、この層間絶縁膜にコンタクトホールを形成することにより、インダクタ４０，５０と、最上層配線層１８に形成した最上層配線２９又はその下層の配線とを、前記コンタクトホール等を介して接続することとしても良い。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、ダマシン法により形成される（多層）配線層の上に（請求項１）、またこの（多層）配線層における最上層配線層の上に（請求項６）、インダクタを設けたので、従来のように、最上層配線層自体にインダクタを形成した場合と異なり、その配線幅及び配線膜厚は制約を受けず、任意に大きくすることができる。このため、インダクタの断面積を従来の配線層に形成したインダクタに比して著しく増大させることができ、インダクタの抵抗値を低減し、Ｑ値を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体集積回路用インダクタを示す断面図である。
【図２】同じくそのインダクタの部分を示す模式的斜視図である。
【図３】（ａ）乃至（ｄ）は同じくそのインダクタの形成工程を順に示す断面図である。
【図４】本発明の第２実施形態に係る半導体集積回路用インダクタのインダクタの部分を示す模式的斜視図である。
【図５】従来の半導体集積回路用インダクタを示す断面図である。
【図６】（ａ）乃至（ｄ）は同じくその配線（インダクタも含めて）の形成工程を順に示す断面図である。
【符号の説明】
１：基板
９：ゲート電極
１１，１３，１５，１７：層間絶縁膜
１２，１４，１６，１８：配線層
１１ａ、１３ａ、１５ａ、１７ａ：（配線層用）絶縁膜
２２，２５，２７，２９：配線
２１，２４，２６，２８：コンタクトホール
３０：（ダマシン法により形成された）インダクタ
４０、５０：インダクタ
４１，４３，４５：バリアメタル層
４３：絶縁膜
４４：Ｃｕ膜
４６：カバー膜
【発明の属する技術分野】
本発明は半導体集積回路内に形成されるインダクタ及びその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体集積回路に組み込まれたインダクタは、ダマシンプロセスにより形成される多層配線の最上層の配線と同一層にパターン形成されている（特開２００１−２６７３２０号公報）。図５は従来のインダクタを含む半導体集積回路の断面図である。基板１の表面に、ウエル２，３が形成されており、ウエル２の表面の素子分離領域４，５により区画された領域にＭＯＳトランジスタの１対の高濃度拡散層６とその内側の低濃度拡散層７が形成されている。そして、拡散層６間の基板上にゲート絶縁膜８が形成されており、このゲート絶縁膜８上にゲート電極９と、ゲート電極９の側面の側壁絶縁膜１０とが形成されている。これにより、ＬＤＤ構造のＭＯＳトランジスタが形成されている。
【０００３】
そして、ダマシン法により、基板１上に多層配線が形成されている。即ち、基板１上に第１層間絶縁膜１１が形成されており、この第１層間絶縁膜１１上に第１配線層１２が形成されている。この第１配線層１２は以下の工程により形成される。先ず、図６（ａ）に示すように、第１層間絶縁膜１１にコンタクトホール２１を形成した後、第１層間絶縁膜１１上に絶縁膜１１ａを形成する。その後、図６（ｂ）に示すように、絶縁膜１１ａに配線２２用の溝２２ａを、フォトリソグラフィにより絶縁膜１１ａ上にレジストパターンを形成した後、このレジストパターンをマスクとして絶縁膜１１ａをドライエッチングすることにより形成する。
【０００４】
そして、図６（ｃ）に示すように、配線２２用の溝２２ａの底面及び側面を含む表面にメッキ電極となる薄い金属膜３２（ＴａＮ膜等）をスパッタリング等により形成し、更に溝２２ａの底部にバリアメタル層２３を形成した後、金属膜３２を陰極としてＣｕをメッキすることにより、配線２２の溝２２ａ内にＣｕを埋め込む。この場合に、絶縁膜１１ａ上にもＣｕが堆積する。
【０００５】
その後、図６（ｄ）に示すように、ＣＭＰ（化学的機械的研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨により、絶縁膜１１ａ上のＣｕを除去して、絶縁膜１１ａを露出させると共に、絶縁膜１１ａの表面と配線溝２２ａ内に埋め込まれたＣｕの表面とを平坦化する。これにより、第１配線層１２に埋め込み配線２２が形成される。
【０００６】
同様にして、ダマシン法により、絶縁膜１１ａ上に第２層間絶縁膜１３が形成され、この第２層間絶縁膜１３にコンタクトホール２４が形成されると共に、第２層間絶縁膜１３上に形成された絶縁膜１３ａに第２配線層１４の配線２５が形成される。更に、絶縁膜１３ａ上に第３層間絶縁膜１５が形成され、この第３層間絶縁膜１５にコンタクトホール２６が形成されると共に、第３層間絶縁膜１５上に形成された絶縁膜１５ａに第３配線層１６の配線２７が形成される。更に、絶縁膜１５ａ上に第４層間絶縁膜１７が形成され、この第４層間絶縁膜１７にコンタクトホール２８が形成されると共に、第４層間絶縁膜１７上に形成された絶縁膜１７ａに最上層配線層１８の最上層配線２９が形成される。この最上層配線２９においても、底面にバリアメタル層２３が形成されていると共に、最上層配線２９の上にもバリアメタル層３１が形成されている。また、保護膜１９が全面に形成されている。
【０００７】
而して、従来のインダクタを有する半導体集積回路用においては、最上層配線層１８の最上層配線２９を形成する際に、同時に、コイル状のインダクタ３０を形成する。つまり、最上層配線層１８において、フォトリソグラフィにより、絶縁膜１７ａに、最上層配線２９用の溝をパターニングする際に、同時に、コイル状の配線であるインダクタ３０用の溝もパターニングする。そして、メッキ電極用の薄膜をスパッタリングにより形成した後、Ｃｕ膜を電解メッキにより前記溝内に埋め込むように形成し、その後、ＣＭＰ研磨することにより、表面を平坦化する。
【０００８】
このようにして、従来の半導体集積回路においては、ダマシン法により形成された多層配線の最上層の配線層１８に、最上層配線２９と共にインダクタ３０が形成される。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体集積回路用インダクタにおいては、ダマシン法により、最上層配線２９と同時にインダクタ３０が形成されるため、この最上層配線層１８の膜厚によりインダクタ３０の厚さが制限される。この最上層配線層１８の膜厚は製造プロセス上の制限により、厚くするには限界がある。また、図６（ｄ）に示すように、前述の如く、ダマシン法のＣＭＰ研磨工程において、配線表面の中央が削れて凹部が生じるというディッシングという現象が生じるが、このディッシングという現象は配線幅が広いほど、顕著になる。このため、インダクタ３０の配線幅にも制約がある。
【００１０】
このため、従来のインダクタは、その配線幅及び膜厚に制約があり、その断面積を大きくすることができない。従って、従来のインダクタは抵抗値が高く、インダクタの性能を示すＱ値を向上させにくいという問題点がある。
【００１１】
また、図６（ｄ）に示すように、ＣＭＰにより研磨された配線２２の表面３３は、ディッシングという現象により、凹んでおり、膜の平坦性が悪い。また、ＣＭＰの条件のバラツキにより、インダクタの膜厚の均一性が低く、特性のバラツキが生じやすい。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、広大な断面積が得られ、抵抗値を著しく低下させることができてＱ値を向上させることができると共に、膜厚の均一性が高い半導体集積回路用インダクタ及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る半導体集積回路用インダクタは、基板と、この基板上にダマシン法により形成された配線層と、この配線層上に配置された導電体層をパターニングすることにより形成されたインダクタと、を有することを特徴とする。
【００１４】
この半導体集積回路用インダクタにおいて、例えば、前記導電体層は銅又は銅合金層であり、前記インダクタはこの導電体層の等方性エッチングによりパターン形成されている。
【００１５】
また、前記等方性エッチングは例えば湿式エッチングである。そして、例えば、前記導電体層はメッキにより形成されたものである。更に、前記インダクタの外に、前記導電体層をパターニングすることにより形成されたボンディングパッドを有する。
【００１６】
本発明に係る他の半導体集積回路用インダクタは、基板と、この基板上に設けられた複数の配線層と、前記配線層間及び最下層の配線層と基板との間に配置された複数の層間絶縁膜と、最上層の前記配線層上に形成されたインダクタと、を有し、前記各配線層は、配線層用絶縁膜と、この配線層用絶縁膜に溝を形成した後、前記溝に導電材料を埋め込み、表面をＣＭＰにより平坦化することにより形成された配線とを有し、前記インダクタは、最上層の前記配線層上に絶縁膜を介して導電体層を形成した後、これをパターニングすることにより形成されたものであることを特徴とする。
【００１７】
この半導体集積回路用インダクタにおいて、前記導電体層は、例えば、メッキにより形成されたものであり、例えば、前記導電体層は、銅又は銅合金層である。
【００１８】
そして、前記インダクタは、例えば、等方性エッチングによりパターン形成されており、前記等方性エッチングは、例えば、湿式エッチングである。
【００１９】
また、例えば、前記導電体層をパターニングすることにより形成されたボンディングパッドを有し、前記インダクタは前記ボンディングパッドと同時に形成されている。
【００２０】
前記インダクタは、例えば、前記絶縁膜に設けた開口を介して、その下層の最上層配線層の配線に接続されている。そして、前記最上層配線層の配線は、前記インダクタとその長手方向にわたって接触しており、前記最上層配線層の配線が前記インダクタと共にインダクタンスとして機能するように構成することもできる。
【００２１】
本発明に係る半導体集積回路用インダクタの製造方法は、基板上に、コンタクトホールが形成された層間絶縁膜と配線層用絶縁膜に導電体が埋め込まれて構成された配線からなる配線層とが、交互に積層された多層配線層をダマシン法により形成する工程と、前記多層配線層上に導電体層を形成する工程と、前記導電体層を等方性エッチングによりスパイラル状にパターニングしてインダクタを形成する工程と、を有することを特徴とする。
【００２２】
この半導体集積回路用インダクタの製造方法において、前記導電体層を形成する工程は、例えば、メッキにより導電体層を堆積する工程である。また、前記等方性エッチングは、例えば、湿式エッチングである。
【００２３】
更に、前記インダクタを形成する工程においては、同時に前記導電体層からボンディングパッドを形成することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。図１は本発明の第１実施例を示す断面図、図２は同じくそのインダクタの部分を拡大して示す斜視図、図３（ａ）乃至（ｄ）はインダクタの形成方法を工程順に示す断面図である。図１において、図５と同一構成物には同一符号を付してその詳細な説明は省略する。
【００２５】
図１において、基板１上に多層配線がダマシン法により形成されており、層間絶縁膜としては最上層の第４層間絶縁膜１７にコンタクトホール２８が形成されている点までは、図５に示す従来の半導体集積回路のインダクタと同様である。そして、この第４層間絶縁膜１７上に絶縁膜１７ａを形成し、ダマシン法により、この絶縁膜１７ａに最上層の配線２９用の溝をパターニングした後、Ｃｕをメッキし、Ｃｕを前記溝内に埋め込み、その後、ＣＭＰにより平坦化することにより、配線２９を形成する。本実施例においては、この最上層配線層１８にインダクタを形成しない。
【００２６】
そして、最上層配線層１８上に、本実施例のスパイラルインダクタ４０が形成されている。次に、このインダクタ４０の形成方法について説明する。先ず、図３（ａ）に示すように、最上層配線２９が形成された絶縁膜１７ａ上に、この最上層配線２９に接触するようにしてバリアメタル層４１をパターン形成し、その後、全面に保護絶縁膜４２を形成する。そして、この保護絶縁膜４２におけるバリアメタル層４１上の部分を開口する。なお、バリアメタル層４１としては、例えば、厚さが２０００ÅのＴｉＮ層を形成すればよい。また、保護絶縁膜４２は例えば厚さが３０００ÅのＳｉＯＮ層である。
【００２７】
そして、図３（ｂ）に示すように、更にバリアメタル層４３を全面に形成し、このバリアメタル層４３をメッキ電極として、Ｃｕ膜４４を電解メッキにより形成する。そして、このＣｕ膜４４上に、バリアメタル層４５を形成する。なお、バリアメタル層４３及びバリアメタル層４５としては、例えば、夫々厚さが２０００Å及び５００ÅのＴｉＷ層を形成すれば良い。また、Ｃｕ膜４４の厚さは例えば３μｍである。
【００２８】
その後、図３（ｃ）に示すように、バリアメタル層４５上に、フォトリソグラフィによりインダクタの形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、バリアメタル層４５、Ｃｕ膜４４及びバリアメタル層４３を湿式エッチングすることにより、図２に示すスパイラスインダクタ４０を形成する。この場合に、インダクタ４０は、このインダクタ４０の下層の最上層配線層１８に形成された最上層配線２９に対し、コンタクト３９を介して接続される。インダクタ４０の線幅（レジスト幅）は例えば１０μｍである。従って、実質的に幅１０μｍ、厚さ３μｍの断面を有する広大な断面積を有するインダクタ４０が形成される。
【００２９】
なお、このＣｕ膜４４としては、例えば、従来、ダマシン法により形成された多層配線の最上層配線層１８上に、はんだボールに接続されるボンディングパッドを設ける際に形成されているＣｕ膜と同じ膜を使用してもよい。これにより、本発明のインダクタ４０は、前記Ｃｕ膜を湿式エッチングしてパターニングすることによって、ボンディングパッドの形成と同時に形成することができ、インダクタ４０をボンディングパッドと同じ層に形成することができる。
【００３０】
また、Ｃｕ膜の湿式エッチングは、エッチング液として、硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、また、バリアメタルがＴｉＷ膜である場合は、これを過酸化水素水により湿式エッチングすることができる。
【００３１】
次に、図３（ｄ）に示すように、全体をポリイミド等のカバー膜４６で被覆し、半導体集積回路のインダクタが完成する。
【００３２】
上述の如く構成された半導体集積回路のインダクタにおいては、Ｃｕ膜４４を湿式エッチングすることにより、インダクタの形状をパターニングするので、
膜厚及び線幅については実質的に制約がなく、極めて広大な断面積を有するインダクタを形成することができる。これにより、インダクタの抵抗値を低減することができ、Ｑ値を高めることができる。また、本実施例においては、Ｃｕ膜４４を湿式エッチングにより形成するので、得られたインダクタ４０の配線側面は、図３（ｃ）に示すように、鼓型に凹む。これにより、インダクタ４０の表面積を側面が平面の場合に比して増大させることができ、高周波信号による表皮効果を低減することができる。これによっても、インダクタのＱ値が向上する。なお、このインダクタの配線の側面が凹むことは、従来のディッシングと異なり、膜の平坦性に悪影響を与えることはない。
【００３３】
次に、図４を参照して本発明の第２実施例について説明する。この第２実施例においては、インダクタ５０の下層の最上層配線層１８に形成される最上層配線５１の形状を、インダクタ５０と同様にスパイラル状に形成したものである。即ち、インダクタ５０の配線幅の中心をとおる円（一部切欠）と、最上層配線５１の配線幅の中心をとおる円（一部切欠）とが平面視で一致するように、インダクタ５０と最上層配線５１とが配置されている。
【００３４】
このように構成された半導体集積回路のインダクタにおいては、インダクタ５０と最上層配線５１とが重なり、最上層配線５１もインダクタとして機能するので、インダクタの断面積を更に増大することができる。従って、インダクタとしてのＱ値を更に増大させることができる。
【００３５】
なお、上記各実施例においては、インダクタ４０，５０が、ダマシン法により形成された多層配線の最上層配線に接続されているが、本発明はこれに限らず、他の配線層の配線に対し、コンタクトホールを介して、インダクタ４０，５０を接続しても良い。また、インダクタ４０，５０と、最上層配線層１８との間に、絶縁膜４２ではなく層間絶縁膜を設け、この層間絶縁膜にコンタクトホールを形成することにより、インダクタ４０，５０と、最上層配線層１８に形成した最上層配線２９又はその下層の配線とを、前記コンタクトホール等を介して接続することとしても良い。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、ダマシン法により形成される（多層）配線層の上に（請求項１）、またこの（多層）配線層における最上層配線層の上に（請求項６）、インダクタを設けたので、従来のように、最上層配線層自体にインダクタを形成した場合と異なり、その配線幅及び配線膜厚は制約を受けず、任意に大きくすることができる。このため、インダクタの断面積を従来の配線層に形成したインダクタに比して著しく増大させることができ、インダクタの抵抗値を低減し、Ｑ値を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体集積回路用インダクタを示す断面図である。
【図２】同じくそのインダクタの部分を示す模式的斜視図である。
【図３】（ａ）乃至（ｄ）は同じくそのインダクタの形成工程を順に示す断面図である。
【図４】本発明の第２実施形態に係る半導体集積回路用インダクタのインダクタの部分を示す模式的斜視図である。
【図５】従来の半導体集積回路用インダクタを示す断面図である。
【図６】（ａ）乃至（ｄ）は同じくその配線（インダクタも含めて）の形成工程を順に示す断面図である。
【符号の説明】
１：基板
９：ゲート電極
１１，１３，１５，１７：層間絶縁膜
１２，１４，１６，１８：配線層
１１ａ、１３ａ、１５ａ、１７ａ：（配線層用）絶縁膜
２２，２５，２７，２９：配線
２１，２４，２６，２８：コンタクトホール
３０：（ダマシン法により形成された）インダクタ
４０、５０：インダクタ
４１，４３，４５：バリアメタル層
４３：絶縁膜
４４：Ｃｕ膜
４６：カバー膜
Claims (17)
- 基板と、この基板上にダマシン法により形成された配線層と、この配線層上に配置された導電体層をパターニングすることにより形成されたインダクタと、を有することを特徴とする半導体集積回路用インダクタ。
- 前記導電体層は銅又は銅合金層であり、前記インダクタはこの導電体層の等方性エッチングによりパターン形成されていることを特徴とする請求項１に記載の半導体集積回路用インダクタ。
- 前記等方性エッチングは湿式エッチングであることを特徴とする請求項２に記載の半導体集積回路用インダクタ。
- 前記導電体層はメッキにより形成されたものであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路用インダクタ。
- 前記インダクタの外に、前記導電体層をパターニングすることにより形成されたボンディングパッドを有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路用インダクタ。
- 基板と、この基板上に設けられた複数の配線層と、前記配線層間及び最下層の配線層と基板との間に配置された複数の層間絶縁膜と、最上層の前記配線層上に形成されたインダクタと、を有し、前記各配線層は、配線層用絶縁膜と、この配線層用絶縁膜に溝を形成した後、前記溝に導電材料を埋め込み、表面をＣＭＰにより平坦化することにより形成された配線とを有し、前記インダクタは、最上層の前記配線層上に絶縁膜を介して導電体層を形成した後、これをパターニングすることにより形成されたものであることを特徴とする半導体集積回路用インダクタ。
- 前記導電体層は、メッキにより形成されたものであることを特徴とする請求項６に記載の半導体集積回路用インダクタ。
- 前記導電体層は、銅又は銅合金層であることを特徴とする請求項７に記載の半導体集積回路用インダクタ。
- 前記インダクタは、等方性エッチングによりパターン形成されていることを特徴とする請求項６に記載の半導体集積回路用インダクタ。
- 前記等方性エッチングは、湿式エッチングであることを特徴とする請求項９に記載の半導体集積回路用インダクタ。
- 前記導電体層をパターニングすることにより形成されたボンディングパッドを有することを特徴とする請求項６乃至１０のいずれか１項に記載の半導体集積回路用インダクタ。
- 前記インダクタは前記絶縁膜に設けた開口を介して、その下層の最上層配線層の配線に接続されていることを特徴とする請求項６乃至１１のいずれか１項に記載の半導体集積回路用インダクタ。
- 前記最上層配線層の配線は、前記インダクタとその長手方向にわたって接触しており、前記最上層配線層の配線が前記インダクタと共にインダクタンスとして機能することを特徴とする請求項１２に記載の半導体集積回路用インダクタ。
- 基板上に、コンタクトホールが形成された層間絶縁膜と配線層用絶縁膜に導電体が埋め込まれて構成された配線からなる配線層とが、交互に積層された多層配線層をダマシン法により形成する工程と、前記多層配線層上に導電体層を形成する工程と、前記導電体層を等方性エッチングによりスパイラル状にパターニングしてインダクタを形成する工程と、を有することを特徴とする半導体集積回路用インダクタの製造方法。
- 前記導電体層を形成する工程は、メッキにより導電体層を堆積する工程であることを特徴とする請求項１４に記載の半導体集積回路用インダクタの製造方法。
- 前記等方性エッチングは、湿式エッチングであることを特徴とする請求項１４に記載の半導体集積回路用インダクタの製造方法。
- 前記インダクタを形成する工程において、同時に前記導電体層からボンディングパッドを形成することを特徴とする請求項１４乃至１６のいずれか１項に記載の半導体集積回路用インダクタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002177631A JP4229642B2 (ja) | 2002-06-18 | 2002-06-18 | 半導体集積回路用インダクタ及びその製造方法 |
| US10/460,306 US7091576B2 (en) | 2002-06-18 | 2003-06-13 | Inductor for semiconductor integrated circuit and method of fabricating the same |
| FR0350225A FR2843651A1 (fr) | 2002-06-18 | 2003-06-17 | Bobine d'induction pour circuit integre a semi-conducteur et procede de fabrication de celle-ci |
| TW092116576A TWI235475B (en) | 2002-06-18 | 2003-06-18 | Inductor for semiconductor integrated circuit and method of fabricating the same |
| US11/455,678 US20060231923A1 (en) | 2002-06-18 | 2006-06-20 | Inductor for semiconductor integrated circuit and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002177631A JP4229642B2 (ja) | 2002-06-18 | 2002-06-18 | 半導体集積回路用インダクタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008183267A Division JP4907609B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体集積回路用インダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022906A true JP2004022906A (ja) | 2004-01-22 |
| JP4229642B2 JP4229642B2 (ja) | 2009-02-25 |
Family
ID=29728166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002177631A Expired - Lifetime JP4229642B2 (ja) | 2002-06-18 | 2002-06-18 | 半導体集積回路用インダクタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7091576B2 (ja) |
| JP (1) | JP4229642B2 (ja) |
| FR (1) | FR2843651A1 (ja) |
| TW (1) | TWI235475B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245545A (ja) * | 2005-02-03 | 2006-09-14 | Nec Electronics Corp | 回路基板および半導体装置 |
| US7906846B2 (en) | 2005-09-06 | 2011-03-15 | Nec Corporation | Semiconductor device for implementing signal transmission and/or power supply by means of the induction of a coil |
| US11610962B2 (en) | 2020-03-26 | 2023-03-21 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280024B2 (en) * | 2005-02-02 | 2007-10-09 | Intel Corporation | Integrated transformer structure and method of fabrication |
| US7982286B2 (en) | 2006-06-29 | 2011-07-19 | Agere Systems Inc. | Method to improve metal defects in semiconductor device fabrication |
| US7776705B2 (en) * | 2006-09-06 | 2010-08-17 | Atmel Corporation | Method for fabricating a thick copper line and copper inductor resulting therefrom |
| US20080100408A1 (en) * | 2006-10-25 | 2008-05-01 | Chih-Hua Chen | Inductor structure |
| FR2911006A1 (fr) * | 2007-01-03 | 2008-07-04 | St Microelectronics Sa | Puce de circuit electronique integre comprenant une inductance |
| US20090115022A1 (en) * | 2007-11-06 | 2009-05-07 | Nec Electronics Coroporation | Semiconductor device |
| US7884452B2 (en) | 2007-11-23 | 2011-02-08 | Alpha And Omega Semiconductor Incorporated | Semiconductor power device package having a lead frame-based integrated inductor |
| US7884696B2 (en) | 2007-11-23 | 2011-02-08 | Alpha And Omega Semiconductor Incorporated | Lead frame-based discrete power inductor |
| US7868431B2 (en) * | 2007-11-23 | 2011-01-11 | Alpha And Omega Semiconductor Incorporated | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
| US8217748B2 (en) * | 2007-11-23 | 2012-07-10 | Alpha & Omega Semiconductor Inc. | Compact inductive power electronics package |
| US8564092B2 (en) * | 2011-02-25 | 2013-10-22 | National Semiconductor Corporation | Power convertor device and construction methods |
| US9305992B2 (en) * | 2011-06-16 | 2016-04-05 | Altera Corporation | Integrated circuit inductors with intertwined conductors |
| DE102013006624B3 (de) | 2013-04-18 | 2014-05-28 | Forschungszentrum Jülich GmbH | Hochfrequenzleiter mit verbesserter Leitfähigkeit und Verfahren seiner Herstellung |
| CN104810244B (zh) * | 2014-01-26 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法、半导体器件和电子装置 |
| CN105719947B (zh) * | 2014-12-04 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| TWI697082B (zh) * | 2019-11-01 | 2020-06-21 | 藍勝堃 | 降低電路板導體訊號損失的結構 |
| TWI804049B (zh) * | 2021-11-12 | 2023-06-01 | 毅得企業股份有限公司 | 理筋夾 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620558A (en) * | 1993-07-19 | 1997-04-15 | Lucent Technologies Inc. | Etching of copper-containing devices |
| US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
| US6225182B1 (en) * | 1999-08-30 | 2001-05-01 | Agere Systems Guardian Corp. | Simplified high Q inductor substrate |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| FR2791470B1 (fr) * | 1999-03-23 | 2001-06-01 | Memscap | Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre |
| KR100324209B1 (ko) * | 2000-01-28 | 2002-02-16 | 오길록 | 은을 이용한 인덕터 제조 방법 |
| JP3715502B2 (ja) | 2000-03-14 | 2005-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6180445B1 (en) * | 2000-04-24 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed |
| JP2002026008A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | 多層配線構造の形成方法及び多層配線構造が形成されたウエハ |
| JP2002110908A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法 |
| JP3526548B2 (ja) * | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
-
2002
- 2002-06-18 JP JP2002177631A patent/JP4229642B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-13 US US10/460,306 patent/US7091576B2/en not_active Expired - Lifetime
- 2003-06-17 FR FR0350225A patent/FR2843651A1/fr active Pending
- 2003-06-18 TW TW092116576A patent/TWI235475B/zh not_active IP Right Cessation
-
2006
- 2006-06-20 US US11/455,678 patent/US20060231923A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245545A (ja) * | 2005-02-03 | 2006-09-14 | Nec Electronics Corp | 回路基板および半導体装置 |
| US7906846B2 (en) | 2005-09-06 | 2011-03-15 | Nec Corporation | Semiconductor device for implementing signal transmission and/or power supply by means of the induction of a coil |
| US11610962B2 (en) | 2020-03-26 | 2023-03-21 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060231923A1 (en) | 2006-10-19 |
| JP4229642B2 (ja) | 2009-02-25 |
| US20030234437A1 (en) | 2003-12-25 |
| US7091576B2 (en) | 2006-08-15 |
| TW200400614A (en) | 2004-01-01 |
| FR2843651A1 (fr) | 2004-02-20 |
| TWI235475B (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4229642B2 (ja) | 半導体集積回路用インダクタ及びその製造方法 | |
| KR100279753B1 (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
| JP3996602B2 (ja) | インダクタの製造方法並びにインダクタ及びはんだボールの製造方法。 | |
| US20120267155A1 (en) | Circuit substrate | |
| JP2004228111A (ja) | 半導体装置及びその製造方法 | |
| US9532467B2 (en) | Circuit substrate | |
| JP2009200256A (ja) | 半導体装置の製造方法 | |
| JP4907609B2 (ja) | 半導体集積回路用インダクタ及びその製造方法 | |
| JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
| US7167072B2 (en) | Method of fabricating inductor and structure formed therefrom | |
| KR20040061817A (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2004296802A (ja) | 半導体装置およびその製造方法 | |
| KR100889555B1 (ko) | 반도체 소자의 인덕터 제조방법 | |
| JP2005197700A (ja) | 半導体素子の金属パターン形成方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2008098424A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040009749A (ko) | 반도체 소자의 제조방법 | |
| JP2006073635A (ja) | 半導体装置およびその製造方法 | |
| KR100478487B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2003309120A (ja) | 半導体装置 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| KR100450845B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0855837A (ja) | マスクを用いた開口部形成方法及び半導体装置の製造方法 | |
| KR20050081008A (ko) | 인덕터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4229642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |