JP2004031520A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法 Download PDFInfo
- Publication number
- JP2004031520A JP2004031520A JP2002183471A JP2002183471A JP2004031520A JP 2004031520 A JP2004031520 A JP 2004031520A JP 2002183471 A JP2002183471 A JP 2002183471A JP 2002183471 A JP2002183471 A JP 2002183471A JP 2004031520 A JP2004031520 A JP 2004031520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inductor
- integrated circuit
- semiconductor integrated
- ferromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 229910052759 nickel Inorganic materials 0.000 claims abstract 3
- 239000010949 copper Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000012212 insulator Substances 0.000 claims description 14
- 239000003302 ferromagnetic material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 230000005291 magnetic effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 4
- 238000010030 laminating Methods 0.000 abstract description 7
- 238000003475 lamination Methods 0.000 abstract 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】インダクタのインダクタンス及びＱ値が高く、小型化が可能な半導体集積回路及びその製造方法を提供する。
【解決手段】半導体基板上に多層配線層１を設け、多層配線層１の絶縁層２上にインダクタ３を設ける。インダクタ３は１本の配線３ａを渦巻状に配置して形成する。また、絶縁層２上におけるインダクタ３の内部領域１３に積層膜１４を設ける。積層膜１４は、ＴｉＷ層９、Ｃｕ層１０、Ｎｉからなる強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２をこの順に積層して形成する。強磁性体層１５の下面は配線層３ａの上面よりも低くし、強磁性体層１５の上面は配線層３ａの下面よりも高くする。これにより、強磁性体層１５の下部は配線層３ａと同層となる。更に、積層膜１４の上面を配線層３ａの上面よりも高くし、積層膜１４の下面を配線層３ａの下面よりも低くする。
【選択図】 図２
【解決手段】半導体基板上に多層配線層１を設け、多層配線層１の絶縁層２上にインダクタ３を設ける。インダクタ３は１本の配線３ａを渦巻状に配置して形成する。また、絶縁層２上におけるインダクタ３の内部領域１３に積層膜１４を設ける。積層膜１４は、ＴｉＷ層９、Ｃｕ層１０、Ｎｉからなる強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２をこの順に積層して形成する。強磁性体層１５の下面は配線層３ａの上面よりも低くし、強磁性体層１５の上面は配線層３ａの下面よりも高くする。これにより、強磁性体層１５の下部は配線層３ａと同層となる。更に、積層膜１４の上面を配線層３ａの上面よりも高くし、積層膜１４の下面を配線層３ａの下面よりも低くする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はインダクタを備えた半導体集積回路及びその製造方法に関し、特に、インダクタのインダクタンス及びＱ値の向上を図った半導体集積回路及びその製造方法に関する。
【０００２】
【従来の技術】
図１４は従来の半導体集積回路を示す平面図であり、図１５は図１４に示すＥ−Ｅ線による断面図である。図１４及び図１５に示すように、この従来の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１０１が設けられており、この多層配線層１０１の最上層１０２に、スパイラルインダクタであるインダクタ１０３が設けられている。即ち、多層配線層１０１中に設けられたＳｉＯ２からなる絶縁層１０４上に、１本の配線が渦巻状に配置されたインダクタ１０３が設けられており、このインダクタ１０３を覆うようにＳｉＯ２からなる絶縁層１０５が設けられている。そして、絶縁層１０５上にはポリイミドからなる絶縁層１０６が設けられている。なお、図１４においては、絶縁層１０５及び１０６は図示を省略されている。
【０００３】
そして、インダクタ１０３を構成する配線は、銅又はアルミニウムからなる配線本体層１０７の上面及び下面に、ＴｉＷ層１０８が被覆されて形成されている。このように、インダクタ１０３を多層配線層１０１の最上層１０２に設ける理由は、インダクタ１０３と半導体基板との間の寄生容量を可及的に少なくすると共に、インダクタ１０３の配線の厚さを可及的に厚くして直列抵抗を下げ、インダクタ１０３のＱ値を向上させるためである。
【０００４】
しかしながら、この従来の半導体集積回路においては、以下に示す問題点がある。インダクタ１０３を多層配線層１０１の最上層１０２に配置しても、最上層１０２の厚さは最大で１０μｍ程度であるため、インダクタ１０３の厚さは数μｍが上限である。このため、インダクタンスの損失が大きく、Ｑ値が５乃至１０程度と低かった。また、例えば１０ｎＨのインダクタンスを得るためには、インダクタ１０３の大きさを、一辺の長さが２００乃至３００μｍの正方形のスパイラル（渦巻）とする必要があり、インダクタ１０３の占有面積が極めて大きくなった。これにより、半導体集積回路の微細化が阻害されていた。
【０００５】
そこで、実開平３−２８７５８号公報には、インダクタの上層に強磁性体層を設ける技術が開示されている。実開平３−２８７５８号公報において、この強磁性体層は、配線がなす渦巻の内部に相当する領域の直上域に設けられている。また、実開平４−６３６５３号公報には、インダクタの上方又は下方に、強磁性体層を設ける技術が開示されている。実開平４−６３６５３号公報においては、基板の表面に垂直な方向から見て、強磁性体層はインダクタを覆うように設けられている。更に、特開昭６１−１６１７６７号公報にも、インダクタの上方に強磁性体層を設ける技術が開示されている。特開昭６１−１６１７６７号公報には、強磁性体層を設けることにより、インダクタのインダクタンスが増大すると記載されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示すような問題点がある。実開平３−２８７５８号公報、実開平４−６３６５３号公報及び特開昭６１−１６１７６７号公報に記載されている半導体集積回路においても、インダクタのインダクタンス及びＱ値の大きさが不十分であり、所定のインダクタンスを得るためには大きな面積のインダクタを必要とする。この結果、半導体集積回路の微細化を十分に図ることができない。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、インダクタのインダクタンス及びＱ値が高く、小型化が可能な半導体集積回路及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体集積回路は、基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て前記インダクタの内部に設けられた第１の金属層と、この第１の金属層上に選択的に設けられた強磁性体層と、この強磁性体層の上面及び側面を覆うように設けられた第２の金属層と、を有し、前記第１の金属層の下面は前記インダクタの下面と同一高さ又はそれよりも低く、前記第２の金属層の上面は前記インダクタの上面と同一高さ又はそれよりも高く、前記強磁性体層の下面は前記インダクタの上面よりも低く、前記インダクタの上面は前記インダクタの下面よりも高いことを特徴とする。
【０００９】
本発明においては、インダクタの内部に、第１の金属層、強磁性体層及び第２の金属層からなる積層膜を設けている。そして、強磁性体層がインダクタの磁芯として作用し、インダクタのインダクタンス及びＱ値を向上させることができる。また、強磁性体層を第１及び第２の金属層で被覆することにより、強磁性体層を形成する材料が半導体集積回路内の他の領域に拡散することを防止すると共に、この材料が半導体集積回路の製造装置を汚染することを防止できる。更に、強磁性体層の下面をインダクタの上面よりも低くし、強磁性体層の上面をインダクタの下面よりも高くすることにより、強磁性体層の少なくとも一部がインダクタと同層になり、インダクタのインダクタンス及びＱ値をより一層向上させることができる。更にまた、積層膜の下面、即ち第１の金属層の下面が、インダクタの下面と同一高さ又はそれよりも低く、積層膜の上面、即ち第２の金属層の上面が、インダクタの上面と同一高さ又はそれよりも高いため、積層膜の上面及び下面とインダクタとの間に寄生容量が発生せず、インダクタのインダクタンス及びＱ値をより一層向上させることができる。
【００１０】
また、本発明に係る半導体集積回路においては、基板の表面に垂直な方向から見て、前記強磁性体層が複数の部分に分割されていてもよい。これにより、強磁性体層内に渦電流が流れることを抑制でき、渦電流によるインダクタンスの損失を抑制することができる。
【００１１】
本発明に係る他の半導体集積回路は、基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て、前記インダクタと重ならずに前記インダクタを囲むように設けられた強磁性体層と、を有することを特徴とする。
【００１２】
本発明においては、強磁性体層をインダクタの内部又は直上域若しくは直下域ではなく、インダクタを囲むように設けることにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制している。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層はインダクタが発生させる磁力線の経路に配置されていればよいため、強磁性体層がインダクタの周囲に設けられていても、内部に設けられている場合と比較して、強磁性体によるインダクタンス向上効果がそれほど損なわれることはない。
【００１３】
また、前記強磁性体層が前記インダクタの周回方向において断続的に配置されていることが好ましい。これにより、インダクタの周囲を周回する強磁性体層内の渦電流の発生を防止し、Ｑ値の低減をより一層抑制することができる。
【００１４】
本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、前記インダクタの上方又は下方に配置された複数の短冊状の強磁性体層と、を有し、前記基板の表面に垂直な方向から見て、前記複数の短冊状の強磁性体層はその長手方向が前記インダクタの中心から周囲に向かう方向に沿うように放射状に配置されていることを特徴とする。
【００１５】
本発明においては、複数の短冊状の強磁性体層を放射状に配置することにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制することができる。
【００１６】
本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、このインダクタを覆うように設けられた絶縁体層と、この絶縁体層上における前記インダクタの内部の直上域を含む領域に設けられた強磁性体層と、前記強磁性層を形成する材料からなり前記絶縁体層上における前記インダクタの直上域から外れた領域に前記強磁性体層と同層に設けられたパッドと、を有することを特徴とする。
【００１７】
本発明においては、強磁性体層がインダクタの磁芯となっている。これにより、インダクタのインダクタンス及びＱ値を向上させることができる。また、強磁性体層をパッドと同層且つ同材料により形成することにより、この強磁性体層とパッドとを同一工程にて形成することができ、強磁性体層を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。
【００１８】
また、前記基板の表面に垂直な方向から見て、前記強磁性体層が前記インダクタを覆うように設けられていてもよい。これにより、インダクタが小さい場合においても、十分な大きさの強磁性体層を設けることができる。
【００１９】
本発明に係る半導体集積回路の製造方法は、基板上に第１の金属層を形成する工程と、この第１の金属層上に選択的に強磁性体層を形成する工程と、この選択的に形成された強磁性体層を覆うように第２の金属層を形成する工程と、前記第１及び第２の金属層を選択的に除去してパターニングし、前記第１の金属層、前記強磁性体層及び前記第２の金属層が積層されてなる積層膜を形成すると共にこの積層膜と同層でありこの積層膜を囲むように配置されたインダクタを形成する工程と、を有することを特徴とする。
【００２０】
また、本発明に係る半導体集積回路の製造方法は、前記第１の金属層を形成する工程の前に、前記基板の表面における前記積層膜を形成する予定の領域にその深さが前記第１の金属層と前記強磁性体層の合計膜厚よりも小さい凹部を形成する工程を有していてもよい。
【００２１】
本発明に係る他の半導体集積回路の製造方法は、基板上にインダクタを形成する工程と、このインダクタを覆うように絶縁体層を形成する工程と、この絶縁体層上に強磁性体からなる膜を形成する工程と、この膜を選択的に除去してパターニングし、前記絶縁体層上における前記インダクタの内部の直上域を含む領域に強磁性体層を形成すると共に前記絶縁体層上における前記インダクタの直上域から外れた領域にパッドを形成する工程と、を有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施例について説明する。図１は本実施例に係る半導体集積回路を示す平面図であり、図２（ａ）は図１に示すＡ−Ａ線による断面図であり、（ｂ）は図１に示すＢ−Ｂ線による断面図である。
【００２３】
図１並びに図２（ａ）及び（ｂ）に示すように、本実施例の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１が設けられている。多層配線層１は複数の層が積層されて形成されており、この多層配線層１の最上層である絶縁層２上に、スパイラルインダクタであるインダクタ３が設けられている。
インダクタ３は１本の配線３ａがスパイラル状（渦巻状）に配置されて形成されている。絶縁層２の膜厚は例えば１．５μｍであり、インダクタ３の外形は例えば一辺の長さが１００μｍの正方形であり、内形は例えば一辺の長さが４０乃至６０μｍの正方形であり、配線３ａの幅は例えば５乃至１０μｍであり、インダクタ３の巻き数は例えば３である。なお、図２（ａ）においては、便宜上、配線３ａは片側２本ずつしか示していない。また、絶縁層２の下方には絶縁層４が設けられている。絶縁層２及び４は例えばＳｉＯ２により形成されている。
【００２４】
また、絶縁層２におけるインダクタ３から離れた領域には配線５が埋め込まれており、絶縁層２における配線５の上方に相当する部分には、ビア６が形成されている。配線３ａの一端は、インダクタ３の外側からこのビア６まで引き出され、ビア６を介して配線５に接続されている。また、絶縁層２におけるインダクタ３内の領域にはビア７が形成されており、配線３ａの他端はこのビア７を介して、インダクタ３よりも下層に配置された配線８に接続されている。即ち、配線５、ビア６、配線３ａにおける渦巻の外側、配線３ａにおける渦巻の内側、ビア７及び配線８がこの順に接続されている。
【００２５】
配線３ａ、５及び８は、下層側から順に、ＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２が積層されて形成されている。ＴｉＷ層９及び１２の膜厚は例えば０．０５乃至０．１μｍであり、Ｃｕ層１０及び１１の膜厚は例えば０．２乃至０．４μｍであり、配線３ａ、５及び８の膜厚は例えば０．５乃至１．０μｍである。なお、Ｃｕ層１０及び１１は配線本体層１７を形成している。また、ＴｉＷ層９及び１２は配線本体層１７のバリアメタルであり、ＴｉＷ層９はＣｕ層とＳｉＯ２からなる絶縁層２との間の密着性を向上させる機能がある。
【００２６】
更に、絶縁層２上におけるインダクタ３の内部領域、即ち、配線３ａがなす渦巻の内部（以下、内部領域１３という）には、積層膜１４が設けられている。内部領域１３は例えば一辺の長さが４０乃至６０μｍの正方形の領域であり、積層膜１４の形状は、例えば一辺の長さが３０乃至５０μｍの正方形である。積層膜１４の下面及び配線３ａの下面は同一平面上にあり、絶縁層２の上面に接している。この積層膜１４においては、下層側から順に、ＴｉＷ層９及びＣｕ層１０が設けられている。そして、Ｃｕ層１０上における中央部には、Ｎｉからなる強磁性体層１５が設けられており、この強磁性体層１５の側面及び上面を覆うように、Ｃｕ層１１及びＴｉＷ層１２が設けられている。強磁性体層１５の膜厚は例えば３乃至５μｍである。
【００２７】
このため、強磁性体層１５の下面は配線層３ａの上面よりも低くなっており、強磁性体層１５の上面は配線層３ａの下面よりも高くなっている。従って、強磁性体層１５の下部は配線層３ａと同層となっている。また、強磁性体層１５の上面は配線層３ａの上面よりも高くなっており、従って、積層膜１４の上面は配線層３ａの上面よりも高くなっている。
【００２８】
更にまた、インダクタ３及び積層膜１４を覆うように、例えばポリイミドからなる絶縁層１６が設けられている。なお、図１においては、絶縁層１６は図示を省略されている。なお、半導体基板（図示せず）の表面には、トランジスタ等の素子が形成されていてもよい。
【００２９】
なお、本実施例においては、渦巻状の配線の巻き数が３である例を示したが、本発明はこれに限定されず、４以上又は２以下であってもよく、１以下であってもよい。また、渦巻の形状は正方形に限定されず、例えば、正方形以外の多角形又は円形であってもよい。更に、上述の各部の寸法は一例であり、本発明はこれに限定されない。更にまた、強磁性体層はＮｉ以外の強磁性体、例えばＣｏにより形成されていてもよく、配線はＣｕ以外の導電性材料、例えばＡｌにより形成されていてもよい。更にまた、絶縁膜２はＳｉＯＮにより形成されていてもよい。
【００３０】
次に、本実施例に係る半導体集積回路の製造方法について説明する。図３（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図２（ａ）の一部に相当する部分を示す。先ず、図３（ａ）に示すように、半導体基板上に多層配線層１（図２（ａ）参照）を形成する。このとき、多層配線層１の最上層をなす絶縁層２の内部に、配線５（図２（ｂ）参照）及び配線８（図１参照）を埋め込み、絶縁層２における配線５及び８の直上域に、エッチングにより夫々ビア６及び７（図１参照）を形成する。このとき、配線５及び８が、夫々ビア６及び７を形成する際のエッチングストッパ層となる。そして、絶縁膜２上の全面に、スパッタリング法によりＴｉＷ層９を形成する。次に、電気めっき法により、ＴｉＷ層９上にＣｕ層１０を形成する。
【００３１】
次に、図３（ｂ）に示すように、Ｃｕ層１０上にレジスト１８を形成し、このレジスト１８における後の工程において強磁性体層１５を形成する予定の領域に、開口部１８ａを形成する。開口部１８ａにおいてはＣｕ層１０が露出している。
【００３２】
次に、図３（ｃ）に示すように、レジスト１８をマスクとして、Ｎｉの電気めっきを行い、Ｃｕ層１０上における開口部１８ａに相当する領域にＮｉからなる強磁性体層１５を形成する。
【００３３】
次に、図３（ｄ）に示すように、レジスト１８を除去し、Ｃｕ層１０及び強磁性体層１５上にＣｕ層１１を形成する。そして、このＣｕ層１１上にＴｉＷ層１２を形成する。
【００３４】
次に、図３（ｅ）に示すように、ＴｉＷ層１２上にレジスト（図示せず）を形成し、このレジストをマスクとして、ＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２をウエットエッチングして選択的に除去してパターニングする。Ｃｕ層１０及び１１のウエットエッチングは硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、ＴｉＷ層９及び１２のウエットエッチングは過酸化水素水により行うことができる。
【００３５】
これにより、半導体基板の表面に垂直な方向、即ち、絶縁層２の表面に垂直な方向から見て、正方形状となる積層膜１４と、この積層膜１４の周囲に渦巻状に配置され、ビア６及び７により夫々配線５及び８に接続された配線３ａとを形成する。積層膜１４はＴｉＷ層９、Ｃｕ層１０、強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されており、配線３ａはＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されている。そして、絶縁層２上の全面に、積層膜１４及び配線３ａを埋め込むように、ポリイミドからなる絶縁層１６を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。
【００３６】
本実施例においては、配線３ａを渦巻状に配置することにより、スパイラルインダクタであるインダクタ３が形成されている。そして、このインダクタ３の内部領域１３に設けられた強磁性体層１５が、インダクタ３の磁芯として作用し、インダクタ３のインダクタンス及びＱ値を向上させることができる。実際に実験した結果、図１に示す本実施例の半導体集積回路は、図１４に示す従来の半導体集積回路と比較して、Ｑ値が約２倍になった。
【００３７】
また、強磁性体層１５をＣｕ層９及び１０で被覆することにより、強磁性体層１５を形成するＮｉが半導体集積回路内の他の領域に拡散することがなく、また、半導体集積回路の製造工程において、製造装置を汚染することがない。
【００３８】
更に、強磁性体層１５の下部は配線層３ａと同層となっているため、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。更にまた、積層膜１４の下面が配線３ａの下面と同一平面にあり、積層膜１４の上面が配線層３ａの上面よりも高くなっているため、積層膜１４の上面及び下面と配線３ａとの間に寄生容量が発生せず、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。
【００３９】
次に、前述の第１の実施例の変形例について説明する。本変形例に係る半導体集積回路を示す平面図は図１と同様な図である。また、図４（ａ）及び（ｂ）は本変形例に係る半導体集積回路を示す断面図であり、（ａ）は図１に示すＡ−Ａ線による断面図に相当し、（ｂ）は図１に示すＢ−Ｂ線による断面図に相当する。図４（ａ）及び（ｂ）に示すように、本変形例においては、絶縁層２における積層膜１４の直下域に金属層１９が設けられており、絶縁層２における金属層１９の直上域に開口部２ａが形成されている。そして、この開口部２ａに、絶縁膜１４の下部が埋め込まれている。金属層１９は配線５と同層であり、同じ材料により形成されている。金属層１９は配線５と同時に形成され、開口部２ａは、ビア６及び７と同時に形成される。開口部２ａの形成に際しては、金属層１９がエッチングストッパ層となる。本変形例における上記以外の構成及び製造方法は、前述の第１の実施例と同様である。
【００４０】
本変形例においては、前述の第１の実施例と比較して、積層膜１４を配線３ａに対して相対的に低くすることができるため、強磁性体層１５における配線３ａと同層となる部分が拡大する。これにより、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。
【００４１】
次に、本発明の第２の実施例について説明する。図５は、本実施例に係る半導体集積回路を示す平面図である。図５に示すように、本実施例に係る半導体集積回路においては、前述の第１の実施例と比較して、積層膜１４が複数の部分１４ａから構成されている。絶縁層２の表面に垂直な方向から見て、部分１４ａは例えば１辺の長さが５乃至１０μｍの矩形であり、インダクタ３の内部領域１３に例えばマトリクス状に配列されている。本実施例における上記以外の構成は前述の第１の実施例と同様である。
【００４２】
本実施例においては、前述の第１の実施例と比較して、積層膜１４が複数の部分１４ａに分割されているため、積層膜１４と配線３ａとの間の容量を低減できると共に、積層膜１４内に渦電流が発生することを抑制できる。これにより、インダクタ３のインダクタンス及びＱ値がより一層向上する。
【００４３】
次に、本発明の第３の実施例について説明する。図６は、本実施例に係る半導体集積回路を示す平面図である。図６に示すように、本実施例に係る半導体集積回路においては、前述の第１の実施例と比較して、インダクタ３が絶縁層２内に埋め込まれている。従って、絶縁層２にビア６（図１参照）は形成されておらず、配線３ａは配線５（図１参照）に同層で接続されている。また、インダクタ３の内部領域１３には積層膜が設けられておらず、絶縁層２上におけるインダクタ３の周囲に相当する領域に、インダクタ３の直上域を囲むように積層膜１４が環状に設けられている。本実施例における上記以外の構成は前述の第１の実施例と同様である。なお、本実施例においては、積層膜１４はインダクタ３の上方に設けられているが、積層膜１４をインダクタ３の下方に配置してもよい。
【００４４】
本実施例においては、前述の第１の実施例と比較して、積層膜１４がインダクタ３の周囲に設けられているため、積層膜１４と配線３ａとの間の容量を低減すると共に、積層膜１４内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層１５はインダクタ３が発生させる磁力線の経路に配置されていればよいため、強磁性体層１５がインダクタ３の周囲に設けられていても、内部領域１３に設けられている場合と比較して、強磁性体によるインダクタンスの向上効果が損なわれることはない。
【００４５】
次に、本発明の第４の実施例について説明する。図７は、本実施例に係る半導体集積回路を示す平面図である。図７に示すように、本実施例に係る半導体集積回路においては、前述の第３の実施例と比較して、積層膜１４の一部が除去されて断絶部１４ｂが形成されている。また、本実施例においては、インダクタ３を絶縁層２内ではなく、前述の第１の実施例と同様に絶縁層２上に形成し、インダクタ３における渦巻の外側から引き出された配線３ａが、断絶部１４ｂを通過するようにしてもよい。本実施例における上記以外の構成は前述の第１の実施例と同様である。
【００４６】
本実施例においては、前述の第３の実施例と比較して、積層膜１４に断絶部１４ｂが形成されているため、積層膜１４を周回するような渦電流が発生することがない。このため、渦電流による損失をより一層低減し、Ｑ値を向上させることができる。
【００４７】
次に、本発明の第５の実施例について説明する。図８は、本実施例に係る半導体集積回路を示す平面図である。図８に示すように、本実施例に係る半導体集積回路においては、前述の第３の実施例と同様に、インダクタ３が絶縁層２内に埋め込まれている。また、インダクタ３の内部領域１３には積層膜が設けられておらず、絶縁層２上におけるインダクタ３及びその周囲の領域の直上域に相当する領域に、複数の矩形部分１４ｃからなる積層膜１４が設けられている。積層膜１４の矩形部分１４ｃの幅は例えば１０μｍである。また、絶縁層２の表面に垂直な方向から見て、矩形部分１４ｃはその長手方向が渦巻形のインダクタ３の中心から周囲に向かう方向に沿うように放射状に配置されている本実施例における上記以外の構成は前述の第１の実施例と同様である。なお、本実施例においては、積層膜１４はインダクタ３の上方に設けられているが、積層膜１４をインダクタ３の下方に配置してもよい。
【００４８】
本実施例においては、前述の第１の実施例と比較して、積層膜１４を複数の矩形部分１４ｃに分割しているため、積層膜１４と配線３ａとの間の容量を低減すると共に、積層膜１４がインダクタ３の周回方向において断続的に配置されているため、積層膜１４内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。
【００４９】
次に、本発明の第６の実施例について説明する。図９は本実施例に係る半導体集積回路を示す平面図であり、図１０は図９に示すＣ−Ｃ線による断面図である。図９及び図１０に示すように、本実施例の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１が設けられている。多層配線層１は複数の層が積層されて形成されており、この多層配線層１の最上層である絶縁層２内に、スパイラルインダクタであるインダクタ３が設けられている。インダクタ３は１本の配線３ａがスパイラル状（渦巻状）に配置されて形成されており、配線３ａはＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４がこの順に積層されて形成されている。前述の第１の実施例と同様に、インダクタ３の巻き数は例えば３であるが、図１０においては、便宜上、配線３ａは片側２本ずつしか示していない。
【００５０】
また、絶縁層２上におけるインダクタ３の内部領域１３の直上域に相当する領域には、積層膜１４が設けられている。積層膜１４の構成は前述の第１の実施例と同様である。
【００５１】
更に、絶縁層２上におけるインダクタ３の形成領域から外れた領域には、パッド２１が形成されている。パッド２１は、例えば、フリップチップのバンプが形成されるものである。絶縁層２の表面に垂直な方向から見て、パッド２１の形状は例えば八角形であり、その外径は例えば１００μｍである。パッド２１は、積層膜１４と同様に、ＴｉＷ層９及びＣｕ層１０が積層され、Ｃｕ層１０上の中央部分にＮｉからなる強磁性体層１５が積層され、強磁性体層１５の上面及び側面を覆うように、Ｃｕ層１１及びＴｉＷ層１２が積層されて形成されている。即ち、パッド２１は積層膜１４と同層に形成されている。
【００５２】
次に、本実施例に係る半導体集積回路の製造方法について説明する。図１１（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。先ず、図１０（ａ）に示すように、半導体基板上に多層配線層１を形成する。このとき、ＳｉＯ２からなる絶縁層４上に、ＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４をこの順に積層し、これらの積層膜をパターニングして、渦巻状の配線３ａを形成する。即ち、配線３ａはＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４がこの順に積層されて形成されている。これにより、スパイラルインダクタであるインダクタ３が形成される。次に、絶縁層４上にＳｉＯ２からなる絶縁層２を形成し、インダクタ３を埋め込む。
【００５３】
次に、図１１（ａ）に示すように、絶縁膜２上の全面に、スパッタリング法によりＴｉＷ層９を形成する。次に、電気めっき法により、ＴｉＷ層９上にＣｕ層１０を形成する。
【００５４】
次に、図１１（ｂ）に示すように、Ｃｕ層１０上にレジスト２５を形成し、このレジスト２５に開口部２５ａ及び２５ｂを形成する。開口部２５ａは、後の工程において積層膜１４の強磁性体層１５を形成する予定の領域に相当し、開口部２５ｂは、後の工程においてパッド２１の強磁性体層１５を形成する予定の領域に相当する。開口部２５ａ及び２５ｂにおいてはＣｕ層１０が露出している。
【００５５】
次に、図１１（ｃ）に示すように、レジスト２５をマスクとして、Ｎｉの電気めっきを行い、Ｃｕ層１０上における開口部２５ａ及び２５ｂに相当する領域にＮｉからなる強磁性体層１５を形成する。
【００５６】
次に、図１１（ｄ）に示すように、レジスト２５を除去し、Ｃｕ層１０及び強磁性体層１５上にＣｕ層１１を形成する。そして、このＣｕ層１１上にＴｉＷ層１２を形成する。
【００５７】
次に、図１１（ｅ）に示すように、ＴｉＷ層１２上にレジスト（図示せず）を形成し、このレジストをマスクとして、ＴｉＷ層１２、Ｃｕ層１１、Ｃｕ層１０及びＴｉＷ層９をウエットエッチングすることにより、選択的に除去してパターニングする。Ｃｕ層１０及び１１のウエットエッチングは硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、ＴｉＷ層９及び１２のウエットエッチングは過酸化水素水により行うことができる。
【００５８】
これにより、図９に示すように、絶縁層２の表面に垂直な方向から見て、正方形状となる積層膜１４と、この積層膜１４の形成領域から外れた領域に、八角形状となるパッド２１とを形成する。積層膜１４及びパッド２１は、ＴｉＷ層９、Ｃｕ層１０、強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されている。そして、絶縁層２上の全面に、積層膜１４及びパッド２１を埋め込むように、ポリイミドからなる絶縁層１６（図１０参照）を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。本実施例における上記以外の構成及び製造方法は、前述の第１の実施例と同様である。
【００５９】
本実施例においては、配線３ａを渦巻状に配置することにより、スパイラルインダクタであるインダクタ３を形成することができる。そして、このインダクタ３の内部領域１３に設けられた強磁性体層１５が、インダクタ３の磁芯として作用し、インダクタ３のインダクタンス及びＱ値を向上させる。
【００６０】
また、積層膜１４を、パッド２１と同層且つ同材料により形成することにより、この積層膜１４とパッド２１とを同一工程にて形成することができる。このため、積層膜１４を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。
【００６１】
次に、本発明の第７の実施例について説明する。図１２は、本実施例に係る半導体集積回路を示す平面図であり、図１３は図１２に示すＤ−Ｄ線による断面図である。図１２及び図１３に示すように、本実施例に係る半導体集積回路は、前述の第６の実施例に係る半導体集積回路と比較して、積層膜１４がインダクタ３の内部領域１３の直上域のみならず、インダクタ３の直上域全体に形成されている点が異なっている。即ち、絶縁層２の表面に垂直な方向から見て、積層膜１４はインダクタ３を覆うように形成されている。本実施例における上記以外の構成及び製造方法は、前述の第６の実施例と同様である。
【００６２】
本実施例においては、インダクタ３を小型化した場合においても、十分な大きさの強磁性体層１５を設けることができる。また、積層膜１４を設けないと、表皮効果によりインダクタ３の半導体基板側の表面、即ち、下面に電流が集中して流れてしまい、インダクタ３の抵抗値が大きくなる。これに対して、本実施例においては、インダクタ３の直上域全体に積層膜１４が形成されているため、インダクタ３の上面にも電流が流れるようになり、インダクタ３の抵抗値が低下する。これにより、インダクタ３のＱ値がより一層向上する。
【００６３】
【発明の効果】
以上詳述したように、本発明によれば、強磁性体層の下面を配線の上面よりも低くし、強磁性体層の上面を配線の下面よりも高くすることにより、強磁性体層の少なくとも一部が配線と同層になり、スパイラルインダクタのインダクタンス及びＱ値をより一層向上させることができる。また、積層膜の下面を配線の下面以下の位置とし、積層膜の上面を配線の上面以上の位置とすることにより、積層膜の上面及び下面と配線との間に寄生容量が発生せず、スパイラルインダクタのインダクタンス及びＱ値をより一層向上させることができる。これにより、インダクタのインダクタンス及びＱ値が高く、小型化が可能な半導体集積回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体集積回路を示す平面図である。
【図２】（ａ）は図１に示すＡ−Ａ線による断面図であり、（ｂ）は図１に示すＢ−Ｂ線による断面図である。
【図３】（ａ）乃至（ｅ）は、本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図２（ａ）の一部に相当する部分を示す。
【図４】（ａ）及び（ｂ）は本発明の第１の実施例の変形例に係る半導体集積回路を示す断面図であり、（ａ）は図１に示すＡ−Ａ線による断面図に相当し、（ｂ）は図１に示すＢ−Ｂ線による断面図に相当する。
【図５】本発明の第２の実施例に係る半導体集積回路を示す平面図である。
【図６】本発明の第３の実施例に係る半導体集積回路を示す平面図である。
【図７】本発明の第４の実施例に係る半導体集積回路を示す平面図である。
【図８】本発明の第５の実施例に係る半導体集積回路を示す平面図である。
【図９】本発明の第６の実施例に係る半導体集積回路を示す平面図である。
【図１０】図９に示すＣ−Ｃ線による断面図である
【図１１】（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。
【図１２】本発明の第７の実施例に係る半導体集積回路を示す平面図である。
【図１３】図１２に示すＤ−Ｄ線による断面図である
【図１４】従来の半導体集積回路を示す平面図である。
【図１５】図１４に示すＥ−Ｅ線による断面図である。
【符号の説明】
１；多層配線層
２、４；絶縁層
２ａ；開口部
３；インダクタ
３ａ、５、８；配線
６、７；ビア
９、１２；ＴｉＷ層
１０、１１；Ｃｕ層
１３；内部領域
１４；積層膜
１４ａ；部分
１４ｂ；断絶部
１４ｃ；矩形部分
１５；強磁性体層
１６；絶縁層
１７；配線本体層
１８；レジスト
１８ａ；開口部
１９；金属層
２１；パッド
２２、２４；ＴｉＷ層
２３；Ｃｕ層
２５；レジスト
２５ａ、２５ｂ；開口部
１０１；多層配線層
１０２；最上層
１０３；インダクタ
１０４、１０５、１０６；絶縁層
１０７；配線本体層
１０８；ＴｉＷ層
【発明の属する技術分野】
本発明はインダクタを備えた半導体集積回路及びその製造方法に関し、特に、インダクタのインダクタンス及びＱ値の向上を図った半導体集積回路及びその製造方法に関する。
【０００２】
【従来の技術】
図１４は従来の半導体集積回路を示す平面図であり、図１５は図１４に示すＥ−Ｅ線による断面図である。図１４及び図１５に示すように、この従来の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１０１が設けられており、この多層配線層１０１の最上層１０２に、スパイラルインダクタであるインダクタ１０３が設けられている。即ち、多層配線層１０１中に設けられたＳｉＯ２からなる絶縁層１０４上に、１本の配線が渦巻状に配置されたインダクタ１０３が設けられており、このインダクタ１０３を覆うようにＳｉＯ２からなる絶縁層１０５が設けられている。そして、絶縁層１０５上にはポリイミドからなる絶縁層１０６が設けられている。なお、図１４においては、絶縁層１０５及び１０６は図示を省略されている。
【０００３】
そして、インダクタ１０３を構成する配線は、銅又はアルミニウムからなる配線本体層１０７の上面及び下面に、ＴｉＷ層１０８が被覆されて形成されている。このように、インダクタ１０３を多層配線層１０１の最上層１０２に設ける理由は、インダクタ１０３と半導体基板との間の寄生容量を可及的に少なくすると共に、インダクタ１０３の配線の厚さを可及的に厚くして直列抵抗を下げ、インダクタ１０３のＱ値を向上させるためである。
【０００４】
しかしながら、この従来の半導体集積回路においては、以下に示す問題点がある。インダクタ１０３を多層配線層１０１の最上層１０２に配置しても、最上層１０２の厚さは最大で１０μｍ程度であるため、インダクタ１０３の厚さは数μｍが上限である。このため、インダクタンスの損失が大きく、Ｑ値が５乃至１０程度と低かった。また、例えば１０ｎＨのインダクタンスを得るためには、インダクタ１０３の大きさを、一辺の長さが２００乃至３００μｍの正方形のスパイラル（渦巻）とする必要があり、インダクタ１０３の占有面積が極めて大きくなった。これにより、半導体集積回路の微細化が阻害されていた。
【０００５】
そこで、実開平３−２８７５８号公報には、インダクタの上層に強磁性体層を設ける技術が開示されている。実開平３−２８７５８号公報において、この強磁性体層は、配線がなす渦巻の内部に相当する領域の直上域に設けられている。また、実開平４−６３６５３号公報には、インダクタの上方又は下方に、強磁性体層を設ける技術が開示されている。実開平４−６３６５３号公報においては、基板の表面に垂直な方向から見て、強磁性体層はインダクタを覆うように設けられている。更に、特開昭６１−１６１７６７号公報にも、インダクタの上方に強磁性体層を設ける技術が開示されている。特開昭６１−１６１７６７号公報には、強磁性体層を設けることにより、インダクタのインダクタンスが増大すると記載されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示すような問題点がある。実開平３−２８７５８号公報、実開平４−６３６５３号公報及び特開昭６１−１６１７６７号公報に記載されている半導体集積回路においても、インダクタのインダクタンス及びＱ値の大きさが不十分であり、所定のインダクタンスを得るためには大きな面積のインダクタを必要とする。この結果、半導体集積回路の微細化を十分に図ることができない。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、インダクタのインダクタンス及びＱ値が高く、小型化が可能な半導体集積回路及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体集積回路は、基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て前記インダクタの内部に設けられた第１の金属層と、この第１の金属層上に選択的に設けられた強磁性体層と、この強磁性体層の上面及び側面を覆うように設けられた第２の金属層と、を有し、前記第１の金属層の下面は前記インダクタの下面と同一高さ又はそれよりも低く、前記第２の金属層の上面は前記インダクタの上面と同一高さ又はそれよりも高く、前記強磁性体層の下面は前記インダクタの上面よりも低く、前記インダクタの上面は前記インダクタの下面よりも高いことを特徴とする。
【０００９】
本発明においては、インダクタの内部に、第１の金属層、強磁性体層及び第２の金属層からなる積層膜を設けている。そして、強磁性体層がインダクタの磁芯として作用し、インダクタのインダクタンス及びＱ値を向上させることができる。また、強磁性体層を第１及び第２の金属層で被覆することにより、強磁性体層を形成する材料が半導体集積回路内の他の領域に拡散することを防止すると共に、この材料が半導体集積回路の製造装置を汚染することを防止できる。更に、強磁性体層の下面をインダクタの上面よりも低くし、強磁性体層の上面をインダクタの下面よりも高くすることにより、強磁性体層の少なくとも一部がインダクタと同層になり、インダクタのインダクタンス及びＱ値をより一層向上させることができる。更にまた、積層膜の下面、即ち第１の金属層の下面が、インダクタの下面と同一高さ又はそれよりも低く、積層膜の上面、即ち第２の金属層の上面が、インダクタの上面と同一高さ又はそれよりも高いため、積層膜の上面及び下面とインダクタとの間に寄生容量が発生せず、インダクタのインダクタンス及びＱ値をより一層向上させることができる。
【００１０】
また、本発明に係る半導体集積回路においては、基板の表面に垂直な方向から見て、前記強磁性体層が複数の部分に分割されていてもよい。これにより、強磁性体層内に渦電流が流れることを抑制でき、渦電流によるインダクタンスの損失を抑制することができる。
【００１１】
本発明に係る他の半導体集積回路は、基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て、前記インダクタと重ならずに前記インダクタを囲むように設けられた強磁性体層と、を有することを特徴とする。
【００１２】
本発明においては、強磁性体層をインダクタの内部又は直上域若しくは直下域ではなく、インダクタを囲むように設けることにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制している。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層はインダクタが発生させる磁力線の経路に配置されていればよいため、強磁性体層がインダクタの周囲に設けられていても、内部に設けられている場合と比較して、強磁性体によるインダクタンス向上効果がそれほど損なわれることはない。
【００１３】
また、前記強磁性体層が前記インダクタの周回方向において断続的に配置されていることが好ましい。これにより、インダクタの周囲を周回する強磁性体層内の渦電流の発生を防止し、Ｑ値の低減をより一層抑制することができる。
【００１４】
本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、前記インダクタの上方又は下方に配置された複数の短冊状の強磁性体層と、を有し、前記基板の表面に垂直な方向から見て、前記複数の短冊状の強磁性体層はその長手方向が前記インダクタの中心から周囲に向かう方向に沿うように放射状に配置されていることを特徴とする。
【００１５】
本発明においては、複数の短冊状の強磁性体層を放射状に配置することにより、強磁性体層とインダクタとの間の容量を低減すると共に、強磁性体層内に渦電流が流れることを抑制することができる。
【００１６】
本発明に係る更に他の半導体集積回路は、基板上に設けられたインダクタと、このインダクタを覆うように設けられた絶縁体層と、この絶縁体層上における前記インダクタの内部の直上域を含む領域に設けられた強磁性体層と、前記強磁性層を形成する材料からなり前記絶縁体層上における前記インダクタの直上域から外れた領域に前記強磁性体層と同層に設けられたパッドと、を有することを特徴とする。
【００１７】
本発明においては、強磁性体層がインダクタの磁芯となっている。これにより、インダクタのインダクタンス及びＱ値を向上させることができる。また、強磁性体層をパッドと同層且つ同材料により形成することにより、この強磁性体層とパッドとを同一工程にて形成することができ、強磁性体層を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。
【００１８】
また、前記基板の表面に垂直な方向から見て、前記強磁性体層が前記インダクタを覆うように設けられていてもよい。これにより、インダクタが小さい場合においても、十分な大きさの強磁性体層を設けることができる。
【００１９】
本発明に係る半導体集積回路の製造方法は、基板上に第１の金属層を形成する工程と、この第１の金属層上に選択的に強磁性体層を形成する工程と、この選択的に形成された強磁性体層を覆うように第２の金属層を形成する工程と、前記第１及び第２の金属層を選択的に除去してパターニングし、前記第１の金属層、前記強磁性体層及び前記第２の金属層が積層されてなる積層膜を形成すると共にこの積層膜と同層でありこの積層膜を囲むように配置されたインダクタを形成する工程と、を有することを特徴とする。
【００２０】
また、本発明に係る半導体集積回路の製造方法は、前記第１の金属層を形成する工程の前に、前記基板の表面における前記積層膜を形成する予定の領域にその深さが前記第１の金属層と前記強磁性体層の合計膜厚よりも小さい凹部を形成する工程を有していてもよい。
【００２１】
本発明に係る他の半導体集積回路の製造方法は、基板上にインダクタを形成する工程と、このインダクタを覆うように絶縁体層を形成する工程と、この絶縁体層上に強磁性体からなる膜を形成する工程と、この膜を選択的に除去してパターニングし、前記絶縁体層上における前記インダクタの内部の直上域を含む領域に強磁性体層を形成すると共に前記絶縁体層上における前記インダクタの直上域から外れた領域にパッドを形成する工程と、を有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施例について説明する。図１は本実施例に係る半導体集積回路を示す平面図であり、図２（ａ）は図１に示すＡ−Ａ線による断面図であり、（ｂ）は図１に示すＢ−Ｂ線による断面図である。
【００２３】
図１並びに図２（ａ）及び（ｂ）に示すように、本実施例の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１が設けられている。多層配線層１は複数の層が積層されて形成されており、この多層配線層１の最上層である絶縁層２上に、スパイラルインダクタであるインダクタ３が設けられている。
インダクタ３は１本の配線３ａがスパイラル状（渦巻状）に配置されて形成されている。絶縁層２の膜厚は例えば１．５μｍであり、インダクタ３の外形は例えば一辺の長さが１００μｍの正方形であり、内形は例えば一辺の長さが４０乃至６０μｍの正方形であり、配線３ａの幅は例えば５乃至１０μｍであり、インダクタ３の巻き数は例えば３である。なお、図２（ａ）においては、便宜上、配線３ａは片側２本ずつしか示していない。また、絶縁層２の下方には絶縁層４が設けられている。絶縁層２及び４は例えばＳｉＯ２により形成されている。
【００２４】
また、絶縁層２におけるインダクタ３から離れた領域には配線５が埋め込まれており、絶縁層２における配線５の上方に相当する部分には、ビア６が形成されている。配線３ａの一端は、インダクタ３の外側からこのビア６まで引き出され、ビア６を介して配線５に接続されている。また、絶縁層２におけるインダクタ３内の領域にはビア７が形成されており、配線３ａの他端はこのビア７を介して、インダクタ３よりも下層に配置された配線８に接続されている。即ち、配線５、ビア６、配線３ａにおける渦巻の外側、配線３ａにおける渦巻の内側、ビア７及び配線８がこの順に接続されている。
【００２５】
配線３ａ、５及び８は、下層側から順に、ＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２が積層されて形成されている。ＴｉＷ層９及び１２の膜厚は例えば０．０５乃至０．１μｍであり、Ｃｕ層１０及び１１の膜厚は例えば０．２乃至０．４μｍであり、配線３ａ、５及び８の膜厚は例えば０．５乃至１．０μｍである。なお、Ｃｕ層１０及び１１は配線本体層１７を形成している。また、ＴｉＷ層９及び１２は配線本体層１７のバリアメタルであり、ＴｉＷ層９はＣｕ層とＳｉＯ２からなる絶縁層２との間の密着性を向上させる機能がある。
【００２６】
更に、絶縁層２上におけるインダクタ３の内部領域、即ち、配線３ａがなす渦巻の内部（以下、内部領域１３という）には、積層膜１４が設けられている。内部領域１３は例えば一辺の長さが４０乃至６０μｍの正方形の領域であり、積層膜１４の形状は、例えば一辺の長さが３０乃至５０μｍの正方形である。積層膜１４の下面及び配線３ａの下面は同一平面上にあり、絶縁層２の上面に接している。この積層膜１４においては、下層側から順に、ＴｉＷ層９及びＣｕ層１０が設けられている。そして、Ｃｕ層１０上における中央部には、Ｎｉからなる強磁性体層１５が設けられており、この強磁性体層１５の側面及び上面を覆うように、Ｃｕ層１１及びＴｉＷ層１２が設けられている。強磁性体層１５の膜厚は例えば３乃至５μｍである。
【００２７】
このため、強磁性体層１５の下面は配線層３ａの上面よりも低くなっており、強磁性体層１５の上面は配線層３ａの下面よりも高くなっている。従って、強磁性体層１５の下部は配線層３ａと同層となっている。また、強磁性体層１５の上面は配線層３ａの上面よりも高くなっており、従って、積層膜１４の上面は配線層３ａの上面よりも高くなっている。
【００２８】
更にまた、インダクタ３及び積層膜１４を覆うように、例えばポリイミドからなる絶縁層１６が設けられている。なお、図１においては、絶縁層１６は図示を省略されている。なお、半導体基板（図示せず）の表面には、トランジスタ等の素子が形成されていてもよい。
【００２９】
なお、本実施例においては、渦巻状の配線の巻き数が３である例を示したが、本発明はこれに限定されず、４以上又は２以下であってもよく、１以下であってもよい。また、渦巻の形状は正方形に限定されず、例えば、正方形以外の多角形又は円形であってもよい。更に、上述の各部の寸法は一例であり、本発明はこれに限定されない。更にまた、強磁性体層はＮｉ以外の強磁性体、例えばＣｏにより形成されていてもよく、配線はＣｕ以外の導電性材料、例えばＡｌにより形成されていてもよい。更にまた、絶縁膜２はＳｉＯＮにより形成されていてもよい。
【００３０】
次に、本実施例に係る半導体集積回路の製造方法について説明する。図３（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図２（ａ）の一部に相当する部分を示す。先ず、図３（ａ）に示すように、半導体基板上に多層配線層１（図２（ａ）参照）を形成する。このとき、多層配線層１の最上層をなす絶縁層２の内部に、配線５（図２（ｂ）参照）及び配線８（図１参照）を埋め込み、絶縁層２における配線５及び８の直上域に、エッチングにより夫々ビア６及び７（図１参照）を形成する。このとき、配線５及び８が、夫々ビア６及び７を形成する際のエッチングストッパ層となる。そして、絶縁膜２上の全面に、スパッタリング法によりＴｉＷ層９を形成する。次に、電気めっき法により、ＴｉＷ層９上にＣｕ層１０を形成する。
【００３１】
次に、図３（ｂ）に示すように、Ｃｕ層１０上にレジスト１８を形成し、このレジスト１８における後の工程において強磁性体層１５を形成する予定の領域に、開口部１８ａを形成する。開口部１８ａにおいてはＣｕ層１０が露出している。
【００３２】
次に、図３（ｃ）に示すように、レジスト１８をマスクとして、Ｎｉの電気めっきを行い、Ｃｕ層１０上における開口部１８ａに相当する領域にＮｉからなる強磁性体層１５を形成する。
【００３３】
次に、図３（ｄ）に示すように、レジスト１８を除去し、Ｃｕ層１０及び強磁性体層１５上にＣｕ層１１を形成する。そして、このＣｕ層１１上にＴｉＷ層１２を形成する。
【００３４】
次に、図３（ｅ）に示すように、ＴｉＷ層１２上にレジスト（図示せず）を形成し、このレジストをマスクとして、ＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２をウエットエッチングして選択的に除去してパターニングする。Ｃｕ層１０及び１１のウエットエッチングは硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、ＴｉＷ層９及び１２のウエットエッチングは過酸化水素水により行うことができる。
【００３５】
これにより、半導体基板の表面に垂直な方向、即ち、絶縁層２の表面に垂直な方向から見て、正方形状となる積層膜１４と、この積層膜１４の周囲に渦巻状に配置され、ビア６及び７により夫々配線５及び８に接続された配線３ａとを形成する。積層膜１４はＴｉＷ層９、Ｃｕ層１０、強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されており、配線３ａはＴｉＷ層９、Ｃｕ層１０、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されている。そして、絶縁層２上の全面に、積層膜１４及び配線３ａを埋め込むように、ポリイミドからなる絶縁層１６を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。
【００３６】
本実施例においては、配線３ａを渦巻状に配置することにより、スパイラルインダクタであるインダクタ３が形成されている。そして、このインダクタ３の内部領域１３に設けられた強磁性体層１５が、インダクタ３の磁芯として作用し、インダクタ３のインダクタンス及びＱ値を向上させることができる。実際に実験した結果、図１に示す本実施例の半導体集積回路は、図１４に示す従来の半導体集積回路と比較して、Ｑ値が約２倍になった。
【００３７】
また、強磁性体層１５をＣｕ層９及び１０で被覆することにより、強磁性体層１５を形成するＮｉが半導体集積回路内の他の領域に拡散することがなく、また、半導体集積回路の製造工程において、製造装置を汚染することがない。
【００３８】
更に、強磁性体層１５の下部は配線層３ａと同層となっているため、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。更にまた、積層膜１４の下面が配線３ａの下面と同一平面にあり、積層膜１４の上面が配線層３ａの上面よりも高くなっているため、積層膜１４の上面及び下面と配線３ａとの間に寄生容量が発生せず、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。
【００３９】
次に、前述の第１の実施例の変形例について説明する。本変形例に係る半導体集積回路を示す平面図は図１と同様な図である。また、図４（ａ）及び（ｂ）は本変形例に係る半導体集積回路を示す断面図であり、（ａ）は図１に示すＡ−Ａ線による断面図に相当し、（ｂ）は図１に示すＢ−Ｂ線による断面図に相当する。図４（ａ）及び（ｂ）に示すように、本変形例においては、絶縁層２における積層膜１４の直下域に金属層１９が設けられており、絶縁層２における金属層１９の直上域に開口部２ａが形成されている。そして、この開口部２ａに、絶縁膜１４の下部が埋め込まれている。金属層１９は配線５と同層であり、同じ材料により形成されている。金属層１９は配線５と同時に形成され、開口部２ａは、ビア６及び７と同時に形成される。開口部２ａの形成に際しては、金属層１９がエッチングストッパ層となる。本変形例における上記以外の構成及び製造方法は、前述の第１の実施例と同様である。
【００４０】
本変形例においては、前述の第１の実施例と比較して、積層膜１４を配線３ａに対して相対的に低くすることができるため、強磁性体層１５における配線３ａと同層となる部分が拡大する。これにより、インダクタ３のインダクタンス及びＱ値をより一層向上させることができる。
【００４１】
次に、本発明の第２の実施例について説明する。図５は、本実施例に係る半導体集積回路を示す平面図である。図５に示すように、本実施例に係る半導体集積回路においては、前述の第１の実施例と比較して、積層膜１４が複数の部分１４ａから構成されている。絶縁層２の表面に垂直な方向から見て、部分１４ａは例えば１辺の長さが５乃至１０μｍの矩形であり、インダクタ３の内部領域１３に例えばマトリクス状に配列されている。本実施例における上記以外の構成は前述の第１の実施例と同様である。
【００４２】
本実施例においては、前述の第１の実施例と比較して、積層膜１４が複数の部分１４ａに分割されているため、積層膜１４と配線３ａとの間の容量を低減できると共に、積層膜１４内に渦電流が発生することを抑制できる。これにより、インダクタ３のインダクタンス及びＱ値がより一層向上する。
【００４３】
次に、本発明の第３の実施例について説明する。図６は、本実施例に係る半導体集積回路を示す平面図である。図６に示すように、本実施例に係る半導体集積回路においては、前述の第１の実施例と比較して、インダクタ３が絶縁層２内に埋め込まれている。従って、絶縁層２にビア６（図１参照）は形成されておらず、配線３ａは配線５（図１参照）に同層で接続されている。また、インダクタ３の内部領域１３には積層膜が設けられておらず、絶縁層２上におけるインダクタ３の周囲に相当する領域に、インダクタ３の直上域を囲むように積層膜１４が環状に設けられている。本実施例における上記以外の構成は前述の第１の実施例と同様である。なお、本実施例においては、積層膜１４はインダクタ３の上方に設けられているが、積層膜１４をインダクタ３の下方に配置してもよい。
【００４４】
本実施例においては、前述の第１の実施例と比較して、積層膜１４がインダクタ３の周囲に設けられているため、積層膜１４と配線３ａとの間の容量を低減すると共に、積層膜１４内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。なお、強磁性体層１５はインダクタ３が発生させる磁力線の経路に配置されていればよいため、強磁性体層１５がインダクタ３の周囲に設けられていても、内部領域１３に設けられている場合と比較して、強磁性体によるインダクタンスの向上効果が損なわれることはない。
【００４５】
次に、本発明の第４の実施例について説明する。図７は、本実施例に係る半導体集積回路を示す平面図である。図７に示すように、本実施例に係る半導体集積回路においては、前述の第３の実施例と比較して、積層膜１４の一部が除去されて断絶部１４ｂが形成されている。また、本実施例においては、インダクタ３を絶縁層２内ではなく、前述の第１の実施例と同様に絶縁層２上に形成し、インダクタ３における渦巻の外側から引き出された配線３ａが、断絶部１４ｂを通過するようにしてもよい。本実施例における上記以外の構成は前述の第１の実施例と同様である。
【００４６】
本実施例においては、前述の第３の実施例と比較して、積層膜１４に断絶部１４ｂが形成されているため、積層膜１４を周回するような渦電流が発生することがない。このため、渦電流による損失をより一層低減し、Ｑ値を向上させることができる。
【００４７】
次に、本発明の第５の実施例について説明する。図８は、本実施例に係る半導体集積回路を示す平面図である。図８に示すように、本実施例に係る半導体集積回路においては、前述の第３の実施例と同様に、インダクタ３が絶縁層２内に埋め込まれている。また、インダクタ３の内部領域１３には積層膜が設けられておらず、絶縁層２上におけるインダクタ３及びその周囲の領域の直上域に相当する領域に、複数の矩形部分１４ｃからなる積層膜１４が設けられている。積層膜１４の矩形部分１４ｃの幅は例えば１０μｍである。また、絶縁層２の表面に垂直な方向から見て、矩形部分１４ｃはその長手方向が渦巻形のインダクタ３の中心から周囲に向かう方向に沿うように放射状に配置されている本実施例における上記以外の構成は前述の第１の実施例と同様である。なお、本実施例においては、積層膜１４はインダクタ３の上方に設けられているが、積層膜１４をインダクタ３の下方に配置してもよい。
【００４８】
本実施例においては、前述の第１の実施例と比較して、積層膜１４を複数の矩形部分１４ｃに分割しているため、積層膜１４と配線３ａとの間の容量を低減すると共に、積層膜１４がインダクタ３の周回方向において断続的に配置されているため、積層膜１４内に渦電流が流れることを抑制することができる。これにより、インダクタンスの損失を低減することができる。
【００４９】
次に、本発明の第６の実施例について説明する。図９は本実施例に係る半導体集積回路を示す平面図であり、図１０は図９に示すＣ−Ｃ線による断面図である。図９及び図１０に示すように、本実施例の半導体集積回路においては、半導体基板（図示せず）上に多層配線層１が設けられている。多層配線層１は複数の層が積層されて形成されており、この多層配線層１の最上層である絶縁層２内に、スパイラルインダクタであるインダクタ３が設けられている。インダクタ３は１本の配線３ａがスパイラル状（渦巻状）に配置されて形成されており、配線３ａはＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４がこの順に積層されて形成されている。前述の第１の実施例と同様に、インダクタ３の巻き数は例えば３であるが、図１０においては、便宜上、配線３ａは片側２本ずつしか示していない。
【００５０】
また、絶縁層２上におけるインダクタ３の内部領域１３の直上域に相当する領域には、積層膜１４が設けられている。積層膜１４の構成は前述の第１の実施例と同様である。
【００５１】
更に、絶縁層２上におけるインダクタ３の形成領域から外れた領域には、パッド２１が形成されている。パッド２１は、例えば、フリップチップのバンプが形成されるものである。絶縁層２の表面に垂直な方向から見て、パッド２１の形状は例えば八角形であり、その外径は例えば１００μｍである。パッド２１は、積層膜１４と同様に、ＴｉＷ層９及びＣｕ層１０が積層され、Ｃｕ層１０上の中央部分にＮｉからなる強磁性体層１５が積層され、強磁性体層１５の上面及び側面を覆うように、Ｃｕ層１１及びＴｉＷ層１２が積層されて形成されている。即ち、パッド２１は積層膜１４と同層に形成されている。
【００５２】
次に、本実施例に係る半導体集積回路の製造方法について説明する。図１１（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。先ず、図１０（ａ）に示すように、半導体基板上に多層配線層１を形成する。このとき、ＳｉＯ２からなる絶縁層４上に、ＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４をこの順に積層し、これらの積層膜をパターニングして、渦巻状の配線３ａを形成する。即ち、配線３ａはＴｉＷ層２２、Ｃｕ層２３及びＴｉＷ層２４がこの順に積層されて形成されている。これにより、スパイラルインダクタであるインダクタ３が形成される。次に、絶縁層４上にＳｉＯ２からなる絶縁層２を形成し、インダクタ３を埋め込む。
【００５３】
次に、図１１（ａ）に示すように、絶縁膜２上の全面に、スパッタリング法によりＴｉＷ層９を形成する。次に、電気めっき法により、ＴｉＷ層９上にＣｕ層１０を形成する。
【００５４】
次に、図１１（ｂ）に示すように、Ｃｕ層１０上にレジスト２５を形成し、このレジスト２５に開口部２５ａ及び２５ｂを形成する。開口部２５ａは、後の工程において積層膜１４の強磁性体層１５を形成する予定の領域に相当し、開口部２５ｂは、後の工程においてパッド２１の強磁性体層１５を形成する予定の領域に相当する。開口部２５ａ及び２５ｂにおいてはＣｕ層１０が露出している。
【００５５】
次に、図１１（ｃ）に示すように、レジスト２５をマスクとして、Ｎｉの電気めっきを行い、Ｃｕ層１０上における開口部２５ａ及び２５ｂに相当する領域にＮｉからなる強磁性体層１５を形成する。
【００５６】
次に、図１１（ｄ）に示すように、レジスト２５を除去し、Ｃｕ層１０及び強磁性体層１５上にＣｕ層１１を形成する。そして、このＣｕ層１１上にＴｉＷ層１２を形成する。
【００５７】
次に、図１１（ｅ）に示すように、ＴｉＷ層１２上にレジスト（図示せず）を形成し、このレジストをマスクとして、ＴｉＷ層１２、Ｃｕ層１１、Ｃｕ層１０及びＴｉＷ層９をウエットエッチングすることにより、選択的に除去してパターニングする。Ｃｕ層１０及び１１のウエットエッチングは硫酸と過酸化水素との混合液である硫酸過水を使用すればよく、ＴｉＷ層９及び１２のウエットエッチングは過酸化水素水により行うことができる。
【００５８】
これにより、図９に示すように、絶縁層２の表面に垂直な方向から見て、正方形状となる積層膜１４と、この積層膜１４の形成領域から外れた領域に、八角形状となるパッド２１とを形成する。積層膜１４及びパッド２１は、ＴｉＷ層９、Ｃｕ層１０、強磁性体層１５、Ｃｕ層１１及びＴｉＷ層１２が積層されて構成されている。そして、絶縁層２上の全面に、積層膜１４及びパッド２１を埋め込むように、ポリイミドからなる絶縁層１６（図１０参照）を形成する。これにより、本実施例に係る半導体集積回路を製造することができる。本実施例における上記以外の構成及び製造方法は、前述の第１の実施例と同様である。
【００５９】
本実施例においては、配線３ａを渦巻状に配置することにより、スパイラルインダクタであるインダクタ３を形成することができる。そして、このインダクタ３の内部領域１３に設けられた強磁性体層１５が、インダクタ３の磁芯として作用し、インダクタ３のインダクタンス及びＱ値を向上させる。
【００６０】
また、積層膜１４を、パッド２１と同層且つ同材料により形成することにより、この積層膜１４とパッド２１とを同一工程にて形成することができる。このため、積層膜１４を形成するための特別な工程が不要になる。これにより、半導体集積回路の製造が容易になり、製造コストを低減することができる。
【００６１】
次に、本発明の第７の実施例について説明する。図１２は、本実施例に係る半導体集積回路を示す平面図であり、図１３は図１２に示すＤ−Ｄ線による断面図である。図１２及び図１３に示すように、本実施例に係る半導体集積回路は、前述の第６の実施例に係る半導体集積回路と比較して、積層膜１４がインダクタ３の内部領域１３の直上域のみならず、インダクタ３の直上域全体に形成されている点が異なっている。即ち、絶縁層２の表面に垂直な方向から見て、積層膜１４はインダクタ３を覆うように形成されている。本実施例における上記以外の構成及び製造方法は、前述の第６の実施例と同様である。
【００６２】
本実施例においては、インダクタ３を小型化した場合においても、十分な大きさの強磁性体層１５を設けることができる。また、積層膜１４を設けないと、表皮効果によりインダクタ３の半導体基板側の表面、即ち、下面に電流が集中して流れてしまい、インダクタ３の抵抗値が大きくなる。これに対して、本実施例においては、インダクタ３の直上域全体に積層膜１４が形成されているため、インダクタ３の上面にも電流が流れるようになり、インダクタ３の抵抗値が低下する。これにより、インダクタ３のＱ値がより一層向上する。
【００６３】
【発明の効果】
以上詳述したように、本発明によれば、強磁性体層の下面を配線の上面よりも低くし、強磁性体層の上面を配線の下面よりも高くすることにより、強磁性体層の少なくとも一部が配線と同層になり、スパイラルインダクタのインダクタンス及びＱ値をより一層向上させることができる。また、積層膜の下面を配線の下面以下の位置とし、積層膜の上面を配線の上面以上の位置とすることにより、積層膜の上面及び下面と配線との間に寄生容量が発生せず、スパイラルインダクタのインダクタンス及びＱ値をより一層向上させることができる。これにより、インダクタのインダクタンス及びＱ値が高く、小型化が可能な半導体集積回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体集積回路を示す平面図である。
【図２】（ａ）は図１に示すＡ−Ａ線による断面図であり、（ｂ）は図１に示すＢ−Ｂ線による断面図である。
【図３】（ａ）乃至（ｅ）は、本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図であり、図２（ａ）の一部に相当する部分を示す。
【図４】（ａ）及び（ｂ）は本発明の第１の実施例の変形例に係る半導体集積回路を示す断面図であり、（ａ）は図１に示すＡ−Ａ線による断面図に相当し、（ｂ）は図１に示すＢ−Ｂ線による断面図に相当する。
【図５】本発明の第２の実施例に係る半導体集積回路を示す平面図である。
【図６】本発明の第３の実施例に係る半導体集積回路を示す平面図である。
【図７】本発明の第４の実施例に係る半導体集積回路を示す平面図である。
【図８】本発明の第５の実施例に係る半導体集積回路を示す平面図である。
【図９】本発明の第６の実施例に係る半導体集積回路を示す平面図である。
【図１０】図９に示すＣ−Ｃ線による断面図である
【図１１】（ａ）乃至（ｅ）は本実施例に係る半導体集積回路の製造方法をその工程順に示す断面図である。
【図１２】本発明の第７の実施例に係る半導体集積回路を示す平面図である。
【図１３】図１２に示すＤ−Ｄ線による断面図である
【図１４】従来の半導体集積回路を示す平面図である。
【図１５】図１４に示すＥ−Ｅ線による断面図である。
【符号の説明】
１；多層配線層
２、４；絶縁層
２ａ；開口部
３；インダクタ
３ａ、５、８；配線
６、７；ビア
９、１２；ＴｉＷ層
１０、１１；Ｃｕ層
１３；内部領域
１４；積層膜
１４ａ；部分
１４ｂ；断絶部
１４ｃ；矩形部分
１５；強磁性体層
１６；絶縁層
１７；配線本体層
１８；レジスト
１８ａ；開口部
１９；金属層
２１；パッド
２２、２４；ＴｉＷ層
２３；Ｃｕ層
２５；レジスト
２５ａ、２５ｂ；開口部
１０１；多層配線層
１０２；最上層
１０３；インダクタ
１０４、１０５、１０６；絶縁層
１０７；配線本体層
１０８；ＴｉＷ層
Claims (19)
- 基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て前記インダクタの内部に設けられた第１の金属層と、この第１の金属層上に選択的に設けられた強磁性体層と、この強磁性体層の上面及び側面を覆うように設けられた第２の金属層と、を有し、前記第１の金属層の下面は前記インダクタの下面と同一高さ又はそれよりも低く、前記第２の金属層の上面は前記インダクタの上面と同一高さ又はそれよりも高く、前記強磁性体層の下面は前記インダクタの上面よりも低く、前記インダクタの上面は前記インダクタの下面よりも高いことを特徴とする半導体集積回路。
- 前記基板の表面に垂直な方向から見て、前記強磁性体層が複数の部分に分割されていることを特徴とする請求項１に記載の半導体集積回路。
- 前記基板上に多層配線層が設けられており、前記インダクタ並びに前記第１の金属層、強磁性体層及び第２の金属層からなる積層膜は、前記多層配線層の最上層に形成されていることを特徴とする請求項１又は２に記載の半導体集積回路。
- 前記インダクタ、前記第１の金属層及び前記第２の金属層が銅又はアルミニウムにより形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路。
- 基板上に設けられたインダクタと、前記基板の表面に垂直な方向から見て、前記インダクタと重ならずに前記インダクタを囲むように設けられた強磁性体層と、を有することを特徴とする半導体集積回路。
- 前記強磁性体層が前記インダクタの周回方向において断続的に配置されていることを特徴とする請求項５に記載の半導体集積回路。
- 前記基板上に多層配線層が設けられており、前記強磁性体層は、前記インダクタと同層又は前記インダクタが形成されている層に隣接する層に形成されていることを特徴とする請求項５又は６に記載の半導体集積回路。
- 基板上に設けられたインダクタと、前記インダクタの上方又は下方に配置された複数の短冊状の強磁性体層と、を有し、前記基板の表面に垂直な方向から見て、前記複数の短冊状の強磁性体層はその長手方向が前記インダクタの中心から周囲に向かう方向に沿うように放射状に配置されていることを特徴とする半導体集積回路。
- 前記基板上に多層配線層が設けられており、前記強磁性体層は、前記インダクタが形成されている層に隣接する層に形成されていることを特徴とする請求項８に記載の半導体集積回路。
- 基板上に設けられたインダクタと、このインダクタを覆うように設けられた絶縁体層と、この絶縁体層上における前記インダクタの内部の直上域を含む領域に設けられた強磁性体層と、前記強磁性層を形成する材料からなり前記絶縁体層上における前記インダクタの直上域から外れた領域に前記強磁性体層と同層に設けられたパッドと、を有することを特徴とする半導体集積回路。
- 前記基板の表面に垂直な方向から見て、前記強磁性体層が前記インダクタを覆うように設けられていることを特徴とする請求項１０に記載の半導体集積回路。
- 前記基板上に多層配線層が設けられており、前記強磁性体層及びパッドは、前記多層配線層の最上層に形成されていることを特徴とする請求項１０又は１１に記載の半導体集積回路。
- 前記インダクタがスパイラルインダクタであることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体集積回路。
- 前記強磁性体層がニッケルにより形成されていることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体集積回路。
- 前記インダクタが銅又はアルミニウムにより形成されていることを特徴とする請求項５乃至１４のいずれか１項に記載の半導体集積回路。
- 基板上に第１の金属層を形成する工程と、この第１の金属層上に選択的に強磁性体層を形成する工程と、この選択的に形成された強磁性体層を覆うように第２の金属層を形成する工程と、前記第１及び第２の金属層を選択的に除去してパターニングし、前記第１の金属層、前記強磁性体層及び前記第２の金属層が積層されてなる積層膜を形成すると共にこの積層膜と同層でありこの積層膜を囲むように配置されたインダクタを形成する工程と、を有することを特徴とする半導体集積回路の製造方法。
- 前記第１の金属層を形成する工程の前に、前記基板の表面における前記積層膜を形成する予定の領域にその深さが前記第１の金属層と前記強磁性体層の合計膜厚よりも小さい凹部を形成する工程を有することを特徴とする請求項１６に記載の半導体集積回路の製造方法。
- 基板上にインダクタを形成する工程と、このインダクタを覆うように絶縁体層を形成する工程と、この絶縁体層上に強磁性体からなる膜を形成する工程と、この膜を選択的に除去してパターニングし、前記絶縁体層上における前記インダクタの内部の直上域を含む領域に強磁性体層を形成すると共に前記絶縁体層上における前記インダクタの直上域から外れた領域にパッドを形成する工程と、を有することを特徴とする半導体集積回路の製造方法。
- 前記強磁性体層をニッケルにより形成することを特徴とする請求項１６乃至１８のいずれか１項に記載の半導体集積回路の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183471A JP3745316B2 (ja) | 2002-06-24 | 2002-06-24 | 半導体集積回路及びその製造方法 |
| TW092115175A TWI224854B (en) | 2002-06-24 | 2003-06-05 | Semiconductor integrated circuit and method of manufacturing the same |
| US10/600,104 US7053165B2 (en) | 2002-06-24 | 2003-06-20 | Semiconductor integrated circuit including an inductor and method of manufacturing the same |
| FR0350243A FR2841381B1 (fr) | 2002-06-24 | 2003-06-23 | Circuit integre a semi-conducteur et un procede de fabrication du circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183471A JP3745316B2 (ja) | 2002-06-24 | 2002-06-24 | 半導体集積回路及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004031520A true JP2004031520A (ja) | 2004-01-29 |
| JP2004031520A5 JP2004031520A5 (ja) | 2005-09-29 |
| JP3745316B2 JP3745316B2 (ja) | 2006-02-15 |
Family
ID=29720212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183471A Expired - Fee Related JP3745316B2 (ja) | 2002-06-24 | 2002-06-24 | 半導体集積回路及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7053165B2 (ja) |
| JP (1) | JP3745316B2 (ja) |
| FR (1) | FR2841381B1 (ja) |
| TW (1) | TWI224854B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126443B2 (en) * | 2003-03-28 | 2006-10-24 | M/A-Com, Eurotec, B.V. | Increasing performance of planar inductors used in broadband applications |
| US7259639B2 (en) | 2002-03-29 | 2007-08-21 | M/A-Com Eurotec, B.V. | Inductor topologies and decoupling structures for filters used in broadband applications, and design methodology thereof |
| JP2012209278A (ja) * | 2012-08-03 | 2012-10-25 | Toshiba Lighting & Technology Corp | 点灯回路および照明装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856003B2 (en) * | 2002-09-05 | 2005-02-15 | Industrial Technology Research Institute | Microelectronic 3-D solenoid of circular cross-section and method for fabrication |
| JP4464127B2 (ja) * | 2003-12-22 | 2010-05-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路及びその製造方法 |
| JP4291164B2 (ja) * | 2004-01-08 | 2009-07-08 | 富士通メディアデバイス株式会社 | 弾性表面波装置 |
| US7410894B2 (en) * | 2005-07-27 | 2008-08-12 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| WO2008034068A2 (en) | 2006-09-14 | 2008-03-20 | Circulite, Inc. | Intravascular blood pump and catheter |
| US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| KR100946753B1 (ko) * | 2007-10-18 | 2010-03-11 | 엘아이지넥스원 주식회사 | 수중 음향센서 |
| US20090140383A1 (en) * | 2007-11-29 | 2009-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high q value |
| US9269485B2 (en) * | 2007-11-29 | 2016-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high Q value |
| US7666688B2 (en) * | 2008-01-25 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a coil inductor |
| US7935549B2 (en) | 2008-12-09 | 2011-05-03 | Renesas Electronics Corporation | Seminconductor device |
| EP2337063B1 (en) * | 2009-12-17 | 2013-10-23 | Nxp B.V. | On chip integrated inductor and manufacturing method therefor |
| TWI499011B (zh) * | 2011-02-10 | 2015-09-01 | Nat Univ Tsing Hua | 封裝結構及其製作方法 |
| DE102011016159B3 (de) * | 2011-04-05 | 2012-10-18 | Micronas Gmbh | Anordnung aus einem integrierten passiven Bauelement und einem auf einem Metallträger angeordneten Halbleiterkörper |
| US9219106B2 (en) * | 2011-08-05 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated inductor |
| CN102569032B (zh) * | 2012-01-16 | 2014-05-28 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2072277A1 (en) * | 1991-07-03 | 1993-01-04 | Nobuo Shiga | Inductance element |
| US5738931A (en) | 1994-09-16 | 1998-04-14 | Kabushiki Kaisha Toshiba | Electronic device and magnetic device |
| TW362222B (en) | 1995-11-27 | 1999-06-21 | Matsushita Electric Ind Co Ltd | Coiled component and its production method |
| US6492705B1 (en) | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
| US5793272A (en) | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| JP3661380B2 (ja) | 1997-12-12 | 2005-06-15 | 富士電機デバイステクノロジー株式会社 | 平面型インダクタ |
| JP4200631B2 (ja) | 2000-03-29 | 2008-12-24 | 沖電気工業株式会社 | オンチップ・コイルとその製造方法 |
| JP2002043520A (ja) | 2000-07-19 | 2002-02-08 | Sony Corp | 半導体装置及びその製造方法 |
| FR2813987B1 (fr) * | 2000-09-12 | 2003-01-10 | Memscap | Microcomposant du type micro-inductance ou micro-transformateur |
| JP2002123915A (ja) | 2000-10-16 | 2002-04-26 | Alps Electric Co Ltd | スピンバルブ型薄膜磁気素子及び薄膜磁気ヘッド及び浮上式磁気ヘッド並びにスピンバルブ型薄膜磁気素子の製造方法 |
| CA2365560A1 (en) | 2000-12-19 | 2002-06-19 | Bombardier Inc. | Windshield assembly for an all terrain vehicle |
| US6593838B2 (en) * | 2000-12-19 | 2003-07-15 | Atheros Communications Inc. | Planar inductor with segmented conductive plane |
-
2002
- 2002-06-24 JP JP2002183471A patent/JP3745316B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-05 TW TW092115175A patent/TWI224854B/zh not_active IP Right Cessation
- 2003-06-20 US US10/600,104 patent/US7053165B2/en not_active Expired - Lifetime
- 2003-06-23 FR FR0350243A patent/FR2841381B1/fr not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259639B2 (en) | 2002-03-29 | 2007-08-21 | M/A-Com Eurotec, B.V. | Inductor topologies and decoupling structures for filters used in broadband applications, and design methodology thereof |
| US7126443B2 (en) * | 2003-03-28 | 2006-10-24 | M/A-Com, Eurotec, B.V. | Increasing performance of planar inductors used in broadband applications |
| JP2012209278A (ja) * | 2012-08-03 | 2012-10-25 | Toshiba Lighting & Technology Corp | 点灯回路および照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7053165B2 (en) | 2006-05-30 |
| TW200405547A (en) | 2004-04-01 |
| TWI224854B (en) | 2004-12-01 |
| JP3745316B2 (ja) | 2006-02-15 |
| FR2841381B1 (fr) | 2008-03-28 |
| FR2841381A1 (fr) | 2003-12-26 |
| US20040004266A1 (en) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745316B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP6935343B2 (ja) | インダクタ部品およびその製造方法 | |
| KR100279753B1 (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| CN102810506B (zh) | 用于芯片级封装的电连接 | |
| US11393787B2 (en) | Conductor design for integrated magnetic devices | |
| JP2004022906A (ja) | 半導体集積回路用インダクタ及びその製造方法 | |
| CN112908611A (zh) | 线圈部件 | |
| JP4464127B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP5090688B2 (ja) | 半導体装置 | |
| JP2009021495A (ja) | 半導体デバイスおよびその製造方法 | |
| US7676922B1 (en) | Method of forming a saucer-shaped half-loop MEMS inductor with very low resistance | |
| US9532467B2 (en) | Circuit substrate | |
| JP2008210828A (ja) | 半導体装置およびその製造方法 | |
| JP2006173525A (ja) | 半導体装置 | |
| CN112562966A (zh) | 电感部件 | |
| JP2009016732A (ja) | 半導体デバイス及びその製造方法 | |
| JP2007281230A (ja) | 半導体装置およびその製造方法 | |
| US7714410B2 (en) | Semiconductor device | |
| JP7411590B2 (ja) | インダクタ部品およびその製造方法 | |
| JP2006294896A (ja) | 半導体装置及びその製造方法 | |
| TWI299215B (en) | Method for fabricating transformer intergrated with semiconductor structure | |
| TWI231569B (en) | Semiconductor device | |
| JP2006351687A (ja) | 半導体装置 | |
| JPH10270248A (ja) | スパイラルインダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3745316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |