JP2004071848A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004071848A JP2004071848A JP2002229420A JP2002229420A JP2004071848A JP 2004071848 A JP2004071848 A JP 2004071848A JP 2002229420 A JP2002229420 A JP 2002229420A JP 2002229420 A JP2002229420 A JP 2002229420A JP 2004071848 A JP2004071848 A JP 2004071848A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- region
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】工数の負担を軽減し、かつプロセスの自由度が増加する容量素子を有する半導体装置及びその製造方法を提供する。
【解決手段】容量形成領域14は、同一工程で形成される他のビアや配線領域における配線層13を下部電極131として含む。容量形成領域14は、この下部電極131、容量絶縁膜15、上部電極16の積層がCMP法で平坦化され残留した自己整合的な埋め込み構造である。すなわち、同一工程で形成される他のビアや配線領域と異なる寸法でエッチングして容量形成領域14を構成する。他のビアや配線領域では容量絶縁膜15を除去して上部電極16の配線部材が埋め込まれ、平坦化後、容量絶縁膜15のない通常の配線層が構成されるが、容量素子所望の箇所は容量絶縁膜15が含まれる。
【選択図】 図1
【解決手段】容量形成領域14は、同一工程で形成される他のビアや配線領域における配線層13を下部電極131として含む。容量形成領域14は、この下部電極131、容量絶縁膜15、上部電極16の積層がCMP法で平坦化され残留した自己整合的な埋め込み構造である。すなわち、同一工程で形成される他のビアや配線領域と異なる寸法でエッチングして容量形成領域14を構成する。他のビアや配線領域では容量絶縁膜15を除去して上部電極16の配線部材が埋め込まれ、平坦化後、容量絶縁膜15のない通常の配線層が構成されるが、容量素子所望の箇所は容量絶縁膜15が含まれる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、集積回路を構成する多層配線内において、特に容量素子が組み込まれる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型軽量化、動作の高速化、高周波化に伴い、電子機器に搭載される半導体集積回路素子の高集積化が要求され、電気配線、抵抗素子、容量素子のような受動部分についても微細化かつ高性能化が進められている。
【0003】
従来の容量素子の構成について一例を説明する。シリコン基板に形成された素子分離絶縁膜上に、第1のポリシリコン層のパターンが形成される。このポリシリコン層上に容量絶縁膜が形成され、その上に第2のポリシリコン層が形成される。このような構成では、容量素子を実現するためにポリシリコン層を2層にする必要があり、MOS型トランジスタ等の形成工程とは別途で先に作成する。
【0004】
【発明が解決しようとする課題】
上記従来の容量素子では、ポリシリコン2層構造を伴い、例えば、リソグラフィー技術やアニール等の熱処理技術など工数が増大する、複雑であるという製造上の不利点がある。すなわち、トランジスタのウェル形成、ゲート絶縁膜形成前後に複雑な加工工程を追加することになる。このため、さらなる微細化、ゲート絶縁膜の薄膜化に対して、容量形成工程における信頼性、短縮化を得るのはますます困難になってくる。
【0005】
また、設計誤差を補正したい場合、上述のように容量の製造工程が全体の前半に位置するため、リードタイム(設計変更検討、対策に要する時間)が長く、調整が困難である。すなわち、プロセスの自由度が得難い。
【0006】
本発明は、上記のような事情を考慮してなされたものであり、工数の負担を軽減し、かつプロセスの自由度が増加する容量素子を有する半導体装置及びその製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の[請求項1]に係る半導体装置は、
絶縁層中における電気的な接続領域に配備された容量形成領域と、
前記容量形成領域の内壁に沿って形成された第1電極部と、
前記第1電極部の内壁に沿って形成された容量絶縁膜と、
前記容量絶縁膜に囲まれるように前記容量形成領域内部に形成された所定の上層の配線部材に接続される第2電極部と、
を具備したことを特徴とする。
【0008】
上記本発明に係る半導体装置によれば、絶縁層中の所望の接続領域において容量形成領域に合わせて容量素子が構成される。すなわち、第1の電極部の内壁には容量絶縁膜が構成され、第2の電極部が容量絶縁膜に囲まれるように前記容量形成領域内部に埋め込まれた形態を有する。
【0009】
なお、本発明の[請求項2]に係る半導体装置は、[請求項1]に従属し、
前記絶縁層中における電気的な接続領域は、前記上層の配線部材に対する下層の配線部材の接続部を含むことを特徴とする。すなわち、上層と下層の配線部材を繋ぐ接続部に選択的に構成される。
【0010】
また、本発明の[請求項3]に係る半導体装置は、[請求項1]または[請求項2]に従属し、
前記容量形成領域は、配線部材の埋め込み形態に関し、同時に加工される他の配線に関係する領域と寸法が選択的に異なる領域であって、前記第1電極部、前記容量絶縁膜、及び前記第2電極部の積層が平坦化され残留した自己整合的な埋め込み構造を有することを特徴とする。これにより、容量絶縁膜に関係する加工部以外は他の配線部材の埋め込み形態と同様構成で実現される。
【0011】
さらに、本発明の[請求項4]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記第1電極部は、同時に加工される他の配線に関係する配線部材に使用される第1の導電部材で構成され、前記第2電極部は、前記配線部材の主たる第2の導電部材で構成されることを特徴とする。
また、本発明の[請求項5]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記第1電極部は、同時に加工される他の配線に関係する配線部材で構成され、前記第2電極部は、前記容量形成領域にのみ設けられる導電部材で構成されることを特徴とする。
すなわち、各発明に係る特徴によれば、容量絶縁膜に関係する加工部以外は他の配線の加工部とほとんど共有できるような構成となっている。
【0012】
本発明の[請求項6]に係る半導体装置の製造方法は、
絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域と寸法を選択的に異なる容量形成領域を設ける工程と、
前記容量形成領域内に前記他の配線に関係する領域と同じ第1の導電部材を第1電極として被覆する工程と、
前記第1の導電部材上に容量絶縁膜を被覆し、選択的にエッチングして少なくとも前記第1電極上に前記容量絶縁膜を残す工程と、
前記容量絶縁膜の付いた前記容量形成領域内に前記他の配線に関係する領域と同じ第2の導電部材を第2電極として埋め込む工程と、
を具備したことを特徴とする。
【0013】
上記本発明に係る半導体装置の製造方法によれば、容量絶縁膜に関係する加工工程以外は他の配線部材における第1、第2の導電部材の埋め込み加工と共有できる。容量絶縁膜に関して、容量形成領域には残すようにし、他の配線に関係する領域では全て除去されることが重要である。
【0014】
本発明の[請求項7]に係る半導体装置の製造方法は、
絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域より大きい寸法の容量形成領域を設ける工程と、
前記容量形成領域内に、前記他の配線に関係する領域を十分に埋め込む配線部材を第1電極として堆積し、さらに容量絶縁膜、第2電極となる導電部材を順次積層することによって前記容量形成領域内を埋め込む工程と、
前記容量形成領域内のみに容量絶縁膜及び第2電極となる導電部材を残留させる平坦化工程と、
を具備したことを特徴とする。
【0015】
上記本発明に係る半導体装置の製造方法によれば、容量形成領域は、他の配線に関係する領域より相当量大きいものとし、これを利用する。他の配線に関係する領域が十分に埋め込まれる配線部材を共有させた場合、容量形成領域では埋め込み不足にさせ、上記配線部材を第1電極とする。さらに、容量絶縁膜、第2電極となる導電部材の積層によって、容量形成領域の埋め込みが達成される。そこで平坦化されると、他の配線に関係する領域では、上部にある容量絶縁膜、第2電極となる導電部材の積層は除去され、配線部材のみの構成となる。一方、容量形成領域では第1電極、容量絶縁膜、第2電極の構成が確実に残る。これにより、他の配線に関係する部分と容量形成部分とが自己整合性を有する。
【0016】
また、本発明の[請求項8]に係る半導体装置は、[請求項6]または[請求項7]に従属し、
前記第2電極に接続される上層の配線部材を形成する工程をさらに具備することを特徴とする。すなわち、容量素子として機能させるために、第2電極にのみ接続される上層の配線部材が構成される必要がある。
【0017】
また、本発明の[請求項9]に係る半導体装置は、[請求項6]〜[請求項8]いずれか一つに従属し、
前記他の配線に関係する領域は、前記容量絶縁膜を持たない配線層間接続用のビア、配線層、ビア及び配線層のいずれかを形成することを特徴とする。つまり、埋め込み構造に関する形成が共有される。他の配線に関係する領域は容量絶縁膜を持つことのないようにすることが重要である。
【0018】
【発明の実施の形態】
図1(a),(b)は、それぞれ本発明の第1実施形態に係る半導体装置の要部の構成を示す平面図、及び1B−1B断面図である。図は、半導体集積回路におけるメタル配線層間に形成される容量素子の構成について示している。
【0019】
半導体基板上に設けられた絶縁層11中に電気的な接続領域12が形成されている。下層の配線層13の接続領域12には容量形成領域14が配備されている。ここでの容量形成領域14はビアホール形状となっている。容量形成領域14には、下部電極151、上部電極152、その間に挟まれる容量絶縁膜16が含まれ、これにより容量素子17が形成されている。
【0020】
下部電極151は、容量形成領域14の内壁に沿って形成されている。容量絶縁膜16は、下部電極151の内壁に沿って形成されている。上部電極152は、容量絶縁膜16に囲まれるように容量形成領域14内部に埋め込まれている。容量形成領域14の上面は平坦化されており、上部電極152は、上層の配線部材18に接続されている。
【0021】
上記容量形成領域14は、図示しない他の配線に関係するビアホール領域と同時に加工されるものであり、少なくとも配線部材18のパターニングが可能であるパターン寸法となっている。すなわち、容量形成領域14は、ビアホールの最小デザイン寸法と比較してある程度広い寸法を必要とする。
【0022】
下部電極151及び上部電極152の構成部材は他の配線部材と共有され、下部電極151はバリアメタル、上部電極152はプラグ金属である。例として、バリアメタルは窒化チタン/チタンの積層であるが、別段限定されない。プラグ金属はタングステンプラグ、アルミプラグ等であるが、これらに限定されることはない。
【0023】
一方、容量絶縁膜16は、容量形成領域14のみに配され、他の配線に関係するビアホール領域にはない構成である。容量絶縁膜16は、酸化シリコンや窒化シリコン、またはこれらの積層、α−Si(アモルファスシリコン)、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、別段限定されるものではない。
【0024】
上記容量絶縁膜16の誘電率及び膜厚と、容量形成領域14の凹部に接触する底面及び側面における合計面積の3つのパラメータにて、容量素子17として必要な容量値が得られるよう制御する。例えば、容量形成領域14が大きければ、平面パターンに蛇行形状を含ませ、側部の容量絶縁膜16形成面を広くし、容量値を稼ぐ方策をとってもよい。
【0025】
上記第1実施形態に係る構成によれば、絶縁層11中の所望の接続領域において容量形成領域14に合わせて容量素子17が構成される。すなわち、下部電極151、容量絶縁膜16、上部電極152の凹部埋め込み積層による形態が平坦化され、残留した自己整合的な埋め込み構造を有する。第1メタル配線層の上から、メタル配線層の最上層より2つ下の配線層間まで、容量素子を形成するレイヤー(層)の選択の自由度が広がる。トランジスタ素子による回路構成上にも容量素子を形成することが可能となり、チップ面積の有効利用に寄与する。
【0026】
図2(a),(b)〜図5(a),(b)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。各図(a)は、図1に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。図1と同様の箇所には同一の符号を付して説明する。
【0027】
図2(a),(b)に示すように、半導体基板上に設けられた層間絶縁層111において、リソグラフィ技術などを経てそれぞれ配線層13のパターンを形成する。例えば(a)には、その端部に接続領域12がパターニングされ、(b)にはその端部に接続領域22がパターニングされる。さらに、層間絶縁層112の形成後、リソグラフィ技術などを経て(a)では容量形成領域14が、(b)ではビアホール24が形成される。
【0028】
次に、図3(a),(b)に示すように、スパッタ法等を利用して配線に関係するバリアメタル251を堆積する。これにより、バリアメタル251は容量形成領域14及びビアホール24内部に一様に被覆される。バリアメタル251は、上述のように例えば窒化チタン/チタンの積層であるが、別段限定されない。なお、熱CVDやプラズマCVD法によるCVDメタルの被覆が望ましい。これにより、良好なカバレージ特性が得られる。このバリアメタル251は、容量形成領域14では下部電極151となる。
【0029】
続いて、バリアメタル251上に容量絶縁膜16を堆積する。容量絶縁膜16は、上述のとおり酸化シリコンや窒化シリコン、またはこれらの積層、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、製法もそれに応じて選択される。その後、レジストマスク26をパターニングし、容量形成領域14及びその近傍のみ容量絶縁膜16を残すエッチング工程を経る(破線部分の除去)。このエッチングは容量絶縁膜16を構成する物質に応じてウェットエッチングまたはドライエッチングにより達成する。
【0030】
次に、図4(a),(b)に示すように、レジストマスク26の剥離後、容量形成領域14及びビアホール24を完全に埋め込める分だけプラグ用の配線部材252を形成する。配線部材252は例えば上述したようにタングステンとし、熱CVD法を利用して形成する。
【0031】
次に、図5(a),(b)に示すように、CMP(化学的機械的研磨)技術を利用した平坦化工程を経る。これにより、(a)の容量形成領域14では、配線部材252が上部電極152として、また容量絶縁膜16を隔てたバリアメタル251が下部電極151としてパターニングされ、自己整合的に容量素子17が形成される。一方(b)のビアホール24では、バリアメタル251付きの配線部材252によるプラグが形成される。次層の配線層28のパターニングで、(a)では上部電極152のみに接続される配線部材18が形成できる。さらに、プラグ・アンド・ワイヤ方式によって、上述と同様構成のプラグPRG、配線パターンWPが所定部位に形成され、回路構成の一部となる。
【0032】
上記第2実施形態に係る方法によれば、容量絶縁膜16に関係する加工工程以外は他の配線部材におけるバリアメタル251(下部電極151)の形成、プラグ用の配線部材252(上部電極152)の埋め込み加工と共有できる。容量絶縁膜16に関して、容量形成領域14には残すようにし、他の配線に関係する領域では全て除去されることが重要である。
【0033】
平坦化工程によって、下部電極151、容量絶縁膜16、上部電極152の凹部埋め込み積層による形態が自己整合的に容量素子17を現出する。容量素子17を形成するレイヤー(層)の選択の自由度を広げることができ、チップ面積の有効利用に寄与する。従来技術に比べ、プロセスの自由度が得られるので、リードタイム(設計変更検討、対策に要する時間)の短縮にも寄与する。これにより、工程の増加、複雑さを低減した容量素子の構成が実現できる。
【0034】
図6(a),(b)は、それぞれ本発明の第3実施形態に係る半導体装置の要部の構成を示す平面図、及び6B−6B断面図である。図は、半導体集積回路におけるメタル配線層間に形成される容量素子の構成について示している。
【0035】
半導体基板上に設けられた絶縁層31中に電気的な接続領域32が形成されている。下層の配線層33の接続領域32には容量形成領域34が配備されている。ここでの容量形成領域34は通常のビアホールと比べて大型の任意形状としている。容量形成領域34には、下部電極351、上部電極352、その間に挟まれる容量絶縁膜36が含まれ、これにより容量素子37が形成されている。
【0036】
下部電極351は、容量形成領域34の内壁に沿って形成されている。容量絶縁膜36は、下部電極351の内壁に沿って形成されている。上部電極352は、容量絶縁膜36に囲まれるように容量形成領域34内部に埋め込まれている。容量形成領域34の上面は平坦化されており、上部電極352は、上層の配線部材38に接続されている。
【0037】
上記容量形成領域34は、図示しない他の配線に関係するビアホール領域と同時に加工されるものであり、上面から見て蛇行形状を多用し、側部の容量絶縁膜36形成面を広くし、容量値を稼いでいる。
【0038】
少なくとも下部電極351の構成部材は他の配線部材と共有されている。下部電極351は例えばバリアメタル及びプラグ金属の積層である。例として、バリアメタルは窒化チタン/チタンの積層であるが、別段限定されない。プラグ金属はタングステンプラグ、アルミプラグ等であるが、これらに限定されることはない。上部電極352は、他の配線部材で使われる金属部材、使われない専用の金属部材いずれの金属部材でも任意に選択できる。
【0039】
そして、容量絶縁膜36は、容量形成領域34のみに配され、他の配線に関係するビアホール領域にはない構成である。容量絶縁膜36は、酸化シリコンや窒化シリコン、またはこれらの積層、α−Si(アモルファスシリコン)、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、別段限定されるものではない。容量絶縁膜36の誘電率及び膜厚と、容量形成領域34の凹部に接触する底面及び側面における合計面積の3つのパラメータにて、容量素子37として必要な容量値が得られるよう制御する。
【0040】
上記第3実施形態に係る構成によれば、前記第1実施形態同様に、絶縁層31中の所望の接続領域において容量形成領域34に合わせて容量素子37が構成される。すなわち、下部電極351、容量絶縁膜36、上部電極352の凹部埋め込み積層による形態が平坦化され、残留した自己整合的な埋め込み構造を有する。
【0041】
また、下部電極351がバリアメタル及びプラグ金属の積層というような、前記第1実施形態に比べて厚い構成となっているため、素子の信頼性が向上する。第1メタル配線層の上から、メタル配線層の最上層より2つ下の配線層間まで、容量素子を形成するレイヤー(層)の選択の自由度が広がる。トランジスタ素子による回路構成上にも容量素子を形成することが可能となり、チップ面積の有効利用に寄与する。
【0042】
図7(a),(b)〜図10(a),(b)は、それぞれ本発明の第4実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。各図(a)は、図6に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。図6と同様の箇所には同一の符号を付して説明する。
【0043】
図7(a),(b)に示すように、半導体基板上に設けられた層間絶縁層3111において、リソグラフィ技術などを経てそれぞれ配線層33のパターンを形成する。例えば(a)には、その端部に接続領域32がパターニングされ、(b)にはその端部に接続領域42がパターニングされる。さらに、層間絶縁層312の形成後、リソグラフィ技術などを経て(a)では容量形成領域34が、(b)ではビアホール44が形成される。
【0044】
次に、図8(a),(b)に示すように、スパッタ法等を利用して配線に関係するバリアメタル451を堆積する。これにより、バリアメタル451は容量形成領域34及びビアホール44内部に一様に被覆される。バリアメタル451は、上述のように例えば窒化チタン/チタンの積層であるが、別段限定されない。なお、良好なカバレージ特性を得るためには、熱CVDやプラズマCVD法によるCVDメタルの被覆がよい。続いて、バリアメタル451上にビアホール44が完全に埋め込める分だけのプラグ用の配線部材452を形成する。配線部材452は例えば上述したようにタングステンとし、熱CVD法を利用して形成する。一方、容量形成領域34ではこの配線部材452での埋め込みは未だ達成されないことが重要である。
【0045】
次に、配線部材452上に容量絶縁膜36を堆積する。容量絶縁膜36は、上述のとおり酸化シリコンや窒化シリコン、またはこれらの積層、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、製法もそれに応じて選択される。ここで特筆すべきは、図8(b)のビアホール34はすでにバリアメタル451及び配線部材452によるプラグ部材で完全に埋め込まれている。従って、この容量絶縁膜36がビアホール34内に入る余地はない。次に、容量絶縁膜36上に厚く上部電極用の導電部材453、例えばタングステンを熱CVD法により形成する。これにより、容量形成領域34内を完全に埋め込む。
【0046】
次に、図9(a),(b)に示すように、CMP(化学的機械的研磨)技術を利用した平坦化工程を経る。これにより、(a)の容量形成領域34では、導電部材453が上部電極352として、また容量絶縁膜36を隔てたバリアメタル451及び配線部材452が下部電極351としてパターニングされ、自己整合的に容量素子37が形成される。一方(b)のビアホール44では、導電部材453及び容量絶縁膜36が完全に除去され、バリアメタル451付きの配線部材452によるプラグが形成される。
【0047】
その後、図10(a),(b)に示すように、次層の配線層48のパターニングで、(a)では上部電極352のみに接続される配線部材38が形成できる。さらに、プラグ・アンド・ワイヤ方式によって、上述と同様構成のプラグPRG、配線パターンWPが所定部位に形成され、回路構成の一部となる。
【0048】
上記第4実施形態に係る方法によれば、容量形成領域34は、他の配線に関係する領域より相当量大きいものとし、これを利用する。他の配線に関係するビアホール44が十分に埋め込まれる配線部材(バリアメタル451及び配線部材452)を共有させた場合、容量形成領域34では埋め込み不足にさせ、上記配線部材(バリアメタル451及び配線部材452)を下部電極351とする。さらに、容量絶縁膜36、上部電極352となる導電部材453の積層によって、容量形成領域34の埋め込みが達成される。そこで平坦化されると、ビアホール44の領域では、上部にある導電部材453及び容量絶縁膜36の積層は除去され、上記配線部材(バリアメタル451及び配線部材452)のみの構成となる。一方、容量形成領域34では下部電極351、容量絶縁膜36、上部電極352の構成が確実に残る。これにより、他の配線に関係するビアホール44と容量形成領域34の形成が自己整合性を有する。
【0049】
このような実施形態の方法においても、平坦化工程によって、下部電極351、容量絶縁膜36、上部電極352の凹部埋め込み積層による形態が自己整合的に容量素子37を現出する。容量素子37を形成するレイヤー(層)の選択の自由度を広げることができ、チップ面積の有効利用に寄与する。従来技術に比べ、プロセスの自由度が得られるので、リードタイム(設計変更検討、対策に要する時間)の短縮にも寄与する。これにより、工程の増加、複雑さを大幅に低減した容量素子の構成が実現できる。
【0050】
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記実施形態では、配線ならびに容量素子の導電部材としてスパッタ法あるいはCVD法により金属形成したが、必ずしもスパッタ法あるいはCVD法による必要はない。例えば、導電部材の形成方法としてメッキ法によるもの、導電ペーストの塗布などの方法を用いることができる。また、導電部材としての金属はCu,Au,Ag,W,Ti,Co,Niなどの金属、その合金、あるいはそのシリサイド材料など多種多様である。すなわち、導電配線、ならびに電極として用いることのできる部材が適用可能である。
【0051】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、絶縁層中の所望の接続領域において下部電極、容量絶縁膜、上部電極の凹部埋め込み積層による容量形成領域に合わせた自己整合的な容量素子が構成できる。他のビアや配線の領域と工程を大部分共有できる。このようなことから、容量素子を形成するレイヤー(層)の選択の自由度が広がる。これにより、プロセスの増加も最小限に抑えられる。また、このときに形成される通常の配線には配線容量、抵抗の増加などの悪影響はほとんど生じない。この結果、工数の負担を軽減し、かつプロセスの自由度が増加する容量素子を有する半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】(a),(b)は、それぞれ本発明の第1実施形態に係る半導体装置の要部の構成を示す平面図、及び1B−1B断面図である。
【図2】(a),(b)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す第1断面図である。各図(a)は、図1に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。
【図3】(a),(b)は、それぞれ図2(a),(b)に続く第2断面図である。
【図4】(a),(b)は、それぞれ図3(a),(b)に続く第3断面図である。
【図5】(a),(b)は、それぞれ図4(a),(b)に続く第4断面図である。
【図6】(a),(b)は、それぞれ本発明の第3実施形態に係る半導体装置の要部の構成を示す平面図、及び6B−6B断面図である。
【図7】(a),(b)は、それぞれ本発明の第4実施形態に係る半導体装置の製造方法の要部を工程順に示す第1断面図である。各図(a)は、図6に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。
【図8】(a),(b)は、それぞれ図7(a),(b)に続く第2断面図である。
【図9】(a),(b)は、それぞれ図8(a),(b)に続く第3断面図である。
【図10】(a),(b)は、それぞれ図9(a),(b)に続く第4断面図である。
【符号の説明】
11,31…絶縁層
12,22,32,42…接続領域
13,28,33…配線層
14,34…容量形成領域
151,351…下部電極
152,352…上部電極
16,36…容量絶縁膜
17,37…容量素子
18,252,38,452…配線部材
24,44…ビアホール
251,451…バリアメタル
26…レジストマスク
453…導電部材
PRG…プラグ
WP…配線パターン
【発明の属する技術分野】
本発明は、集積回路を構成する多層配線内において、特に容量素子が組み込まれる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型軽量化、動作の高速化、高周波化に伴い、電子機器に搭載される半導体集積回路素子の高集積化が要求され、電気配線、抵抗素子、容量素子のような受動部分についても微細化かつ高性能化が進められている。
【0003】
従来の容量素子の構成について一例を説明する。シリコン基板に形成された素子分離絶縁膜上に、第1のポリシリコン層のパターンが形成される。このポリシリコン層上に容量絶縁膜が形成され、その上に第2のポリシリコン層が形成される。このような構成では、容量素子を実現するためにポリシリコン層を2層にする必要があり、MOS型トランジスタ等の形成工程とは別途で先に作成する。
【0004】
【発明が解決しようとする課題】
上記従来の容量素子では、ポリシリコン2層構造を伴い、例えば、リソグラフィー技術やアニール等の熱処理技術など工数が増大する、複雑であるという製造上の不利点がある。すなわち、トランジスタのウェル形成、ゲート絶縁膜形成前後に複雑な加工工程を追加することになる。このため、さらなる微細化、ゲート絶縁膜の薄膜化に対して、容量形成工程における信頼性、短縮化を得るのはますます困難になってくる。
【0005】
また、設計誤差を補正したい場合、上述のように容量の製造工程が全体の前半に位置するため、リードタイム(設計変更検討、対策に要する時間)が長く、調整が困難である。すなわち、プロセスの自由度が得難い。
【0006】
本発明は、上記のような事情を考慮してなされたものであり、工数の負担を軽減し、かつプロセスの自由度が増加する容量素子を有する半導体装置及びその製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の[請求項1]に係る半導体装置は、
絶縁層中における電気的な接続領域に配備された容量形成領域と、
前記容量形成領域の内壁に沿って形成された第1電極部と、
前記第1電極部の内壁に沿って形成された容量絶縁膜と、
前記容量絶縁膜に囲まれるように前記容量形成領域内部に形成された所定の上層の配線部材に接続される第2電極部と、
を具備したことを特徴とする。
【0008】
上記本発明に係る半導体装置によれば、絶縁層中の所望の接続領域において容量形成領域に合わせて容量素子が構成される。すなわち、第1の電極部の内壁には容量絶縁膜が構成され、第2の電極部が容量絶縁膜に囲まれるように前記容量形成領域内部に埋め込まれた形態を有する。
【0009】
なお、本発明の[請求項2]に係る半導体装置は、[請求項1]に従属し、
前記絶縁層中における電気的な接続領域は、前記上層の配線部材に対する下層の配線部材の接続部を含むことを特徴とする。すなわち、上層と下層の配線部材を繋ぐ接続部に選択的に構成される。
【0010】
また、本発明の[請求項3]に係る半導体装置は、[請求項1]または[請求項2]に従属し、
前記容量形成領域は、配線部材の埋め込み形態に関し、同時に加工される他の配線に関係する領域と寸法が選択的に異なる領域であって、前記第1電極部、前記容量絶縁膜、及び前記第2電極部の積層が平坦化され残留した自己整合的な埋め込み構造を有することを特徴とする。これにより、容量絶縁膜に関係する加工部以外は他の配線部材の埋め込み形態と同様構成で実現される。
【0011】
さらに、本発明の[請求項4]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記第1電極部は、同時に加工される他の配線に関係する配線部材に使用される第1の導電部材で構成され、前記第2電極部は、前記配線部材の主たる第2の導電部材で構成されることを特徴とする。
また、本発明の[請求項5]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記第1電極部は、同時に加工される他の配線に関係する配線部材で構成され、前記第2電極部は、前記容量形成領域にのみ設けられる導電部材で構成されることを特徴とする。
すなわち、各発明に係る特徴によれば、容量絶縁膜に関係する加工部以外は他の配線の加工部とほとんど共有できるような構成となっている。
【0012】
本発明の[請求項6]に係る半導体装置の製造方法は、
絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域と寸法を選択的に異なる容量形成領域を設ける工程と、
前記容量形成領域内に前記他の配線に関係する領域と同じ第1の導電部材を第1電極として被覆する工程と、
前記第1の導電部材上に容量絶縁膜を被覆し、選択的にエッチングして少なくとも前記第1電極上に前記容量絶縁膜を残す工程と、
前記容量絶縁膜の付いた前記容量形成領域内に前記他の配線に関係する領域と同じ第2の導電部材を第2電極として埋め込む工程と、
を具備したことを特徴とする。
【0013】
上記本発明に係る半導体装置の製造方法によれば、容量絶縁膜に関係する加工工程以外は他の配線部材における第1、第2の導電部材の埋め込み加工と共有できる。容量絶縁膜に関して、容量形成領域には残すようにし、他の配線に関係する領域では全て除去されることが重要である。
【0014】
本発明の[請求項7]に係る半導体装置の製造方法は、
絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域より大きい寸法の容量形成領域を設ける工程と、
前記容量形成領域内に、前記他の配線に関係する領域を十分に埋め込む配線部材を第1電極として堆積し、さらに容量絶縁膜、第2電極となる導電部材を順次積層することによって前記容量形成領域内を埋め込む工程と、
前記容量形成領域内のみに容量絶縁膜及び第2電極となる導電部材を残留させる平坦化工程と、
を具備したことを特徴とする。
【0015】
上記本発明に係る半導体装置の製造方法によれば、容量形成領域は、他の配線に関係する領域より相当量大きいものとし、これを利用する。他の配線に関係する領域が十分に埋め込まれる配線部材を共有させた場合、容量形成領域では埋め込み不足にさせ、上記配線部材を第1電極とする。さらに、容量絶縁膜、第2電極となる導電部材の積層によって、容量形成領域の埋め込みが達成される。そこで平坦化されると、他の配線に関係する領域では、上部にある容量絶縁膜、第2電極となる導電部材の積層は除去され、配線部材のみの構成となる。一方、容量形成領域では第1電極、容量絶縁膜、第2電極の構成が確実に残る。これにより、他の配線に関係する部分と容量形成部分とが自己整合性を有する。
【0016】
また、本発明の[請求項8]に係る半導体装置は、[請求項6]または[請求項7]に従属し、
前記第2電極に接続される上層の配線部材を形成する工程をさらに具備することを特徴とする。すなわち、容量素子として機能させるために、第2電極にのみ接続される上層の配線部材が構成される必要がある。
【0017】
また、本発明の[請求項9]に係る半導体装置は、[請求項6]〜[請求項8]いずれか一つに従属し、
前記他の配線に関係する領域は、前記容量絶縁膜を持たない配線層間接続用のビア、配線層、ビア及び配線層のいずれかを形成することを特徴とする。つまり、埋め込み構造に関する形成が共有される。他の配線に関係する領域は容量絶縁膜を持つことのないようにすることが重要である。
【0018】
【発明の実施の形態】
図1(a),(b)は、それぞれ本発明の第1実施形態に係る半導体装置の要部の構成を示す平面図、及び1B−1B断面図である。図は、半導体集積回路におけるメタル配線層間に形成される容量素子の構成について示している。
【0019】
半導体基板上に設けられた絶縁層11中に電気的な接続領域12が形成されている。下層の配線層13の接続領域12には容量形成領域14が配備されている。ここでの容量形成領域14はビアホール形状となっている。容量形成領域14には、下部電極151、上部電極152、その間に挟まれる容量絶縁膜16が含まれ、これにより容量素子17が形成されている。
【0020】
下部電極151は、容量形成領域14の内壁に沿って形成されている。容量絶縁膜16は、下部電極151の内壁に沿って形成されている。上部電極152は、容量絶縁膜16に囲まれるように容量形成領域14内部に埋め込まれている。容量形成領域14の上面は平坦化されており、上部電極152は、上層の配線部材18に接続されている。
【0021】
上記容量形成領域14は、図示しない他の配線に関係するビアホール領域と同時に加工されるものであり、少なくとも配線部材18のパターニングが可能であるパターン寸法となっている。すなわち、容量形成領域14は、ビアホールの最小デザイン寸法と比較してある程度広い寸法を必要とする。
【0022】
下部電極151及び上部電極152の構成部材は他の配線部材と共有され、下部電極151はバリアメタル、上部電極152はプラグ金属である。例として、バリアメタルは窒化チタン/チタンの積層であるが、別段限定されない。プラグ金属はタングステンプラグ、アルミプラグ等であるが、これらに限定されることはない。
【0023】
一方、容量絶縁膜16は、容量形成領域14のみに配され、他の配線に関係するビアホール領域にはない構成である。容量絶縁膜16は、酸化シリコンや窒化シリコン、またはこれらの積層、α−Si(アモルファスシリコン)、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、別段限定されるものではない。
【0024】
上記容量絶縁膜16の誘電率及び膜厚と、容量形成領域14の凹部に接触する底面及び側面における合計面積の3つのパラメータにて、容量素子17として必要な容量値が得られるよう制御する。例えば、容量形成領域14が大きければ、平面パターンに蛇行形状を含ませ、側部の容量絶縁膜16形成面を広くし、容量値を稼ぐ方策をとってもよい。
【0025】
上記第1実施形態に係る構成によれば、絶縁層11中の所望の接続領域において容量形成領域14に合わせて容量素子17が構成される。すなわち、下部電極151、容量絶縁膜16、上部電極152の凹部埋め込み積層による形態が平坦化され、残留した自己整合的な埋め込み構造を有する。第1メタル配線層の上から、メタル配線層の最上層より2つ下の配線層間まで、容量素子を形成するレイヤー(層)の選択の自由度が広がる。トランジスタ素子による回路構成上にも容量素子を形成することが可能となり、チップ面積の有効利用に寄与する。
【0026】
図2(a),(b)〜図5(a),(b)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。各図(a)は、図1に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。図1と同様の箇所には同一の符号を付して説明する。
【0027】
図2(a),(b)に示すように、半導体基板上に設けられた層間絶縁層111において、リソグラフィ技術などを経てそれぞれ配線層13のパターンを形成する。例えば(a)には、その端部に接続領域12がパターニングされ、(b)にはその端部に接続領域22がパターニングされる。さらに、層間絶縁層112の形成後、リソグラフィ技術などを経て(a)では容量形成領域14が、(b)ではビアホール24が形成される。
【0028】
次に、図3(a),(b)に示すように、スパッタ法等を利用して配線に関係するバリアメタル251を堆積する。これにより、バリアメタル251は容量形成領域14及びビアホール24内部に一様に被覆される。バリアメタル251は、上述のように例えば窒化チタン/チタンの積層であるが、別段限定されない。なお、熱CVDやプラズマCVD法によるCVDメタルの被覆が望ましい。これにより、良好なカバレージ特性が得られる。このバリアメタル251は、容量形成領域14では下部電極151となる。
【0029】
続いて、バリアメタル251上に容量絶縁膜16を堆積する。容量絶縁膜16は、上述のとおり酸化シリコンや窒化シリコン、またはこれらの積層、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、製法もそれに応じて選択される。その後、レジストマスク26をパターニングし、容量形成領域14及びその近傍のみ容量絶縁膜16を残すエッチング工程を経る(破線部分の除去)。このエッチングは容量絶縁膜16を構成する物質に応じてウェットエッチングまたはドライエッチングにより達成する。
【0030】
次に、図4(a),(b)に示すように、レジストマスク26の剥離後、容量形成領域14及びビアホール24を完全に埋め込める分だけプラグ用の配線部材252を形成する。配線部材252は例えば上述したようにタングステンとし、熱CVD法を利用して形成する。
【0031】
次に、図5(a),(b)に示すように、CMP(化学的機械的研磨)技術を利用した平坦化工程を経る。これにより、(a)の容量形成領域14では、配線部材252が上部電極152として、また容量絶縁膜16を隔てたバリアメタル251が下部電極151としてパターニングされ、自己整合的に容量素子17が形成される。一方(b)のビアホール24では、バリアメタル251付きの配線部材252によるプラグが形成される。次層の配線層28のパターニングで、(a)では上部電極152のみに接続される配線部材18が形成できる。さらに、プラグ・アンド・ワイヤ方式によって、上述と同様構成のプラグPRG、配線パターンWPが所定部位に形成され、回路構成の一部となる。
【0032】
上記第2実施形態に係る方法によれば、容量絶縁膜16に関係する加工工程以外は他の配線部材におけるバリアメタル251(下部電極151)の形成、プラグ用の配線部材252(上部電極152)の埋め込み加工と共有できる。容量絶縁膜16に関して、容量形成領域14には残すようにし、他の配線に関係する領域では全て除去されることが重要である。
【0033】
平坦化工程によって、下部電極151、容量絶縁膜16、上部電極152の凹部埋め込み積層による形態が自己整合的に容量素子17を現出する。容量素子17を形成するレイヤー(層)の選択の自由度を広げることができ、チップ面積の有効利用に寄与する。従来技術に比べ、プロセスの自由度が得られるので、リードタイム(設計変更検討、対策に要する時間)の短縮にも寄与する。これにより、工程の増加、複雑さを低減した容量素子の構成が実現できる。
【0034】
図6(a),(b)は、それぞれ本発明の第3実施形態に係る半導体装置の要部の構成を示す平面図、及び6B−6B断面図である。図は、半導体集積回路におけるメタル配線層間に形成される容量素子の構成について示している。
【0035】
半導体基板上に設けられた絶縁層31中に電気的な接続領域32が形成されている。下層の配線層33の接続領域32には容量形成領域34が配備されている。ここでの容量形成領域34は通常のビアホールと比べて大型の任意形状としている。容量形成領域34には、下部電極351、上部電極352、その間に挟まれる容量絶縁膜36が含まれ、これにより容量素子37が形成されている。
【0036】
下部電極351は、容量形成領域34の内壁に沿って形成されている。容量絶縁膜36は、下部電極351の内壁に沿って形成されている。上部電極352は、容量絶縁膜36に囲まれるように容量形成領域34内部に埋め込まれている。容量形成領域34の上面は平坦化されており、上部電極352は、上層の配線部材38に接続されている。
【0037】
上記容量形成領域34は、図示しない他の配線に関係するビアホール領域と同時に加工されるものであり、上面から見て蛇行形状を多用し、側部の容量絶縁膜36形成面を広くし、容量値を稼いでいる。
【0038】
少なくとも下部電極351の構成部材は他の配線部材と共有されている。下部電極351は例えばバリアメタル及びプラグ金属の積層である。例として、バリアメタルは窒化チタン/チタンの積層であるが、別段限定されない。プラグ金属はタングステンプラグ、アルミプラグ等であるが、これらに限定されることはない。上部電極352は、他の配線部材で使われる金属部材、使われない専用の金属部材いずれの金属部材でも任意に選択できる。
【0039】
そして、容量絶縁膜36は、容量形成領域34のみに配され、他の配線に関係するビアホール領域にはない構成である。容量絶縁膜36は、酸化シリコンや窒化シリコン、またはこれらの積層、α−Si(アモルファスシリコン)、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、別段限定されるものではない。容量絶縁膜36の誘電率及び膜厚と、容量形成領域34の凹部に接触する底面及び側面における合計面積の3つのパラメータにて、容量素子37として必要な容量値が得られるよう制御する。
【0040】
上記第3実施形態に係る構成によれば、前記第1実施形態同様に、絶縁層31中の所望の接続領域において容量形成領域34に合わせて容量素子37が構成される。すなわち、下部電極351、容量絶縁膜36、上部電極352の凹部埋め込み積層による形態が平坦化され、残留した自己整合的な埋め込み構造を有する。
【0041】
また、下部電極351がバリアメタル及びプラグ金属の積層というような、前記第1実施形態に比べて厚い構成となっているため、素子の信頼性が向上する。第1メタル配線層の上から、メタル配線層の最上層より2つ下の配線層間まで、容量素子を形成するレイヤー(層)の選択の自由度が広がる。トランジスタ素子による回路構成上にも容量素子を形成することが可能となり、チップ面積の有効利用に寄与する。
【0042】
図7(a),(b)〜図10(a),(b)は、それぞれ本発明の第4実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。各図(a)は、図6に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。図6と同様の箇所には同一の符号を付して説明する。
【0043】
図7(a),(b)に示すように、半導体基板上に設けられた層間絶縁層3111において、リソグラフィ技術などを経てそれぞれ配線層33のパターンを形成する。例えば(a)には、その端部に接続領域32がパターニングされ、(b)にはその端部に接続領域42がパターニングされる。さらに、層間絶縁層312の形成後、リソグラフィ技術などを経て(a)では容量形成領域34が、(b)ではビアホール44が形成される。
【0044】
次に、図8(a),(b)に示すように、スパッタ法等を利用して配線に関係するバリアメタル451を堆積する。これにより、バリアメタル451は容量形成領域34及びビアホール44内部に一様に被覆される。バリアメタル451は、上述のように例えば窒化チタン/チタンの積層であるが、別段限定されない。なお、良好なカバレージ特性を得るためには、熱CVDやプラズマCVD法によるCVDメタルの被覆がよい。続いて、バリアメタル451上にビアホール44が完全に埋め込める分だけのプラグ用の配線部材452を形成する。配線部材452は例えば上述したようにタングステンとし、熱CVD法を利用して形成する。一方、容量形成領域34ではこの配線部材452での埋め込みは未だ達成されないことが重要である。
【0045】
次に、配線部材452上に容量絶縁膜36を堆積する。容量絶縁膜36は、上述のとおり酸化シリコンや窒化シリコン、またはこれらの積層、あるいは酸化チタンや酸化タンタル、またはこれらの積層、その他の高誘電率物質など様々考えられ、製法もそれに応じて選択される。ここで特筆すべきは、図8(b)のビアホール34はすでにバリアメタル451及び配線部材452によるプラグ部材で完全に埋め込まれている。従って、この容量絶縁膜36がビアホール34内に入る余地はない。次に、容量絶縁膜36上に厚く上部電極用の導電部材453、例えばタングステンを熱CVD法により形成する。これにより、容量形成領域34内を完全に埋め込む。
【0046】
次に、図9(a),(b)に示すように、CMP(化学的機械的研磨)技術を利用した平坦化工程を経る。これにより、(a)の容量形成領域34では、導電部材453が上部電極352として、また容量絶縁膜36を隔てたバリアメタル451及び配線部材452が下部電極351としてパターニングされ、自己整合的に容量素子37が形成される。一方(b)のビアホール44では、導電部材453及び容量絶縁膜36が完全に除去され、バリアメタル451付きの配線部材452によるプラグが形成される。
【0047】
その後、図10(a),(b)に示すように、次層の配線層48のパターニングで、(a)では上部電極352のみに接続される配線部材38が形成できる。さらに、プラグ・アンド・ワイヤ方式によって、上述と同様構成のプラグPRG、配線パターンWPが所定部位に形成され、回路構成の一部となる。
【0048】
上記第4実施形態に係る方法によれば、容量形成領域34は、他の配線に関係する領域より相当量大きいものとし、これを利用する。他の配線に関係するビアホール44が十分に埋め込まれる配線部材(バリアメタル451及び配線部材452)を共有させた場合、容量形成領域34では埋め込み不足にさせ、上記配線部材(バリアメタル451及び配線部材452)を下部電極351とする。さらに、容量絶縁膜36、上部電極352となる導電部材453の積層によって、容量形成領域34の埋め込みが達成される。そこで平坦化されると、ビアホール44の領域では、上部にある導電部材453及び容量絶縁膜36の積層は除去され、上記配線部材(バリアメタル451及び配線部材452)のみの構成となる。一方、容量形成領域34では下部電極351、容量絶縁膜36、上部電極352の構成が確実に残る。これにより、他の配線に関係するビアホール44と容量形成領域34の形成が自己整合性を有する。
【0049】
このような実施形態の方法においても、平坦化工程によって、下部電極351、容量絶縁膜36、上部電極352の凹部埋め込み積層による形態が自己整合的に容量素子37を現出する。容量素子37を形成するレイヤー(層)の選択の自由度を広げることができ、チップ面積の有効利用に寄与する。従来技術に比べ、プロセスの自由度が得られるので、リードタイム(設計変更検討、対策に要する時間)の短縮にも寄与する。これにより、工程の増加、複雑さを大幅に低減した容量素子の構成が実現できる。
【0050】
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記実施形態では、配線ならびに容量素子の導電部材としてスパッタ法あるいはCVD法により金属形成したが、必ずしもスパッタ法あるいはCVD法による必要はない。例えば、導電部材の形成方法としてメッキ法によるもの、導電ペーストの塗布などの方法を用いることができる。また、導電部材としての金属はCu,Au,Ag,W,Ti,Co,Niなどの金属、その合金、あるいはそのシリサイド材料など多種多様である。すなわち、導電配線、ならびに電極として用いることのできる部材が適用可能である。
【0051】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、絶縁層中の所望の接続領域において下部電極、容量絶縁膜、上部電極の凹部埋め込み積層による容量形成領域に合わせた自己整合的な容量素子が構成できる。他のビアや配線の領域と工程を大部分共有できる。このようなことから、容量素子を形成するレイヤー(層)の選択の自由度が広がる。これにより、プロセスの増加も最小限に抑えられる。また、このときに形成される通常の配線には配線容量、抵抗の増加などの悪影響はほとんど生じない。この結果、工数の負担を軽減し、かつプロセスの自由度が増加する容量素子を有する半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】(a),(b)は、それぞれ本発明の第1実施形態に係る半導体装置の要部の構成を示す平面図、及び1B−1B断面図である。
【図2】(a),(b)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す第1断面図である。各図(a)は、図1に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。
【図3】(a),(b)は、それぞれ図2(a),(b)に続く第2断面図である。
【図4】(a),(b)は、それぞれ図3(a),(b)に続く第3断面図である。
【図5】(a),(b)は、それぞれ図4(a),(b)に続く第4断面図である。
【図6】(a),(b)は、それぞれ本発明の第3実施形態に係る半導体装置の要部の構成を示す平面図、及び6B−6B断面図である。
【図7】(a),(b)は、それぞれ本発明の第4実施形態に係る半導体装置の製造方法の要部を工程順に示す第1断面図である。各図(a)は、図6に示すようなメタル配線層間の容量素子の形成を示し、(b)は、同時に形成されるメタル配線層及びその接続部の形成を示す。
【図8】(a),(b)は、それぞれ図7(a),(b)に続く第2断面図である。
【図9】(a),(b)は、それぞれ図8(a),(b)に続く第3断面図である。
【図10】(a),(b)は、それぞれ図9(a),(b)に続く第4断面図である。
【符号の説明】
11,31…絶縁層
12,22,32,42…接続領域
13,28,33…配線層
14,34…容量形成領域
151,351…下部電極
152,352…上部電極
16,36…容量絶縁膜
17,37…容量素子
18,252,38,452…配線部材
24,44…ビアホール
251,451…バリアメタル
26…レジストマスク
453…導電部材
PRG…プラグ
WP…配線パターン
Claims (9)
- 絶縁層中における電気的な接続領域に配備された容量形成領域と、
前記容量形成領域の内壁に沿って形成された第1電極部と、
前記第1電極部の内壁に沿って形成された容量絶縁膜と、
前記容量絶縁膜に囲まれるように前記容量形成領域内部に埋め込まれた所定の上層の配線部材に接続される第2電極部と、
を具備したことを特徴とする半導体装置。 - 前記絶縁層中における電気的な接続領域は、上層の配線部材に対する下層の配線部材の接続部を含むことを特徴とする請求項1記載の半導体装置。
- 前記容量形成領域は、配線部材の埋め込み形態に関し、同時に加工される他の配線に関係する領域と寸法が選択的に異なる領域であって、前記第1電極部、前記容量絶縁膜、及び前記第2電極部の積層が平坦化され残留した自己整合的な埋め込み構造を有することを特徴とする請求項1または2記載の半導体装置。
- 前記第1電極部は、同時に加工される他の配線に関係する配線部材に使用される第1の導電部材で構成され、前記第2電極部は、前記配線部材の主たる第2の導電部材で構成されることを特徴とする請求項1〜3いずれか一つに記載の半導体装置。
- 前記第1電極部は、同時に加工される他の配線に関係する配線部材で構成され、前記第2電極部は、前記容量形成領域にのみ設けられる導電部材で構成されることを特徴とする請求項1〜3いずれか一つに記載の半導体装置。
- 絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域と寸法を選択的に異なる容量形成領域を設ける工程と、
前記容量形成領域内に前記他の配線に関係する領域と同じ第1の導電部材を第1電極として被覆する工程と、
前記第1の導電部材上に容量絶縁膜を被覆し、選択的にエッチングして少なくとも前記第1電極上に前記容量絶縁膜を残す工程と、
前記容量絶縁膜の付いた前記容量形成領域内に前記他の配線に関係する領域と同じ第2の導電部材を第2電極として埋め込む工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 絶縁層中における電気的な接続領域への配線部材の埋め込みに関し、同時に加工される他の配線に関係する領域より大きい寸法の容量形成領域を設ける工程と、
前記容量形成領域内に、前記他の配線に関係する領域を十分に埋め込む配線部材を第1電極として堆積し、さらに容量絶縁膜、第2電極となる導電部材を順次積層することによって前記容量形成領域内を埋め込む工程と、
前記容量形成領域内のみに容量絶縁膜及び第2電極となる導電部材を残留させる平坦化工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 前記第2電極に接続される上層の配線部材を形成する工程をさらに具備することを特徴とする請求項6または7に記載の半導体装置の製造方法。
- 前記他の配線に関係する領域は、前記容量絶縁膜を持たない配線層間接続用のビア、配線層、ビア及び配線層のいずれかを形成することを特徴とする請求項6〜8いずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229420A JP2004071848A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229420A JP2004071848A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071848A true JP2004071848A (ja) | 2004-03-04 |
Family
ID=32015800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002229420A Withdrawn JP2004071848A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071848A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049321A (ja) * | 2009-08-26 | 2011-03-10 | Sony Corp | 半導体装置及びその製造方法 |
KR20170051270A (ko) * | 2015-10-30 | 2017-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 모듈, 및 전자 기기의 제작 방법 |
-
2002
- 2002-08-07 JP JP2002229420A patent/JP2004071848A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049321A (ja) * | 2009-08-26 | 2011-03-10 | Sony Corp | 半導体装置及びその製造方法 |
KR20170051270A (ko) * | 2015-10-30 | 2017-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 모듈, 및 전자 기기의 제작 방법 |
JP2017085106A (ja) * | 2015-10-30 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 容量素子、半導体装置、モジュールおよび電子機器の作製方法 |
US10971491B2 (en) | 2015-10-30 | 2021-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming capacitor, semiconductor device, module, and electronic device |
KR102611874B1 (ko) * | 2015-10-30 | 2023-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 모듈, 및 전자 기기의 제작 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610248B2 (en) | Capacitor structure and method of manufacture | |
JP4037711B2 (ja) | 層間絶縁膜内に形成されたキャパシタを有する半導体装置 | |
TWI708323B (zh) | 半導體結構及其製作方法 | |
JP3895126B2 (ja) | 半導体装置の製造方法 | |
US7439130B2 (en) | Semiconductor device with capacitor and method for fabricating the same | |
US20070235790A1 (en) | Capacitor structure of semiconductor device and method of fabricating the same | |
US10446483B2 (en) | Metal-insulator-metal capacitors with enlarged contact areas | |
JP2002141417A (ja) | 並列キャパシタの積層構造と製造方法 | |
JP2004031965A (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
US20090147438A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
KR100806034B1 (ko) | Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
JP3467445B2 (ja) | 半導体装置およびその製造方法 | |
JP5534170B2 (ja) | 半導体装置及びその製造方法 | |
US7709878B2 (en) | Capacitor structure having butting conductive layer | |
JP2003243524A (ja) | 局部相互接続部を伴う指状mimキャパシタ | |
JP2004071848A (ja) | 半導体装置及びその製造方法 | |
KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
JP2001203329A (ja) | 半導体装置およびその製造方法 | |
JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
JP2004311537A (ja) | 半導体装置 | |
JP2004296802A (ja) | 半導体装置およびその製造方法 | |
JP4890769B2 (ja) | 半導体装置およびその製造方法 | |
JP2005197700A (ja) | 半導体素子の金属パターン形成方法 | |
JP2004119461A (ja) | 半導体装置及びその製造方法 | |
JP2001298154A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |