JP2008098424A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008098424A
JP2008098424A JP2006278789A JP2006278789A JP2008098424A JP 2008098424 A JP2008098424 A JP 2008098424A JP 2006278789 A JP2006278789 A JP 2006278789A JP 2006278789 A JP2006278789 A JP 2006278789A JP 2008098424 A JP2008098424 A JP 2008098424A
Authority
JP
Japan
Prior art keywords
copper wiring
copper
film
barrier layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006278789A
Other languages
English (en)
Other versions
JP5016286B2 (ja
Inventor
Ryosuke Nakagawa
良輔 中川
Takahisa Yamaha
隆久 山葉
Yuichi Nakao
雄一 中尾
Katsumi Samejima
克己 鮫島
Satoshi Kageyama
聡 蔭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006278789A priority Critical patent/JP5016286B2/ja
Priority to KR1020097007459A priority patent/KR20090065529A/ko
Priority to PCT/JP2007/069875 priority patent/WO2008047687A1/ja
Priority to CNA200780037622XA priority patent/CN101523578A/zh
Priority to US12/445,168 priority patent/US8125084B2/en
Publication of JP2008098424A publication Critical patent/JP2008098424A/ja
Application granted granted Critical
Publication of JP5016286B2 publication Critical patent/JP5016286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅との密着性および銅拡散防止性能に優れるバリア層を有する半導体装置、および、その半導体装置の製造方法を提供すること。
【解決手段】ダマシン配線が採用される半導体装置の製造方法における、バリア層形成工程において、半導体基板の周囲の雰囲気中の窒素ガスの濃度が、当該工程の初期および終期において相対的に低く、当該工程の中期において相対的に高くなるように制御する。これにより、絶縁層に被着し、第１の銅配線と第２の銅配線との間に介在するバリア層は、その材料に含有される窒素の濃度が、第１の銅配線および第２の銅配線との境界部分で相対的に低く、それらの境界部分に挟まれる中央部分で相対的に高くなるように変化するプロファイルを有する。
【選択図】 図３

Description

この発明は、半導体装置および半導体装置の製造方法、詳しくは、ダマシン配線を有する半導体装置およびその半導体装置の製造方法に関する。
近年、半導体装置の高集積化に伴い、配線の微細化が要求されている。このような要求に応えるべく、半導体装置用の配線として、従来のアルミニウム（Ａｌ）配線などに代えて、電気抵抗の小さい銅（Ｃｕ）配線を用いることが検討されている。
微細な銅配線を形成する方法としては、ダマシン法が知られている。
たとえば、ダマシン法では、まず、シリコン基板の上に形成された、酸化シリコン（ＳｉＯ2）からなる第１の層間絶縁膜に、所定の配線パターンに対応する第１の配線溝が形成される。次いで、第１の層間絶縁膜の上に、第１の配線溝を埋め尽くす銅膜が形成される。そして、化学的機械的研磨法（ＣＭＰ法）による銅膜の研磨処理により、第１の配線溝に埋め込まれていない余分な銅が除去され、第１の配線溝に埋設された第１の銅配線が形成される。次いで、第１の層間絶縁膜の上に、第２の層間絶縁膜が形成され、この第２の層間絶縁膜に、第１の銅配線に達するビアホールが形成される。次いで、このビアホールが形成された第２の層間絶縁膜の上に、第３の層間絶縁膜が形成される。そして、この第３の層間絶縁膜に、第２の配線溝が形成され、ビアホールおよび第２の配線溝に銅が埋設されることによって、第１の銅配線の場合と同様の方法により、第１の銅配線と電気的に接続された第２の銅配線が形成される。
銅は、アルミニウムに比べて、酸化シリコンへの拡散性が高いので、酸化シリコンからなる層間絶縁膜中に銅が拡散して、たとえば、配線間の短絡などの不具合を生じるおそれがある。
そのため、銅配線と層間絶縁膜との間には、銅の層間絶縁膜への拡散を防止するべく、バリア膜が形成される。このバリア膜の材料としては、一般的に、タンタル（Ｔａ）や窒化タンタル（ＴａＮ）が用いられる。
特開平１１−２６５８９０号公報
タンタルは、銅との密着性に優れるため、タンタルを用いてバリア膜を形成すれば、バリア膜と銅配線との界面において、バリア膜が剥離することを抑制することができる。ところが、タンタルの銅拡散防止性能は、あまり高くないので、タンタルを用いたバリア膜に十分な銅拡散防止性能を持たせるには、バリア膜の膜厚を厚くする必要がある。ところが、膜厚が厚くなると、膜抵抗が増加し、第１銅配線と第２銅配線との間における電気伝導率が低下する。
一方、窒化タンタルは、タンタルに比べて、優れた銅拡散防止性能を有する一方で、銅との密着性があまり良好でないため、バリア膜と銅配線との界面において、バリア膜が剥離するおそれがある。
そこで、本発明の目的は、銅との密着性および銅拡散防止性能に優れるバリア層を有する半導体装置およびその製造方法を提供することにある。
上記目的を達成するために、請求項１記載の発明は、半導体基板と、前記半導体基板に形成される第１の銅配線と、前記第１の銅配線上に形成され、前記第１の銅配線に達する孔を有する絶縁層と、タンタルを含有する材料からなり、少なくとも前記孔内の側面および前記第１の銅配線における前記孔内に臨む部分に被着されたバリア層と、前記バリア層に密着して形成され、前記バリア層を介して前記第１の銅配線と電気的に接続される第２の銅配線とを備え、前記バリア層は、前記材料に含有される窒素の濃度が、前記第１および第２の銅配線との境界部分で相対的に低く、それらの境界部分に挟まれる中央部分で相対的に高くなるように変化するプロファイルを有している、半導体装置である。
この構成によれば、半導体基板には、第１の銅配線が形成されており、この第１の銅配線上には、第１の銅配線に達する孔を有する絶縁層が形成されている。また、少なくとも絶縁層の孔内の側面および第１の銅配線における当該孔内に臨む部分には、バリア層が被着されている。また、第２の銅配線が、バリア層に密着して形成され、バリア層を介して第１の銅配線と電気的に接続されている。そして、バリア層は、タンタルを含有する材料からなり、当該材料に含有される窒素の濃度が、第１および第２の銅配線の境界部分で相対的に低く、それらの境界部分に挟まれる中央部分で相対的に高くなるように変化するプロファイルを有している。
このように、バリア層と第１および第２の銅配線との境界部分では、バリア層の材料に含有される窒素の濃度、つまり、バリア層の窒化度が相対的に低いため、境界部分におけるバリア層の材料の物性を、タンタルの物性に近づけることができる。その結果、バリア層と第１および第２の銅配線とを良好に密着させることができる。一方、バリア層と第１および第２の銅配線との各境界部分に挟まれる中央部分では、バリア層に含有される窒素の濃度が相対的に高いため、中央部分におけるバリア層の材料の物性を、窒化タンタルの物性に近づけることができる。その結果、第１および第２の銅配線中の銅が、絶縁層中に拡散することを防止することができる。
つまり、バリア層の材料に含有される窒素の濃度を連続的に変化させることによって、１層構造のバリア層で、バリア層の厚みを厚くすることなく、タンタルおよび窒化タンタル双方の物性を兼ね揃えることができる。
また、請求項２記載の発明は、半導体基板上に第１の銅配線を形成する第１銅配線形成工程と、前記第１の銅配線上に絶縁層を形成する絶縁層形成工程と、前記絶縁層に前記第１の銅配線に達する孔を形成する孔形成工程と、タンタルを含有する材料を用いて、スパッタ法により、少なくとも前記孔内の側面および前記第１の銅配線における前記孔内に臨む部分に被着するバリア層を形成するバリア層形成工程と、前記バリア層に密着し、前記バリア層を介して前記第１の銅配線と電気的に接続される第２の銅配線を形成する第２銅配線形成工程とを含み、前記バリア層形成工程では、前記半導体基板の周囲の雰囲気中の窒素ガスの濃度が、当該工程の初期および終期において相対的に低く、当該工程の中期において相対的に高くなるように制御される、半導体装置の製造方法である。
この方法により、請求項１に記載の半導体装置を得ることができる。
また、窒素ガスの濃度を連続的に変化させることによって、タンタルおよび窒化タンタル双方の物性を兼ね揃えるバリア層を１層構造で形成することができる。そのため、製造プロセスの簡素化を図ることができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
この半導体装置１は、表面に半導体素子などが形成されたシリコン基板２（半導体基板）を備えている。
シリコン基板２の上には、酸化シリコンからなる層間絶縁膜３が形成されている。
層間絶縁膜３には、層間絶縁膜３を貫通し、シリコン基板２上の半導体素子領域（図示せず）に達するように、ビアホール４が形成されている。
ビアホール４の側面およびシリコン基板２におけるビアホール４内に臨む部分には、導電性のＴｉＮ膜（窒化チタン膜）５が被着されている。そして、ビアホール４には、ＴｉＮ膜５を介して、タングステンを含む金属が、層間絶縁膜３の上面と面一になるように埋め込まれることによって、タングステンプラグ６が形成されている。タングステンプラグ６とシリコン基板２とは、ＴｉＮ膜５を介して、電気的に接続される。
また、層間絶縁膜３の上には、炭化シリコン（ＳｉＣ）からなる層間膜７が形成されている。層間膜７の上には、酸化シリコンからなる層間絶縁膜８が形成されている。
層間絶縁膜８には、ビアホール４と連通する第１配線溝９が、層間膜７を貫通して形成されている。
第１銅配線溝９の内面、層間絶縁膜３における第１銅配線溝９内に臨む部分、および、タングステンプラグ６の上面には、タングステンプラグバリア膜１０が被着されている。
タングステンプラグバリア膜１０は、タンタル膜および窒化タンタル膜が積層されてなる２層構造を有し、たとえば、窒化タンタル膜がタングステンプラグ６側に形成され、その上に、タンタル膜が形成される。
そして、第１銅配線溝９には、タングステンプラグバリア膜１０を介して、銅を含む金属が埋め込まれることによって、第１銅配線層１１（第１の銅配線）が形成されている。この第１銅配線層１１は、タングステンプラグ６を介して、シリコン基板２と電気的に接続される。
また、層間絶縁膜８の上には、炭化シリコンからなる層間膜１２、酸化シリコンからなる層間絶縁膜１３、炭化シリコンからなる層間膜１４、および、酸化シリコンからなる層間絶縁膜１５が、層間絶縁膜８側からこの順に、順次積層されている。なお、層間膜１２、層間絶縁膜１３、層間膜１４および層間絶縁膜１５が、この発明の絶縁層に相当する。
層間膜１２および層間絶縁膜１３には、これら２つの膜を貫通して、第１銅配線層１１に達するビアホール１６が形成されている。
層間膜１４および層間絶縁膜１５には、これら２つの膜を貫通して、第２銅配線溝１７が形成されている。第２銅配線溝１７は、ビアホール１６と連通している。
第２銅配線溝１７の側面、ビアホール１６の側面、および第１銅配線層１１におけるビアホール１６内に臨む部分には、銅配線バリア膜１８（バリア層）が被着されている。この銅配線バリア膜１８の膜厚は、たとえば、３〜３０ｎｍであり、好ましくは、３〜１５ｎｍである。
ビアホール１６には、銅配線バリア膜１８を介して、銅を含む金属が埋め込まれることによって、接続プラグ１９が形成されている。また、第２銅配線溝１７には、銅が埋め込まれることによって、第２銅配線層２０（第２の銅配線）が形成されている。第２銅配線層２０は、接続プラグ１９および銅配線バリア膜１８を介して、第１銅配線層１１と電気的に接続される。
層間絶縁膜１５の上には、第２銅配線層２０の酸化を防止するための絶縁膜２２が、第２銅配線層２０を覆うように形成されている。
図２は、図１に示す銅配線バリア膜１８の近傍を拡大して示す断面図である。図３は、銅配線バリア膜１８に含有される窒素濃度のプロファイルである。
銅配線バリア膜１８は、タンタルを含有するＴａ1-xＮx（ｘ≧０）を用いて形成されている。
銅配線バリア膜１８は、第１銅配線層１１との境界部分１１ａおよび接続プラグ１９（後述）との境界部分１９ａでは、この材料に含有される窒素の濃度が、相対的に低く（ｘが相対的に小さく）、境界部分１１ａおよび１９ａに挟まれる中央部分２１では、窒素の濃度が相対的に高く（ｘが相対的に大きく）なるように変化する窒素濃度プロファイルを有している。
図４Ａ〜４Ｌは、半導体装置１の製造方法を工程順に示す図解的な断面図である。
次に、半導体装置１の製造方法について、図４Ａ〜４Ｌを参照して説明する。
半導体装置１の製造に際しては、まず、図４Ａに示すように、シリコン基板２の上に、層間絶縁膜３が形成される。次いで、層間絶縁膜３に、層間絶縁膜３を貫通して、シリコン基板２の半導体素子領域（図示せず）に達するビアホール４が形成される。そして、ビアホール４の側面およびシリコン基板２のビアホール４内に臨む部分に、たとえば、スパッタ法により、ＴｉＮ膜５が被着される。その後、ＴｉＮ膜５を介して、タングステンがビアホール４に埋め込まれることによって、タングステンプラグ６が形成される。そして、層間絶縁膜３の上に、層間膜７および層間絶縁膜８が順次積層される。
次に、図４Ｂに示すように、たとえば、フォトリソグラフィによって、タングステンプラグ６の上面が露出するように、層間膜７および層間絶縁膜８がエッチングされることにより、第１銅配線溝９が形成される。
その後、図４Ｃに示すように、層間絶縁膜８の上面および第１銅配線溝９の内面に、たとえば、スパッタ法により、窒化タンタル膜とタンタル膜とを順次積層することによって、タングステンプラグバリア膜１０が形成される。そして、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、層間絶縁膜８の上に第１銅配線溝を埋め尽くす銅膜２３が形成される。
次に、ＣＭＰ法による銅膜２３の研磨が行なわれる。この研磨は、銅膜２３の表面が、層間絶縁膜８の表面と面一になるまで続けられる。これにより、図４Ｄに示すように、第１銅配線溝９に埋め込まれていない、余分な銅膜２３およびタングステンプラグバリア膜１０が除去され、第１銅配線溝９に埋設された第１銅配線層１１が得られる（第１銅配線形成工程）。
つづいて、図４Ｅに示すように、層間絶縁膜８の上に、層間膜１２、層間絶縁膜１３、層間膜１４および層間絶縁膜１５が、順次積層される（絶縁層形成工程）。
次に、図４Ｆに示すように、層間絶縁膜１５の上に、ビアホール１６に対応するパターンにパターニングされたフォトレジスト２４が形成される。そして、フォトレジスト２４をマスクとして、層間絶縁膜１５、層間膜１４および層間絶縁膜１３をエッチングすることにより、これらの膜を貫通するビアホール１６が形成される（孔形成工程）。なお、層間絶縁膜１３のエッチングの際、当該エッチングが終了する前に、エッチング条件を、層間絶縁膜１３と層間膜１２との選択比が大きくなるように変更し、層間膜１２がほとんどエッチングされないようにする。
次に、図４Ｇに示すように、フォトレジスト２４がアッシング処理により除去された後、ビアホール１６に、たとえば、樹脂製の埋め込み材２６が埋め込まれ、これをエッチバックすることによって、所定の高さの埋め込み材２６がビアホール１６に形成される。
次いで、図４Ｈに示すように、層間絶縁膜１５の上に、第２銅配線溝１７に対応するパターンにパターニングされたフォトレジスト２７が形成される。そして、フォトレジスト２７をマスクとして、層間絶縁膜１５をエッチングすることにより、ビアホール１６の開口面１６ａを露出させる、第２銅配線溝１７が形成される。このとき、エッチング液により、埋め込み材２６も多少エッチングされる。
次に、図４Ｉに示すように、フォトレジスト２７および埋め込み材２６が、アッシング処理により除去される。そして、層間膜１２がエッチングにより除去される。
次に、図４Ｊに示すように、層間絶縁膜１５の上面、ビアホール１６の側面、第２銅配線溝１７の内面および第１銅配線層１１のビアホール１６内に臨む部分に、銅配線バリア膜１８が、スパッタ法により被着される（バリア層形成工程）。
この銅配線バリア膜１８の形成後は、図４Ｋに示すように、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、層間絶縁膜１５の上に、第２銅配線溝１７を埋め尽くす銅膜２８が形成される。
そして、ＣＭＰ法による銅膜２８の研磨が行なわれる。この研磨は、銅膜２８の表面が、層間絶縁膜１５の表面と面一になるまで続けられる。これにより、図４Ｌに示すように、第２銅配線溝１７に埋め込まれていない、余分な銅膜２８および銅配線バリア膜１８が除去され、第２銅配線溝１７に埋設された第２銅配線層２０が得られる（第２銅配線形成工程）。その後、層間絶縁膜１５および第２銅配線層２０の上に、絶縁膜２２が形成されることによって、半導体装置１が完成する。
図５は、銅配線バリア膜１８の形成方法を工程順に示すフローチャートである。図６は、銅配線バリア膜１８を形成する工程における、真空チャンバー内の窒素ガスの濃度のプロファイルである。
図５を参照して、銅配線バリア膜１８の形成に際しては、まず、シリコン基板２が、図示しないスパッタリング装置の真空チャンバー内に搬入される（ステップＳ１）。次いで、タンタルターゲットを用いて、タンタルのスパッタリングが開始される（ステップＳ２）。次いで、タンタルのスパッタリングと並行して、真空チャンバー内に窒素ガスの供給が開始される（ステップＳ３）。
窒素ガスの供給量は、スパッタリングの進行に伴って変更制御される（ステップＳ４）。より具体的には、図６に示すように、真空チャンバー内（シリコン基板２の周囲の雰囲気）の窒素ガスの濃度が、銅配線バリア膜１８を形成する工程の初期および終期において相対的に低く、当該工程の中期において相対的に高くなるように制御される。これにより、図３に示す窒素濃度プロファイルを有する銅配線バリア膜１８が形成される。
スパッタリングの開始から所定時間が経過すると、窒素ガスの供給が停止され（ステップＳ５）、タンタルターゲットのスパッタリングが終了される（ステップＳ６）。
このように、銅配線バリア膜１８の形成工程の初期および終期において、真空チャンバー内の窒素ガスの濃度が、相対的に低くなるように制御されるため、銅配線バリア膜１８と、第１銅配線層１１との境界部分１１ａおよび接続プラグ１９との境界部分１９ａにおける、銅配線バリア膜１８に含有される窒素濃度、つまり、銅配線バリア膜１８の窒化度を、相対的に低くすることができる（図３参照）。その結果、境界部分１１ａおよび境界部分１９ａにおける銅配線バリア膜１８の材料の物性を、タンタルの物性に近づけることができので、銅配線バリア膜１８と、第１銅配線層１１および接続プラグ１９とを良好に密着させることができる。
一方、銅配線バリア膜１８の形成工程の中期においては、真空チャンバー内の窒素ガスの濃度が、相対的に高くなるように制御されるため、境界部分１１ａおよび境界部分１９ａに挟まれる、銅配線バリア膜１８の中央部分２１における、銅配線バリア膜１８に含有される窒素濃度を相対的に高くすることができる（図３参照）。その結果、中央部分２１における銅配線バリア膜１８の材料の物性を、窒化タンタルの物性に近づけることができるので、第１銅配線層１１、接続プラグ１９および第２銅配線層２０中の銅が、層間絶縁膜１３および層間絶縁膜１５中に拡散することを防止することができる。
つまり、銅配線バリア膜１８の形成工程において、真空チャンバー内に供給する窒素ガスの濃度を連続的に変化させることによって、銅配線バリア膜１８の膜厚を厚くすることなく、タンタルおよび窒化タンタル双方の物性を兼ね揃えるバリア膜を形成することができる。また、このような物性を有する銅配線バリア膜１８を１層構造で形成できるため、たとえば、銅との境界部分に、タンタル膜が形成され、境界部分に挟まれる部分に、窒化タンタル膜が形成される構造とは異なり、製造プロセスが煩雑化・長時間化することもない。つまり、製造プロセスの簡素化を図ることができる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、上記の実施形態では、いわゆるデュアルダマシン法により接続プラグ１９および第２銅配線層２０を形成する手段を取り上げたが、これらは、いわゆるシングルダマシン法で形成してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。 図１に示す銅配線バリア膜の近傍を拡大して示す断面図である。 銅配線バリア膜に含有される窒素濃度のプロファイルである。 図１に示す半導体装置の製造方法を示す図解的な断面図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ａの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｂの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｃの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｄの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｅの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｆの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｇの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｈの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｉの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｊの次の工程を示す図である。 図１に示す半導体装置の製造方法を示す図解的な断面図であって、図４Ｋの次の工程を示す図である。 銅配線バリア膜の形成方法を工程順に示すフローチャートである。 銅配線バリア膜を形成する工程における、真空チャンバー内の窒素ガスの濃度のプロファイルである。
符号の説明
１ 半導体装置
２ シリコン基板
１１ 第１銅配線層
１１ａ 境界部分
１２ 層間膜
１３ 層間絶縁膜
１４ 層間膜
１５ 層間絶縁膜
１６ ビアホール
１８ 銅配線バリア膜
１９ 接続プラグ
１９ａ 境界部分
２０ 第２銅配線層
２１ 中央部分

Claims (2)

  1. 半導体基板と、
    前記半導体基板に形成される第１の銅配線と、
    前記第１の銅配線上に形成され、前記第１の銅配線に達する孔を有する絶縁層と、
    タンタルを含有する材料からなり、少なくとも前記孔内の側面および前記第１の銅配線における前記孔内に臨む部分に被着されたバリア層と、
    前記バリア層に密着して形成され、前記バリア層を介して前記第１の銅配線と電気的に接続される第２の銅配線とを備え、
    前記バリア層は、前記材料に含有される窒素の濃度が、前記第１および第２の銅配線との境界部分で相対的に低く、それらの境界部分に挟まれる中央部分で相対的に高くなるように変化するプロファイルを有している、半導体装置。
  2. 半導体基板上に第１の銅配線を形成する第１銅配線形成工程と、
    前記第１の銅配線上に絶縁層を形成する絶縁層形成工程と、
    前記絶縁層に前記第１の銅配線に達する孔を形成する孔形成工程と、
    タンタルを含有する材料を用いて、スパッタ法により、少なくとも前記孔内の側面および前記第１の銅配線における前記孔内に臨む部分に被着するバリア層を形成するバリア層形成工程と、
    前記バリア層に密着し、前記バリア層を介して前記第１の銅配線と電気的に接続される第２の銅配線を形成する第２銅配線形成工程とを含み、
    前記バリア層形成工程では、前記半導体基板の周囲の雰囲気中の窒素ガスの濃度が、当該工程の初期および終期において相対的に低く、当該工程の中期において相対的に高くなるように制御される、半導体装置の製造方法。
JP2006278789A 2006-10-12 2006-10-12 半導体装置および半導体装置の製造方法 Active JP5016286B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006278789A JP5016286B2 (ja) 2006-10-12 2006-10-12 半導体装置および半導体装置の製造方法
KR1020097007459A KR20090065529A (ko) 2006-10-12 2007-10-11 반도체장치 및 반도체장치의 제조방법
PCT/JP2007/069875 WO2008047687A1 (en) 2006-10-12 2007-10-11 Semiconductor device and semiconductor device manufacturing method
CNA200780037622XA CN101523578A (zh) 2006-10-12 2007-10-11 半导体装置及半导体装置的制造方法
US12/445,168 US8125084B2 (en) 2006-10-12 2007-10-11 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278789A JP5016286B2 (ja) 2006-10-12 2006-10-12 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008098424A true JP2008098424A (ja) 2008-04-24
JP5016286B2 JP5016286B2 (ja) 2012-09-05

Family

ID=39313922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278789A Active JP5016286B2 (ja) 2006-10-12 2006-10-12 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8125084B2 (ja)
JP (1) JP5016286B2 (ja)
KR (1) KR20090065529A (ja)
CN (1) CN101523578A (ja)
WO (1) WO2008047687A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021245893A1 (ja) * 2020-06-04 2021-12-09 国立大学法人東北大学 半導体デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513751A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
JP2000294630A (ja) * 1999-04-01 2000-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2001053077A (ja) * 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001093905A (ja) * 1999-09-20 2001-04-06 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2003224127A (ja) * 2002-01-31 2003-08-08 Oki Electric Ind Co Ltd 半導体素子，及び，半導体素子の製造方法
JP2006005305A (ja) * 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006059982A (ja) * 2004-08-19 2006-03-02 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028003A (en) 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
US5893752A (en) 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
JPH11265890A (ja) 1998-03-17 1999-09-28 Hitachi Ltd 半導体装置及び製造方法
JP3348706B2 (ja) 1999-09-29 2002-11-20 日本電気株式会社 半導体装置の製造方法
JP2001127153A (ja) 1999-10-25 2001-05-11 Rohm Co Ltd 半導体装置およびその製法
JP2004172337A (ja) 2002-11-20 2004-06-17 Sony Corp 半導体装置およびその製造方法
JP3781729B2 (ja) 2003-02-26 2006-05-31 富士通株式会社 半導体装置の製造方法
JP2004319834A (ja) 2003-04-17 2004-11-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2005085884A (ja) 2003-09-05 2005-03-31 Rohm Co Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513751A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
JP2000294630A (ja) * 1999-04-01 2000-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2001053077A (ja) * 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001093905A (ja) * 1999-09-20 2001-04-06 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2003224127A (ja) * 2002-01-31 2003-08-08 Oki Electric Ind Co Ltd 半導体素子，及び，半導体素子の製造方法
JP2006005305A (ja) * 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006059982A (ja) * 2004-08-19 2006-03-02 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021245893A1 (ja) * 2020-06-04 2021-12-09 国立大学法人東北大学 半導体デバイス

Also Published As

Publication number Publication date
JP5016286B2 (ja) 2012-09-05
CN101523578A (zh) 2009-09-02
WO2008047687A1 (en) 2008-04-24
US8125084B2 (en) 2012-02-28
KR20090065529A (ko) 2009-06-22
US20100032837A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
JP3961412B2 (ja) 半導体装置及びその形成方法
JP3540302B2 (ja) 半導体装置およびその製造方法
TWI376015B (en) Semiconductor device and semiconductor device production method
JP2007141985A (ja) 半導体集積回路装置の製造方法
TWI555090B (zh) 電子裝置及用於製造其之方法
JP5096278B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006019325A (ja) 半導体装置及びその製造方法
JP2007208170A (ja) 半導体装置及びその製造方法
TW200816380A (en) Semiconductor device and method for manufacturing semiconductor device
JP2004228111A (ja) 半導体装置及びその製造方法
JP2008300674A (ja) 半導体装置
JP2005136217A (ja) 半導体装置およびその製造方法
JP2006324584A (ja) 半導体装置およびその製造方法
JPH10214891A (ja) 半導体装置
JP5613272B2 (ja) 半導体装置
JP5016286B2 (ja) 半導体装置および半導体装置の製造方法
JP5078823B2 (ja) 半導体装置
JP2002373937A (ja) 半導体装置及びその製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
JP2008124070A (ja) 半導体装置
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JP2004311537A (ja) 半導体装置
JP2004356315A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5016286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250