KR0154804B1 - 반도체장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체장치 및 제조방법에 관한 것으로, 반도체소자를 전기적으로 분리하기 위한 소자분리막과, 게이트전극과, 게이트전극의 측면을 포위하는 스페이서와, 활성영역에 형성된 소오스/드레인 영역으로 이루어진 반도체소자들을 전기적으로 상호 접속하기 위한 콘택홀과, 전극배선 및 층간절연막으로 구성된 반도체장치에 있어서, 상기 콘택홀은 게이트전극 및 활성영역의 상부표면에 전극배선용 금속층을 증착할 때 배선금속의 채움성이 좋도록 매우 얇은 절연산화막에 형성되어 있고, 상기 게이트전극 및 활성영역과 상기 콘택홀 측면에 접하여 전극배선에 연결될 수 있게 형성된 소정 높이의 콘택홀패턴과, 상기 콘택홀패턴과 반도체기판 상에 형성된 소자패턴간의 단차를 피복하여 상기 콘택홀패턴의 상단면이 노출되도록 상부표면이 평탄화된 제1층간절연막과, 상기 제1층간절연막 상에 형성되고 상기 콘택홀패턴에 전기적으로 접속된 전극배선과, 상기 전극배선과 상기 제1층간절연막 사이의 단차를 피복하는 제2층간절연막을 구비하여 이루어진 것을 특징으로 하며, 이와 같은 본 발명에 따르면, 종래의 콘택홀 및 전극배선의 형성방법과는 달리, 매우 얇은 절연산화막에 콘택홀을 형성하고 소정의 금속층을 증착함으로써 써브 또는 하프서브미크론 수준의 반도체장치에서도 금속층이 상기 콘택홀 내에 완전하게 채운 상태로 콘택기둥(또는, 금속플러그)를 형성할 수 있으므로 활성영역과의 콘택저항을 크게 감소시킬 수 있을 뿐만 아니라, 상기한 콘택기둥을 포함한 층간절연막의 상부를 평탄화함으로써, 후속의 다층 금속배선시 상부 배선의 개방불량을 방지하고 층간절연막의 평탄도를 개선시켜 반도체장치의 신뢰성 및 제조수율을 크게 향상시키는 효과가 있다.

Description

반도체장치 및 그 제조방법

제1도 (a) 내지 (d)는 종래의 반도체장치의 제조공정 순서 단면도.

제2도 (a) 내지 (f)는 본 발명에 따른 반도체장치 제조방법의 일 실시예의 제조공정 순서 단면도.

제3도 (a) 내지 (f)는 본 발명에 따른 반도체장치 제조방법의 다른 실시예의 제조공정 순서 단면도이다.

본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 반도체장치의 활성영역과 전극배선과의 콘택저항을 감소시키는 콘택구조를 구비하여 층간절연막의 평탄도를 개선한 반도체장치 및 그 제조방법에 관한 것이다.

반도체장치의 제조에 있어서, 반도체장치의 소정영역에는 전기적인 콘택을 만드는 것이 요구되며, 일반적으로는 반도체기판 표면의 유전체 하부에 놓여 있는 반도체장치의 도전영역에 전기적인 콘택을 만들기 위해 필요한 것으로, 통상적으로는 콘택을 위한 영역 상부에 있는 유전체를 형성하고, 개구 또는 비아(via)를 형성한 다음, 이를 포함하는 유전체 상부표면에 도전재료를 증착한 다음, 상기 도전재료를 집적된 표면(즉, 내부접속 또는 내부접속선을 형성하기 위한 표면)의 다른부분과 상호연결하기 위하여 패턴형성하게 된다. 이때, 상기 도전재료로는 일반적으로 알루미늄이 이용되며, 이 알루미늄을 스퍼터링(sputtering)하는 방식으로 증착하게 된다.

최근, 반도체장치의 기하학적 형태가 써브미크론(submicron) 수준으로 축소되고, 반도체기판 표면상에 반도체소자를 고밀도로 집적시킴으로써 반도체장치의 콘택영역에 형성된 개구 및 비아의 어스펙트비(aspect ratio)가 더욱 크게 증가되고 있으며, 이와 같이 어스펙트비의 증가로 인하여 알루미늄 증착만으로는 반도체장치 내의 콘택영역과 적절한 콘택을 형성하기 어렵고, 단차피복성, 콘택저항, 및 층간막의 평탄도가 불량해 지게 되어, 반도체장치의 신뢰성 향상을 위한 콘택홀 형성법 및 층간절연막의 평탄화방법 등에 대한 연구가 진행중에 있다.

종래의 반도체장치의 콘택홀 및 금속배선의 형성방법이 제조공정순서에 따라 제1도(a) 내지 (d)에 단면도가 도시되어 있다.

제1도(a)를 보면, P-형의 반도체기판(11)상에 소자분리막(12), 게이트전극(14), 및 스페이서(spacer)(15)를 순차로 형성한 후, 상기 반도체기판(11)에 N-형의 불순물을 이온주입하고, 절연막(16)을 증착한 후, 리플로우(reflow)과정을 거치면 반도체장치의 활성영역(13)에 P-N 접합이 형성된다. 이어서, 제1도(b)와 같이, 상기 절연막(16)상에 감광막을 도포한 후, 사진 식각함으로써 후속공정에서 형성되는 배선전극과 상기의 활성영역(13)을 전기적으로 연결하기 위한 콘택홀(1c)을 형성한다. 그 다음, 제1도(c)에서 처럼, 상기 콘택홀(1c)이 형성되어 있는 절연막(16')상에 금속층(17)을 증착한 다음, 제1도(d)와 같이 상기 금속층(17)을 사진식각공정에 의해 패터닝(patterning)하여 배선전극(17')을 형성한 후, 패터닝된 상기 배선전극(17')상에 평탄화절연막(18)을 증착시킨다.

이때, 상기 절연막상에 형성된 콘택홀의 개구가 작으면 작을수록 금속의 단차피복성이 나빠지게 되고 콘택저항이 증가하는 문제가 있을 뿐만 아니라, 상기와 같이 배선전극을 패터닝한 후, 절연막을 증착하는 경우 하부패턴의 패턴형상에 따른 단차로 인하여 상기 절연막의 단차피복성 또한 불량하여, 후속의 다층 금속배선을 위한 사진식각공정에 있어서, 마스크를 이용한 노광공정시 빛의 난반사로 인하여 감광막에 정확한 패턴전사가 어려우며, 단차의 모서리부분에서 상부 금속배선이 개방되는 문제가 있다.

따라서, 본 발명은 상기한 종래기술의 문제점을 감안하여 이루어진 것으로, 반도체소자의 활성영역과 전극배선과의 콘택저항을 감소시킬 수 있는 콘택구조를 구비하여 층간절연막의 평탄도를 개선한 반도체장치 및 그 제조방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 반도체장치의 바람직한 실시예의 특징은, 반도체소자를 전기적으로 분리하기 위한 소자분리막과, 게이트전극과, 게이트전극의 측면을 포위하는 스페이서와, 활성영역에 형성된 소오스/드레인 영역으로 이루어진 반도체소자들을 전기적으로 상호 접속하기 위한 콘택홀과, 전극 배선 및 층간절연막으로 구성된 반도체장치에 있어서, 상기 콘택홀은 게이트 전극 및 활성영역의 상부표면에 전극배선용 금속층을 증착할 때 배선금속의 채움성이 좋도록 매우 얇은 절연산화막에 형성되어 있고, 상기 게이트전극 및 활성영역과 상기 콘택홀 측면에 접하여 전극배선에 연결될 수 있게 형성된 소정 높이의 콘택홀패턴과, 상기 콘택홀패턴과 반도체기판 상에 형성된 소자패턴간의 단차를 피복하여 상기 콘택홀패턴의 상단면이 노출되도록 상부표면이 평탄화된 제1층절연막과, 상기 제1층간절연막 상에 형성되고 상기 콘택홀패턴에 전기적으로 접속된 전극배선과, 상기 전극배선과 상기 제1층간절연막 사이의 단차를 피복하는 제2층간절연막을 구비하여 이루어진 점에 있다.

또, 상기한 다른 목적을 달성하기 위한 반도체장치 제조방법의 바람직한 일 실시예의 특징은, 반도체소자를 전기적으로 분리하기 위한 소자분리막과, 게이트전극과, 게이트전극의 측면을 포위하는 스페이서와, 활성영역에 형성된 소오스/드레인 영역으로 이루어진 반도체소자들을 전기적으로 상호 접속하기 위한 콘택홀 및 전극배선을 형성하기 위한 반도체장치의 제조방법에 있어서, 상기 반도체소자가 형성된 반도체기판 상에 얇은 절연산화막을 형성시킨 다음, 상기 얇은 절연산화막에 콘택홀을 형성하는 단계; 콘택홀이 형성된 상기 절연산화막 상에 제1금속층을 형성한 다음, 상기 게이트전극 및 활성영역과 상기 콘택홀의 측면에 접하여 전극배선과 연결될 수 있도록 상기 제1금속층을 패터닝하여 소닝 높이의 콘택홀패턴을 형성하는 단계; 상기 콘택홀패턴과 반도체 기판상에 형성된 소자패턴간의 단차를 피복하는 제1층간절연막을 형성하는 단계; 상기 콘택홀패턴의 상부 표면이 노출될 수 있도록 상기 제1층간절연막을 평탄화하는 단계; 상기 평탄화된 제1층간절연막 상에 제2금속층을 형성한 다음, 상기 콘택홀 패턴과 전기적으로 접속되도록 상기 제2금속층을 패터닝하여 전극배선을 형성하는 단계; 및 상기 전극배선과 상기 제1층간절연막 사이의 단차를 피복하는 제2층간절연막을 형성하는 단계로 이루어진 점에 있다.

또, 상기한 다른 목적을 달성하기 위한 반도체장치 제조방법의 바람직한 다른 실시예의 특징은, 반도체기판 상에 소자를 전기적으로 분리하기 위한 소자분리막, 게이트전극, 게이트전극의 측면을 포위하는 스페이서, 활성영역에 형성된 소오스/드레인 영역으로 이루어진 반도체소자를 전기적으로 상호 접속할 수 있도록 접촉창 및 전극배선을 형성하기 위한 반도체장치의 제조방법에 있어서, 상기 반도체소자가 형성된 반도체기판 상에 얇은 절연막을 형성시킨 다음, 상기 얇은 절연산화막에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀이 형성된 상기 절연산화막 상에 제1층간절연막을 형성시킨 다음, 상기 제1콘택홀과 동일한 크기의 제2콘택홀을 상기 제1층간절연막에 형성하는 단계; 상기 제1층간절연막 상에 소정 두께의 제1금속층을 형성시킨 다음, 상기 게이트 전극 또는 활성영역의 상부표면과 제1콘택홀 및 제2콘택홀의 측면에 접하고 전극배선과 전기적으로 접속가능하게 콘택홀 패턴을 형성시키는 단계; 상기 평탄화된 제1층간절연막 상에 제2금속층을 형성한 다음, 상기 콘택홀패턴과 전기적으로 접속되도록 상기 제2금속층을 패터닝하여 전극배선을 형성하는 단계; 및 상기 전극배선과 상기 제1층간절연막 사이의 단차를 피복하는 제2층간절연막을 형성하는 단계로 이루어진 점에 있다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들의 특징을 보다 상세히 설명하기로 한다.

첨부도면 제2도 (a) 내지 (f)는 본 발명에 따른 반도체장치 제조방법의 바람직한 일 실시예의 제조공정 순서 단면도이고, 제3도 (a) 내지 (f)는 본 발명에 따른 반도체장치 제조방법의 바람직한 다른 실시예의 제조공정 순서 단면도이다. 상기 첨부도면에 있어서, 동일한 구성요소에 대해서는 도면에 표시된 참조부호의 끝자리수를 동일한 숫자 또는 기호로 표시하고, 동일한 도면에 대한 중복설명은 생략하기로 한다.

먼저, 상기한 첨부도면 제2도 및 제3도를 참조하여 본 발명에 따른 반도체장치의 특징적인 구성을 살펴보면, 반도체기판(21,31)상의 반도체소자들을 전기적으로 상호 분리하기 위한 소자분리막(22,32)과 게이트전극(24,34)과, 상기 게이트전극(24,34)의 측면을 포위하는 스페이서(25,35)와, 활성영역에 형성된 소오스/드레인영역(23,33)으로 이루어진 반도체소자를 전기적으로 상호 연결하기 위한 콘택홀(2c,3c)과, 상기 게이트전극(24,34) 및 활성영역(23,33)과 상기 콘택홀(2c,3c)의 측면에 접하여 전극배선이 접촉될 수 있도록 기둥형성으로 형성된 소정 높이의 콘택홀패턴(27,37)과, 상기 콘택홀패턴(27,37)과 반도체기판상에 형성된 소자패턴들간의 단차를 피복하고 상부표면이 평탄화된 제1층간절연막(28,38)과, 상기 제1층간절연막(28,38) 상에 형성되고 상기 콘택홀패턴(27,37)과 전기적으로 접속된 전극배선(29,39)과, 상기 전극배선(29,39)과 상기 제1층간절연막(28,38) 사이의 단차를 피복하는 제2층간절연막(2a,3a)으로 구성되어 있음을 알 수 있다.

상기한 구성의 본 발명의 반도체장치 제조방법의 일 실시예를 제2도를 참조하여 상세히 설명하여 보면, 반도체기판(21) 상의 반도체소자들을 전기적으로 상호 분리하기 위한 소자분리막(22)과, 게이트전극(24)과, 상기 게이트전극(24)의 측면을 포위하는 스페이서(25)와, 활성영역에 소오스/드레인 영역(23)을 순차로 형성시킨 반도체소자(제2도의 (a))를 전기적으로 상호 접속될 수 있도록 콘택홀 및 금속배선을 형성하는데 있어서, 상기 반도체소자가 형성된 반도체기판(21) 상에 200Å~800Å 정도의 두께를 갖는 매우 얇은 절연산화막(26)을 형성시킨 다음, 상기 절연산화막(26) 상에 감광막을 도포한 후, 사진식각공정에 의해 콘택홀(2c)을 패턴형성한다(제2도의 (b)).

이어서, 상기 콘택홀(2c)이 형성된 절연산화막(26) 상에 소정 두께의 제1금속층(27)을 화학기상증착법을 통해 적층 형성시킨다(제2도의 (c)). 이때, 상기 제1금속층(27)은 알루미늄, 구리, 천이금속(티타늄, 바나듐, 크롬, 코발트, 니켈, ..., 등), 내화금속(텅스텐, 몰리브덴, 백금, ... 등) 으로 된 일군에서 선택된 어느하나의 금속을 이용하여 형성하거나, 복수개의 금속을 조합하여 순차로 적층형성한 다층구조로 될수 있으며, 또, 티타늄 나이트 라이트(TiN), 티타늄 텅수텐(TiW)등의 금속성수지(TiN, TiW, ...등)를 이용하여 형성할 수도 있다.

그 다음, 상기 콘택홀(2c)을 통하여 상기 게이트전극 및 활성영역과 후속 공정 과정에서 형성되는 전극배선을 상호 연결하기 위한 중간매체인 콘택기둥을 형성하기 위하여, 상기 콘택홀(2C)의 패터닝에 사용된 콘택마스크를 이용하여 상기 제1금속층(27)을 사진식각하여 소정 높이의 콘택홀패턴(27')을 형성하고, 상기 콘택홀패턴(27')과 반도체기판 상에 형성된 소자패턴간의 단차를 피복하기 위하여 1,000Å~30,000Å 정도 두께의 제1층간절연막(28)을 적층형성한다(제2도의 (d)). 이때, 상기 기둥형상의 콘택홀패턴(27')을 형성하기 위한 상기 제1금속층(27)을 화학기상증착법(CVD)으로 형성하는 대신에, 물리적 기상 증착법(PVD) 즉, 상기한 금속들을 스퍼터링하는 방법에 의해 금속 플러글(plug)를 형성시켜 상기한 콘택필라와 같은 기능을 할 수도 있다. 또, 콘택홀패턴에 대용되는 상기한 금속 플러그는 상기 물리적인 증착법 뿐아니라, 화학기상증착법에 의해서도 형성될 수 있음은 물론이다.

그 다음, 상기 콘택홀패턴(27')의 상부표면이 노출될 수 있도록 상기 제1층간절연막(28)을 평탄화한 다음(제2도의 (d)), 상기 평탄화된 제1층간 절연막(28') 상에 제2금속층(도시되지 않음)을 적층형성한 다음, 상기 콘택홀 패턴(27')과 전기적으로 접속되도록상기 제2금속층을 사진식각하여 전극배선(29)을 형성한 후, 상기 전극배선(29)과 상기 평탄화된 제1층간절연막(28') 사이의 단차를 피복하기 위하여 제2층간절연막(2a)을 형성(제2도(e))하는 것으로 본 발명에 따른 반도체장치의 제조공정이 완성된다.

또, 본 발명의 반도체장치 제조방법에 있어서, 상기한 콘택홀패턴(콘택필라, 또는 금속 플러그)의 패턴은 상기한 일 실시예와 다른 제조공정 방법에 의해 형성할 수도 있으며, 이를 도면 제3도를 참조하여 상세히 설펴본다.

먼저, 통상의 반도체장치 제조방법에 의해 형성된 반도체소자 구조와 상기한 반도체소자가 형성된 반도체기판(31) 상에 절연산화막(36)을 형성하여 상기 절연산화막에 제1콘택홀(3c)을 형성시키는 과정인 제3도(a) 및 (b)는 전술한 제2도(a) 및 (b)의 과정과 동일하므로 설명을 생략한다. 이어서, 상기 제1콘택홀(3c)이 형성된 절연산화막(36) 상에 10,000Å~30,000Å 정도 두께의 제1층간잘연막(38)을 적층 형성한 다음, 상기 제1층간절연막 상에 감광막(도시되지 않음)을 도포시키고 상기 콘택홀 패턴형성용 마스크를 사용하여 사진식각하여 상기 제1콘택홀과 동일한 크기의 제2콘택홀(3d)을 상기 제1층간절연막에 형성시킨다(제3도의 (c)).

이어서, 상기 반도체소자의 활성영역과 후속공정에 의해 형성되는 전극 배선을 접속하기 위한 중간매체인 콘택필라를 형성하기 위하여 상기 제2콘택홀(3d)이 형성된 제1층간절연막(38) 상에 10,000Å~30,000Å 정도 두께의 제1금속층(도시되지 않음)을 화학기상증착법으로 적층형성시킨다. 이때, 상기 제1금속층은 알루미늄, 구리, 천이금속(티타늄, 바나듐, 크롬, 코발트, 니켈, .... 등), 내화금속(텅스텐, 몰리브덴, 백금, ... 등)으로 된 일군에서 선택된 어느 하나의 금속을 이용하여 형성하거나, 복수개의 금속을 조합하여 순차로 적층형성시킨 다층구조로 될 수 있으며, 또, 티타늄 나이트라이드, 티타늄텅스텐 등의 금속성수지를 이용하여 형성할 수도 있다. 그 다음, 상기 제1금속층의 전면을 에치백하여 상기 게이트전극(34) 또는 활성영역(33)과 상기 콘택홀(3c, 3d)의 측면에 접하여 후속공정에서 형성되는 전극배선을 연결하기 위한 중간매체인 기둥형상의 콘택기둥(37')를 형성시킨다(제3도의 (c)). 이때, 기둥형상의 상기 콘택홀패턴(37')을 형성하기 위하여 화학기상증착법으로 상기 금속들을 증착하여 제1금속층을 형성하는 대신에, 물리적인 기상 증착법, 즉, 금속을 스퍼터링방법에 의해서 금속플러그(plug)를 형성하여 상기한 콘택기둥에 대용될 수도 있다.

이후, 전극배선 및 제2층간절연막의 형성과정은 제2도에서와 전술한 바와 같으므로 설명을 생략한다.

이상과 같이, 상술한 바의 본 발명의 반도체장치 및 그 제조방법에 의하면, 종래의 콘택홀 및 전극배선의 형성방법과는 달리, 매우 얇은 절연산화막에 콘택홀을 형성하고 소정의 금속층을 증착함으로써 써브 또는 하프서브미크론 수준의 반도체장치에서도 상기 금속층이 콘택홀 내에 완전하게 채운 상태로 콘택기둥(또는, 금속플러그)를 형성할 수 있으므로 활성영역과의 콘택저항을 크게 감소시킬 수 있으며, 상기한 콘택기둥을 포함한 층간절연막의 상부를 평탄화함으로써, 후속의 다층 금속배선시 상부 배선의 개방불량을 방지하고 층간절연막의 평탄도를 개선시켜 반도체장치의 신뢰성 및 제조수율을 크게 향상시키는 효과가 있다.

Claims (35)

1. 반도체 기판, 상기 기판에 형성되어 있는 소오스 및 드레인 영역, 상기 기판 위에 상기 소오스 및 드레인 영역의 사이에 형성되어 있는 게이트 전극, 상기 게이트 전극이 형성되어 있는 상기 기판 위에 형성되어 있으며 상기 소오스 및 드레인 영역을 노출시키는 콘택홀을 가지고 있는 절연 산화막, 상기 콘택홀을 통하여 상기 소오스 및 드레인 영역과 접하고 있는 콘택홀 패턴, 상기 콘택홀 패턴이 형성되어 있는 상기 제1절연막 위에 형성되어 있으며 상기 콘택홀 패턴의 상단면이 노출되도록 윗면이 평탄하게 형성되어 있는 제1층간 절연막, 상기 제1층간 절연막 위에 형성되어 있으며 상기 콘택홀 패턴에 전기적으로 접속되어 있는 전극 배선, 그리고 상기 전극 배선이 형성되어 있는 상기 제1층간 절연막 위에 형성되어 있으며 상기 전극 배선과 상기 제1층간 절연막 사이의 단차를 피복하는 제2층간 절연막을 구비하여 이루어진 것을 특징으로 하는 반도체 장치.
2. 제1항에 있어서, 상기 콘택홀패턴은 알루미늄, 구리, 천이금속, 내화금속으로 된 일군에서 선택한 어느 하나의 금속으로 이루어진 것을 특징으로 하는 반도체 장치.
3. 제1항에 있어서, 상기 콘택홀패턴은 알루미늄, 구리, 천이금속, 및 내화금속으로 된 일군에서 선택한 복수개의 금속이 적층된 다층구조인 것을 특징으로 하는 반도체 장치.
4. 제2항 또는 제3항에 있어서, 상기 천이금속은 티타늄, 바나듐, 크롬, 코발트, 및 니켈인 것을 특징으로 하는 반도체 장치.
5. 제2항 또는 제3항에 있어서, 상기 내화금속은 텅스텐, 탄탈륨, 몰리브덴, 및 백금인 것을 특징으로 하는 반도체 장치.
6. 제1항에 있어서, 상기 콘택홀패턴은 금속성 수지로 이루어진 것을 특징으로 하는 반도체 장치.
7. 제6항에 있어서, 상기 금속성 수지는 티타늄 나이트라이드, 티타늄 텅스텐인 것을 특징으로 하는 반도체 장치.
8. 제1항에 있어서, 상기 콘택홀패턴은 기둥형상의 콘택필라인 것을 특징으로 하는 반도체 장치.
9. 제1항에 있어서, 상기 콘택홀패턴은 금속 플러그인 것을 특징으로 하는 반도체 장치.
10. 제1항에 있어서, 상기 절연산화막의 두께는 200Å~800Å인 것을 특징으로 하는 반도체 장치.
11. 제1항에 있어서, 상기 제1층간절연막의 두께는 10,000Å~30,000Å인 것을 특징으로 하는 반도체 장치.
12. 소오스 및 드레인 영역을 가지고 있으며 상부에 게이트 전극이 형성되어 있는 반도체 기판 위에 절연 산화막을 형성하는 단계, 상기 절연산화막에 상기 소오스 및 드레인 영역을 드러내는 콘택홀을 형성하는 단계, 제1금속층을 전면에 적층하는 단계, 상기 제1금속층을 패터닝하여 상기 콘택홀을 통하여 상기 소오스 및 드레인 전극과 접하는 콘택홀 패턴을 형성하는 단계, 제1층간 절연막을 전면에 적층하는 단계, 상기 제1층간 절연막을 평탄화하여 상기 콘택홀 패턴을 노출시키는 단계, 제2금속층을 전면에 적층하는 단계, 상기 제2금속층을 패터닝하여 상기 콘택홀 패턴과 전기적으로 접속되는 전극 배선을 형성하는 단계, 그리고 상기 전극 배선과 상기 제1층간 절연막 사이의 단차를 피복하는 제2층간 절연막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
13. 제12항에 있어서, 상기 콘택홀패턴은 알루미늄, 구리, 천이금속, 내화금속으로 된 일군에서 선택된 어느하나의 금속을 이용하여 상기 절연산화막상에 제1금속층을 형성하고, 상기 제1금속층상에 감광막을 도포한 다음, 상기 제1금속층을 사진식각하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
14. 제13항에 있어서, 상기 천이금속은 티타늄, 바나듐, 크롬, 코발트, 및 니켈인 것을 특징으로 하는 반도체 장치의 제조방법.
15. 제13항에 있어서, 상기 내화금속은 텅스텐, 탄탈륨, 몰리브덴, 및 백금인 것을 특징으로 하는 반도체 장치의 제조방법.
16. 제12항에 있어서, 상기 제1금속층은 알루미늄, 구리, 천이금속, 및 내화금속으로 된 일군에서 선택한 복수개의 금속을 순차로 적층 형성하여 다층구조로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
17. 제12항에 있어서, 상기 제1금속층은 화학기상증착법에 의해 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
18. 제13항에 있어서, 상기 콘택홀패턴을 형성하기 위한 제1금속층의 사진식각공정에 상기 콘택홀 패터닝에 사용된 콘택홀 마스크를 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
19. 제12항에 있어서, 상기 콘택홀패턴은 물리적 기상증착법으로 형성시킨 금속 플러그인 것을 특징으로 하는 반도체 장치의 제조방법.
20. 제12항에 있어서, 상기 콘택홀패턴은 화학기상증착법으로 형성시킨 금속 플러그인 것을 특징으로 하는 반도체 장치.
21. 제12항에 있어서, 상기 제1층간 절연막은 10,000Å~30,000Å의 두께로 형성시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
22. 제12항에 있어서, 상기 절연산화막은 200Å~800Å의 두께로 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
23. 제12항에 있어서, 상기 제1금속층은 금속성 수지를 이용하여 형성시킨 것을 특징으로 하는 반도체 장치의 제조방법.
24. 제23항에 있어서, 상기 금속성 수지는 티타늄 나이트라이드 또는 티타늄 텅스텐의 어느 하나가 선택적으로 이용되는 것을 특징으로 하는 반도체 장치의 제조방법.
25. 소오스 및 드레인 영역을 가지고 있으며 상부에 게이트 전극이 형성되어 있는 반도체 기판 위에 절연 산화막을 형성하는 단계, 상기 절연산화막에 상기 소오스 및 드레인 영역을 드러내는 제1콘택홀을 형성하는 단계, 제1층간 절연막을 상기 절연산화막 위에 적층하는 단계, 상기 제1층간 절연막을 패터닝하여 상기 제1콘택홀과 일치하는 제2콘택홀을 형성하는 단계, 제1금속층을 전면에 적층하는 단계, 상기 제1금속층을 패터닝하여 상기 제1 및 제2콘택홀을 통하여 상기 소오드 및 드레인 전극과 접하는 콘택홀 패턴을 형성하는 단계, 상기 제1층간 절연막 및 콘택홀 패턴을 평탄화하는 단계, 제2금속층을 전면에 적층하는 단계, 상기 제2금속층을 패터닝하여 상기 콘택홀 패턴과 전기적으로 접속되는 전극 배선을 형성하는 단계, 그리고 상기 전극 배선과 상기 제1층간 절연막 사이의 단차를 피복하는 제2층간 절연막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
26. 제25항에 있어서, 상기 콘택홀패턴은 알루미늄, 구리, 천이금속, 내화금속으로 된 일군에서 선택된 어느하나의 금속을 이용하여 상기 제2콘택홀이 형성되어 있는 제1층간절연막상에 제1금속층을 형성하고, 상기 제1금속층을 전면 에치백하여 형성시킨 것을 특징으로 하는 반도체 장치의 제조방법.
27. 제26항에 있어서, 상기 천이금속은 티타늄, 바나듐, 크롬, 코발트, 및 니켈인 것을 특징으로 하는 반도체 장치의 제조방법.
28. 제26항에 있어서, 상기 내화금속은 텅스텐, 탄탈륨, 몰리브덴, 및 백금인 것을 특징으로 하는 반도체 장치의 제조방법.
29. 제25항에 있어서, 상기 제1금속층은 알루미늄, 구리, 천이금속, 및 내화금속으로 된 일군에서 선택된 복수개의 금속을 상기 제2콘택홀이 형성된 제1층간절연막상에 순차로 적층하여 다층구조로 형성시킨 것을 특징으로 하는 반도체 장치의 제조방법.
30. 제25항에 있어서, 상기 제1금속층은 화학기상증착법에 의해 형성된 것을 특징으로 하는 반도체 장치의 제조방법.
31. 제25항에 있어서, 상기 제1층간절연막은 10,000Å~30,000Å의 두께로 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
32. 제25항에 있어서, 상기 제1금속층은 10,000Å~30,000Å의 두께로 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
33. 제25항에 있어서, 상기 절연산화막은 200Å~800Å의 두께로 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
34. 제25항에 있어서, 상기 제1금속층은 금속성 쉬를 이용하여 형성시킨 것을 특징으로 하는 반도체 장치의 제조방법.
35. 제34항에 있어서, 상기 금속성 수지는 티타늄 나이트라이드 또는 티타늄 텅스텐의 어느하나가 선택적으로 이용되는 것을 특징으로 하는 반도체 장치의 제조방법.