KR100249827B1 - 반도체 소자의 다층 금속 배선 제조방법 - Google Patents

반도체 소자의 다층 금속 배선 제조방법 Download PDF

Info

Publication number
KR100249827B1
KR100249827B1 KR1019970071624A KR19970071624A KR100249827B1 KR 100249827 B1 KR100249827 B1 KR 100249827B1 KR 1019970071624 A KR1019970071624 A KR 1019970071624A KR 19970071624 A KR19970071624 A KR 19970071624A KR 100249827 B1 KR100249827 B1 KR 100249827B1
Authority
KR
South Korea
Prior art keywords
film
pillar
metal wiring
metal
forming
Prior art date
Application number
KR1019970071624A
Other languages
English (en)
Other versions
KR19990052175A (ko
Inventor
박종문
윤용선
진영모
백규하
남기수
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970071624A priority Critical patent/KR100249827B1/ko
Publication of KR19990052175A publication Critical patent/KR19990052175A/ko
Application granted granted Critical
Publication of KR100249827B1 publication Critical patent/KR100249827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정시 미세패턴이 가능한 다층 금속배선의 제조방법을 제공한다.
본 발명의 다층 금속배선 방법은 반도체 소자가 형성되어 있는 기판상에 1차 금속 배선층과 상층 금속과의 접속을 위한 필라를 형성하기 위해 필라 형성용 금속막을 차례로 적층하고, 필라 형성용 금속막상에 감광막 패턴을 형성하여 산화막을 패터닝하여 산화막 패턴을 필라 형성용 마스크 패턴으로 이용 하며, 산화막으로 식각 마스크 패턴을 형성한 후, 1차 금속 배선층의 패턴 형상을 가지는 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 이용하여 필라 형성용 금속막을 식각하여 1차 금속 배선의 패터닝 형상을 필라 형성용 금속막에 형성한 후, 감광막 패턴을 제거하고 산화막으로된 마스크 패턴을 식각 마스크로 이용하여, 필라 형성용 금속막과 1차 금속 배선층을 동시에 패터닝하여 필라와 1차 금속배선을 형성하는 공정에 이루어진다.
본 발명은 필라를 형성하기 위한 마스크로서 산화막을 이용하므로서 단차의 발생을 없앨 수 있어, 1층이상의 상층 금속층을 미세하게 패터닝할 수 있다.

Description

반도체 소자의 다층 금속 배선 제조방법
본 발명은 고집적 반도체 소자의 다층 금속배선의 제조방법에 관한 것으로, 특히 상,하층의 금속 배선간을 필라(Pillar)를 이용하여 연결하는 다층 금속배선의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 집적도는 제조공정이 가능한 설계규칙에 의해 결정되며, 특히 집적도 증가를 위한 주요 제조기술로 다층 금속 배선공정이 중요한 요인으로 대두되고 있다. 특히 금속 배선층간의 연결(예를 들면, 1층 금속 배선과 2층 금속배선의 연결)을 금속간 절연막에 형성된 비아 홀(via hole)을 통해 이루어지는 종래의 공정방법에서 문제점으로 대두된 일렉트로마이그레이션(electromigration), 큰 비아 저항 등을 개선하기 위해 필라(pillar)를 이용하여 금속층간의 연결을 꾀하는 제조방법이 부각되고 있다.
그리나, 종래의 금속층간 연결을 필라(pillar)를 이용하는 제조방법에 있어서는 금속막상에서 필라의 형상 및 1차 배선형상이 감광막 패턴으로 이루어지는데, 이러한 제조방법은 통상적으로 알려진 높은 반사율을 가지는 금속막상에서 감광막 패턴 형성이 어려운 형태를 취하고 있을뿐만 아니라 1차 배선형성시에는 감광막 패턴을 마스크로 사용하기 때문에 금속 식각공정시 감광막의 낮은 식각선택비로 인해 두꺼운 감광막 패턴이 요구되어 미세패턴(pattern)형성이 더욱 어렵게 되는 문제점이 대두된다.
도 1은 종래의 기술에 의한 다층 금속배선의 제조방법을 공정순서에 따라 나타낸 공정 단면도이다.
이하, 도 1을 참조하여, 종래의 기술에 의한 다층 금속배선의 제조방법을 설명 하면 다음과 같다.
먼저, 도 1(a)를 참조하면, 반도체 기판(1)상에 필드 절연막(2a), 게이트 전극(2b), 소오스/드레인 영역(2c) 및 층간 절연막(2d)을 차례로 형성하여 MOSFET 소자(2)를 제조한 후, 층간 절연막(2d)을 사진식각법으로 패터닝하여 소자의 소오스/드레인 영역(2c)을 노출시키는 콘택 홀(2e)을 형성한다.
이어서, 기판의 전면에 Ti/TiN, TiW, MoSix 등의 금속 물질로 베리어 금속막을 증착하고, 그 위에 Al, Cu 등으로 1차 전도층을 증착한 후, 필라 형성시 식각 정지점 감지(detection)용으로 사용되는 도전체층을 증착하여 1차 금속 배선층(3)을 형성한다.
이어서, 도 1(b)에 도시한 바와 같이, 1차 배선 금속층(3)상에 필라 형성용 금속으로서 Al, Cu등으로 전도층과 베리어 금속층을 차례로 증착하여 필라 형성용 금속층(4)을 형성한다.
이어서, 도 1(c)에 도시한 바와 같이, 상기 필라 형성용 금속층(4)상에 감광막을 도포하고 패터닝하여 필라 형성영역을 정의하는 감광막 패턴(5)을 형성한다.
그 다음, 도 1(d)에 도시한 바와 같이, 상기 감광막 패턴(5)을 식각 마스크로 이용하여 노출된 필라 형성용 금속층(4)을 식각하여 1차 배선 금속층(3)상부의 소정 영역에 필라(4a)를 형성하고, 감광막 패턴(5)을 제거한다.
이어서, 도 1(e)에 도시한 바와 같이, 1차 금속배선(3) 및 필라(4a)의 전면을 덮도록 감광막(6)을 도포한 후, 1차 금속 배선층(3)을 패터닝하여 1차 금속 배선을 형성하기 위해 감광막(6)을 1차 금속 배선의 형상에 따라 패터닝하여 필라(4a)가 형성되어 있는 영역 이외의 1차 금속 배선층(3)을 노출시키는 개구를 형성한다.
그 다음, 도 1(f)에 도시한 바와 같이, 감광막(6)에 형성된 개구를 통해 노출된 1차 금속 배선층(3)을 식각하여 1차 금속 배선을 형성한 후, 감광막(6)을 제거 한다.
이어서, 도 1(g)에 도시한 바와 같이, 1차 금속배선이 완료된 기판의 전면에 먼저 금속 배선간 절연막(7)(갭 채움을 위한 SOG 도포 포함)을 필라(4a)를 완전히 덮도록 두꺼운 두께로 증착한다.
그 다음, 도 1(h)에 도시한 바와 같이, 금속 배선막 절연막(7)의 상 표면을 CMP(Chemical Mechanical Polishing)법으로 식각하여 필라(4a)의 상 표면을 노출 시키는 동시에 표면을 평탄화시킨다.
이어서, 도 1(i)에 도시한 바와 같이, 필라(4a)의 상표면이 노출되어 있는 금속 배선간 절연막(7)의 전면에 Al, Cu 등의 베리어 금속막과 TiW,TiN 등의 도전층을 차례로 증착하여 2차 금속 배선층(8)을 형성하는 것에 의해 다층 금속배선을 제조한다.
상기한 도 1의 다층 금속배선의 제조방법은 필라(4a)를 형성하고 1차 금속배선을 정의하는 공정 단계에서 다음과 같은 문제가 대두된다.
첫째, 필라 형성용 금속막(4)위에 감광막으로 필라 형상을 정의하는 감광막 패턴을 형성하는 것이 어렵다. 이는 통상적으로 반사율이 높은 막위에서는 미세패턴 형성이 어려운 것으로 알려져 있는 바, 종래의 제조방법에서는 반사율이 높은 금속막 에서 감광막 형상을 정의하고 있기 때문이다.
둘째, 종래의 제조방법에서는 구조적으로 도 1(e)에 도시된 바와 같이, 통상적인 미세 패턴형성이 용이한 두께인 1000∼1600nm 를 감광막 도포두께로 하였을 경우에 필라(4a)위에 존재하는 감광막의 두께 a가 얇게 된다.
이는 높이 c(약 700∼1000nm)를 갖는 필라(4a)를 형성시킨 후에 감광막(6)을 도포시킴으로서 나타나는 현상이다. 이러한 형태는 금속 건식식각 공정단계에서 금속막과 감광막과의 식각 선택비가 낮으므로 필라(4a)위에 존재하는 감광막의 두께가 얇아 마스킹 역활을 할 수 없게되어 결국 금속 필라(4a)가 손상되는 결과를 초래하게 된다.
만약, 이러한 구조상에서 문제점을 개선하는 방법으로 감광막을 마스킹 역활이 가능하도록 두껍게 도포하면, 감광막을 미세하게 패터닝하는 것을 어렵게하는 문제점이 있다.
이러한 문제점들은 제조공정의 구조 및 그 방법에 기인되어 나타나는 것들이라 할 수 있다.
상기한 종래의 방법에 의한 다층 금속 배선의 제조방법은 필라형상 및 금속배선형상을 단차가 큰 금속막상에 감광막 패턴을 형성하므로서 미세형상 형성이 어려웠을 뿐만아니라 이러한 구조의 감광막 마스킹층을 이용한 금속식각공정에 문제점이 있었다.
본 발명의 목적은 필라 형상을 이용한 다층 금속배선 제조방법에 있어서 금속배선을 미세 패턴할 수 있는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 다층 금속배선의 제조방법은 반도체 소자가 형성되어 있는 반도체 기판상에 상기 반도체 소자의 불순물 영역과 전기적으로 접속되는 1차 금속 배선층을 형성하는 공정과, 상기 1차 금속 배선상에 필라 형성용 금속막과 산화막을 차례로 형성하는 공정과, 상기 산화막을 패터닝하여 필라 형성용 금속을 패터닝하기 위한 마스크 패턴을 형성하는 공정과, 상기 필라 형성용 금속막상에 마스크 패턴의 전면을 덮으며, 1차 금속배선층의 배선 형상을 정의하도록 필라 형성용 금속막의 소정영역을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 통하여 노출된 필라 형성용 금속막을 식각하여 1차 금속 배선층을 노출시키는 개구를 형성하고 감광막 패턴을 제거하는 공정과, 상기 마스크 패턴을 식각 마스크로 이용하여 노출된 필라 형성용 금속막을 제거하는 동시에 개구를 통해 노출된 1차 금속 배선층을 식각하여 필라를 형성하는 동시에 1차 금속 배선을 패터닝하는 공정과, 상기 1차 금속배선과 필라의 전면을 덮도록 금속 배선간 절연막을 형성하고, 그의 상부를 평탄하게 식각하여 필라의 상 표면을 노출시키는 공정과, 상기 금속 배선간 절연막의 상 표면에 2차 금속 배선층을 형성하는 공정을 포함한다.
본 발명은 반도체 소자 제조공정중 필라를 이용한 다층 금속배선의 제조방법에 관한 것으로, 다층 금속배선층상에 방사 방지막과 식각 마스크로서 역할을 할 수 있는 절연막을 형성하여 감광막의 노광 공정시 금속층의 반사를 감소시키고 또한 절연막을 식각 마스크로 형성하여 금속 배선층을 형성하는 방법을 사용하였다.
본 발명은 다층 금속배선을 제조함에 있어서 금속막상에서 미세패턴 형성 기술의 문제점인 고반사율을 가진 금속막대신 저반사율의 절연막상에 감광막 패턴형성이 이루어지도록 함과 아울러 또한 금속식각시 금속막과 선택비가 낮은 감광막 패턴 대신 식각 선택비가 절연막을 마스킹층으로 적용하도록 고안함으로써 감광막 두께가 상대적으로 훨씬 얇은 두께로 형성할 수 있도록 하였다.
본 발명에서는 2층 금속 배선공정까지의 공정 과정만을 나타내었지만, 2층 이상의 다층인 경우는 동일한 공정을 반복하여 수행하면 되므로 2층 금속 배선까지만 기술하였다.
도 1(a) 내지 도 1(i)는 종래의 기술에 의한 반도체 소자의 다층 금속배선 필라 제조공정을 나타낸 공정 단면도,
도 2(a) 내지 도 2(k)는 본 발명에 의한 반도체 소자의 다층 금속배선 필라 제조공정을 나타낸 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 실리콘 기판 2 : 반도체 소자
10 : 1차 금속 배선층 20 : 식각 저지층
30 : 필라 형성용 금속막 30a : 필라
40 : 산화막 40a : 마스크 패턴
50 : 감광막 패턴 60 : 감광막 패턴
70: 금속 배선간 절연막 80 : 2차 금속 배선층
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 의한 다층 금속배선의 제조 공정을 순서대로 나타낸 공정 단면도이다.
본 발명의 다층 금속 배선의 제조방법에 대하여 도 2를 참조하여 설명하면 다음과 같다.
먼저, 도 2(a)에 도시한 바와 같이, 반도체 기판(1)상에 필드 절연막(2a),게이트(2b), 소오스/드레인 영역(2c)을 차례로 형성하여 MOSFET 소자(2)를 제조하고, 소자를 절연하기 위한 층간 절연막(2d)을 형성한 후, 상기 층간 절연막(2d)을 패터닝하여 소오스/드레인 영역(2c)을 노출시키는 콘택홀(2e)을 형성하고, 이 콘택홀(2e)을 채우는 1차 금속 배선층(10)과 식각 저지층(20)을 차례로 증착한다.
이때, 1차 금속 배선층(10)은 베리어 금속으로서 Ti/TiN, Pt/TiW, MoSix중 하나의 금속막과 전도층으로서 Al, Al1%Si, Al0.5%Cu 중 하나의 금속막을 차례로 증착하여 형성하고, 식각 저지층(20)으로서는 TiN, TiW, MoSix중 하나의 금속막을 증착하여 형성한다.
이어서, 도 2(b)에 도시한 바와 같이, 식각 저지층(20)위에 상층에 형성되는 금속 배선과의 연결을 위한 필라 형성용 금속막(30)을 형성한다. 이때, 필라 형성용 금속막(30)으로는 전도층으로서 Al, Al1%Si, Al0.5%Cu 등의 금속막과 베리어 금속으로 Ti/TiN, Pt/TiW, MoSix등의 금속막을 차례로 증착하여 형성한다.
이어서, 도 2(c)에 도시한 바와 같이, 필라 형성용 금속막(30)상에 반사율이 낮고 400℃ 내외 또는 그 이하에서 증착되는 저온 산화막(40)을 대략 200∼300nm의 두께로 증착하여 형성한다.
이어서, 도 2(d)에 도시한 바와 같이, 저온 산화막(40)상에 감광막을 도포하고, 이 감광막을 패터닝하여 후속 형성되는 필라 형성영역을 정의하는 감광막 패턴(50)을 형성한다.
그 다음, 도 2(e)에 도시한 바와 같이, 상기 감광막 패턴(50)을 식각 마스크로 이용하여 노출된 저온 산화막(40)을 식각하여 필라 형성용 마스크 패턴(40a)을 형성하고, 감광막 패턴(50)을 제거한다.
그 다음, 도 2(f)에 도시한 바와 같이, 상기 마스크 패턴(40a)이 형성되어 있는 필라 형성용 금속막(30)상에 마스크 패턴(40a)의 전면을 덮는 감광막을 도포하고, 이 감광막을 패터닝하여 1차 금속 배선층(10)을 금속 배선으로 패터닝하기 위한 감광막 패턴(60)을 형성한다.
이어서, 도 2(g)에 도시한 바와 같이, 상기 감광막 패턴(60)을 식각 마스크로 이용하여 노출된 필라 형성용 금속막(30)을 식각하여, 필라 형성용 금속막(30)으로서 1차 금속 배선을 형성하기 위한 마스크 패턴을 형성하고, 감광막 패턴(60)을 제거 한다.
그 다음, 도 2(h)에 도시한 바와 같이, 마스크 패턴(40a)을 식각 마스크로 이용 하여 필라 형성용 금속막(30)을 식각하여 1차 금속 배선층(30)상에 식각 저지층(20)을 개재한 필라(30a)를 형성하는 동시에, 1차 금속 배선층(30)을 식각하여 1차 금속배선을 형성한다. 이때 필라(30a)를 형성하기 위한 마스크 패턴(40a)은 거의 식각이 되어 남지 않도록 산화막 증착시 증착두께를 설정하여 한다. 이는 다음 공정 단계인 금속 배선간 절연막(70)증착 단계시 가능한 낮은 애스팩트 비(Aspect-ratio)를 제공하여 용이한 금속 배선간 절연막(70)증착 공정을 수행하기 위해서이다.
이어서, 도 2(i)에 도시한 바와 같이, 기판의 전면에 필라(40a)의 전면을 덮도록 금속 배선간 절연막(70)을 형성한다. 이때 금속 배선간 절연막(70)은 대략 400℃혹은 그 이하의 온도에서 형성이 가능한 절연막, SOG막, 절연막을 차례로 적층한 3층 구조의 막으로 형성한다.
그 다음, 도 2(j)에 도시한 바와 같이, 금속 배선간 절연막(70)의 표면을 CMP(Chemical Mechanical Polishing)법으로 그의 표면이 평탄화되는 동시에, 필라(30a)의 상 표면이 노출될 때 까지 연마하여 전 표면을 평탄화한다.
이어서, 도 2(k)에 도시한 바와 같이, 금속 배선간 절연막(70)상에 전도층으로 주로 Al, Al1%Si, Al0.5%Cu 등의 금속막과 베리어 금속으로서 Ti/TiN, Pt/TiW, MoSix 등의 금속막을 차례로 증착하여 필라(30a)를 통해 1차 금속 배선과 연결되는 2차 금속 배선층(80)을 형성한다.
상기와 같은 본 발명의 다층 배선 제조방법에서는 종래의 방법에서 부각된 미세패턴형성 문제점을 개선함과 아울러 몇가지 다음과 같은 잇점을 제공한다.
첫째, 필라 형성용 감광막 패턴을 금속막 대신 산화막(40)상에 형성함으로서 미세한 감광막 패턴의 형성이 용이하다. 이는 반사율이 금속막보다 상대적으로 낮은 산화막위에서 필라 형상의 감광막으로 정의하기 때문이다.
둘째, 산화막위에 정의된 필라형상을 가지는 감광막 패턴은 식각 선택비가 낮은 금속막이 아닌 식각 선택비가 높은 산화막을 식각하도록 고안된 본 발명의 제조방법에서는 마스킹 역활을 감당할 정도의 1000nm 이하의 얇은 감광막 두께로 적용이 가능함에 따라 통상적인 1000∼1600nm 두께를 갖는 감광막에서 보다 해상력을 더욱 향상시킬 수 있는 장점을 갖는다.
셋째, 1차 금속배선 형상을 감광막상에 정의하는 단계에서 필라형상의 산화막 두께가(c: 200∼300nm)정도로 종래의 제조방법에서의 필라형상의 금속막 두께(c: 700 ∼1000nm)보다 낮은 단차를 가지는 상태에서 감광막 도포가 이루어지기 때문에 통상적인 감광막 두께인 1000∼1600nm 를 도포시 상대적으로 도 1(e)의 두께 a보다 도 2(f)의 두께 a 가 크게 되는 구조를 가짐으로 인해 금속 건식 식각시 마스킹 역활을 하는 감광막 두께에 있어 상대적으로 얇은 두께로 적용할 수 있으므로 미세패턴형성에 잇점이 있다.
넷째, 본 발명의 구조에서는 1차 금속식각을 감광막을 마스킹층으로하여 식각 저 지층(20)까지 실시한 후, 이어서 필라 형성용 금속층(30)식각시 산화막으로된 마스크 패턴(40a)을 이용하여 식각 공정을 수행하는 것에 의해 필라(40a)와 1차 금속 배선을 동시에 형성할 수 있다.
다섯째, 도 2(b)내지 도 2(k)의 공정을 반복적으로 수행하여 다층의 금속 배선을 용이하게 형성할 수 있다.
이와 같이 본 발명은 종래의 제조방법에서 문제점으로 부각된 미세패턴형성 공정들을 개선하여 공정의 여유도를 향상시킬 수 있으며, 또한 용이한 금속식각 공정 방법을 제공함으로서, 소자의 수율향상과 초고집적 반도체 소자 제조에 적용이 가능한 다층 금속 배선을 제조할 수 있다.
본 발명은 종래의 제조방법에서 문제점으로 부각된 미세패턴 형성 공정들을 개선하여 공정의 여유도를 향상시킬 수 있으며, 또한 용이한 금속식각 공정 방법을 제공함으로서, 소자의 수율향상과 초고집적 반도체소자 제조에 적용이 가능한 다층 금속배선을 제조할 수 있다.

Claims (6)

  1. 반도체 소자가 형성되어 있는 반도체 기판상에 상기 반도체 소자의 불순물 영역과 전기적으로 접속되는 1차 금속 배선층을 형성하는 공정과,
    상기 1차 금속 배선상에 필라 형성용 금속막과 산화막을 차례로 형성하는 공정과,
    상기 산화막을 패터닝하여 필라 형성용 금속을 패터닝하기 위한 마스크 패턴을 형성하는 공정과,
    상기 필라 형성용 금속막상에 마스크 패턴의 전면을 덮으며, 1차 금속배선층의 배선 형상을 정의하도록 필라 형성용 금속막의 소정영역을 노출시키는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 통하여 노출된 필라 형성용 금속막을 식각하여 1차 금속 배선층을 노출시키는 개구를 형성하고 감광막 패턴을 제거하는 공정과,
    상기 마스크 패턴을 식각 마스크로 이용하여 노출된 필라 형성용 금속막을 제거 하는 동시에 개구를 통해 노출된 1차 금속 배선층을 식각하여 필라를 형성하는 동시에 1차 금속 배선을 패터닝하는 공정과,
    상기 1차 금속배선과 필라의 전면을 덮도록 금속 배선간 절연막을 형성하고, 그의 상부를 평탄하게 식각하여 필라의 상 표면을 노출시키는 공정과,
    상기 금속 배선간 절연막의 상 표면에 2차 금속 배선층을 형성하는 공정을 포함하는 다층 금속배선의 제조방법.
  2. 제 1 항에 있어서,
    상기 필라의 형상을 먼저 산화막에 형성하고 이를 마스킹층으로 사용하여 최종 금속막을 형성시키는 것을 특징으로 하는 다층 금속배선의 제조방법.
  3. 제 1 항에 있어서,
    상기 필라의 형상을 산화막에 형성시킨 상태에서 감광막으로 1단의 금속배선 형상을 형성시킨 후 이를 마스킹층으로 이용하여 금속식각을 식각 멈춤층까지 실시하여 필라 및 금속 배선 형성을 위한 중간단계를 수행하는 것을 특징으로 하는 다층 금속배선의 제조방법.
  4. 제 1 항에 있어서,
    상기 필라 형상을 갖는 산화막을 마스킹층으로 하여 금속식각을 수행하여 필라 형상과 금속배선 형상을 동시에 구현하는 것을 특징으로 하는 다층 금속배선의 제조방법.
  5. 제 4 항에 있어서,
    상기 필라 형상을 갖는 산화막이 금속식각시 마스킹 역할을 할때 식각되어 제거되도록 산화막의 증착 두께를 조절하는 것을 특징으로 하는 다층 금속배선의 제조방법.
  6. 제 1 항에 있어서,
    상기 1단의 금속배선 층 증착단계부터 2단의 금속배선 층까지의 공정을 반복 수행함으로써, 2층 이상의 다층 금속 배선을 구현시키는 것을 특징으로 하는 다층 금속배선의 제조방법.
KR1019970071624A 1997-12-22 1997-12-22 반도체 소자의 다층 금속 배선 제조방법 KR100249827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071624A KR100249827B1 (ko) 1997-12-22 1997-12-22 반도체 소자의 다층 금속 배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071624A KR100249827B1 (ko) 1997-12-22 1997-12-22 반도체 소자의 다층 금속 배선 제조방법

Publications (2)

Publication Number Publication Date
KR19990052175A KR19990052175A (ko) 1999-07-05
KR100249827B1 true KR100249827B1 (ko) 2000-03-15

Family

ID=19528082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071624A KR100249827B1 (ko) 1997-12-22 1997-12-22 반도체 소자의 다층 금속 배선 제조방법

Country Status (1)

Country Link
KR (1) KR100249827B1 (ko)

Also Published As

Publication number Publication date
KR19990052175A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US5068711A (en) Semiconductor device having a planarized surface
US6794702B2 (en) Semiconductor device and fabrication method thereof
KR100249827B1 (ko) 반도체 소자의 다층 금속 배선 제조방법
KR100720519B1 (ko) 반도체 소자 및 그 제조방법
KR20040061817A (ko) 반도체소자의 금속배선 형성방법
KR0154804B1 (ko) 반도체장치 및 그 제조방법
KR100249779B1 (ko) 반도체 소자의 다층 금속배선 형성방법
TWI242835B (en) Structure of interconnects and fabricating method thereof
KR0121106B1 (ko) 반도체 소자의 금속배선 형성방법
US5854130A (en) Method of forming multilevel interconnects in semiconductor devices
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
US20200176377A1 (en) Electronic device and method of manufacturing the same
KR100194600B1 (ko) 다층 금속배선 제조방법
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
KR100275127B1 (ko) 반도체 소자의 다층 금속 배선 평탄화방법
KR100731061B1 (ko) 반도체 소자 및 그 제조방법
KR0124646B1 (ko) 반도체 장치의 금속막 제조방법
KR100450845B1 (ko) 반도체 소자 제조 방법
KR950002953B1 (ko) 다층금속 배선구조를 이용한 반도체 장치의 제조방법
KR100333653B1 (ko) 반도체소자의배선형성방법
KR100364808B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
JPH10173051A (ja) 配線形成方法
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
JPH0936222A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee