KR20030066999A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20030066999A
KR20030066999A KR1020020006787A KR20020006787A KR20030066999A KR 20030066999 A KR20030066999 A KR 20030066999A KR 1020020006787 A KR1020020006787 A KR 1020020006787A KR 20020006787 A KR20020006787 A KR 20020006787A KR 20030066999 A KR20030066999 A KR 20030066999A
Authority
KR
South Korea
Prior art keywords
film
pattern
photoresist layer
contact hole
metal
Prior art date
Application number
KR1020020006787A
Other languages
English (en)
Inventor
이동호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020006787A priority Critical patent/KR20030066999A/ko
Publication of KR20030066999A publication Critical patent/KR20030066999A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼-다마신(dual-damascene) 공정을 이용한 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 층간절연막과 감광막을 차례로 형성하는 단계; 상기 감광막을 콘택홀 형성 영역에 대응해서 투과영역을 갖고, 상기 투과 영역을 포함한 금속배선 형성 영역에 대응해서 반투과 영역을 갖는 레티클을 이용하여 노광하는 단계; 상기 노광된 감광막을 현상해서 콘택홀 형성 영역과 금속배선 형성 영역을 동시에 한정하는 T자형 패턴을 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 하드 베이크하는 단계; 상기 하드 베이크된 감광막 패턴을 이용해서 노출된 층간절연막 부분의 소정 깊이까지를 1차로 건식 식각하는 단계; 상기 감광막 패턴의 잔류된 T자형 패턴 부분을 O2 플라즈마로 제거하는 단계; 상기 감광막 패턴을 이용해서 층간절연막을 2차로 식각하여 기판을 노출시키는 콘택홀을 포함한 및 금속배선 형성 영역을 한정하는 트렌치를 형성하는 단계; 상기 잔류된 감광막 패턴을 제거하는 단계; 상기 콘택홀과 트렌치가 매립되도록 상기 층간절연막 상에 금속막을 증착하는 단계; 및 상기 층간절연막이 노출될 때까지 금속막을 연마하는 단계를 포함하며, 여기서, 상기 감광막은 E-빔에 감응하는 물질막을 이용하고, 그리고, 그 하드 베이크는 E-빔 조사 방식으로 수행한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL WIRING OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 공정 단순화를 이루면서 제조 비용을 절감할 수 있는 금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
한편, 금속배선 물질로서는 전기 전도도가 비교적 우수한 알루미늄(Al) 또는 그의 합금막이 주로 사용되어 왔으며, 최근에는 텅스텐은 물론, 알루미늄에 비해 전기 전도도가 더 우수한 구리(Cu)를 이용하려는 연구가 진행되고 있다.
이하에서는 종래의 금속배선 공정을 개략적으로 설명하도록 한다.
우선, 트랜지스터와 같은 소정의 하지층이 형성된 반도체 기판 상에 제1금속막을 증착한 상태에서, 상기 제1금속막 상에 공지의 포토리소그라피 공정을 통해 감광막 패턴을 형성하고, 이 감광막 패턴에 의해 가려지지 않은 제1금속막 부분을 식각하여 하부 금속배선을 형성한다.
그런다음, 식각마스크로 이용된 감광막 패턴을 제거한 상태에서, 상기 하부금속배선을 덮도록 기판의 전 영역 상에 HDP(High Density Plasma) 증착 방식에 의해 산화막을 증착한 후, CMP(Chemical Mechanical Polishing) 공정으로 그 표면을 연마하여 평탄한 표면을 갖는 층간절연막을 형성한다.
다음으로, 상기 층간절연막의 일부분을 선택적으로 식각하여 하부 금속배선을 노출시키는 콘택홀을 형성하고, 이어서, 상기 콘택홀이 완전 매립되도록 층간절연막 상에 텅스텐막을 증착한 후, 상기 텅스텐막을 연마하여 상기 콘택홀 내에 상기 하부 금속배선과 전기적으로 콘택된 콘택플러그를 형성한다.
그 다음, 콘택플러그 및 층간절연막 상에 제2금속막을 증착한 후, 포토리소그라피 공정을 통한 감광막 패턴의 형성, 상기 감광막 패턴을 이용한 제2금속막의 식각 및 상기 감광막 패턴의 제거를 차례로 수행하여 상기 콘택플러그와 콘택되는 상부 금속배선을 형성함으로써, 다층금속배선 구조를 완성한다.
그러나, 종래 기술에 따라 금속배선을 형성할 경우에는, 도 1에 도시된 바와 같이, 금속막의 식각 특성과 관련하여 금속막의 건식 식각 후에 인접하는 금속배선들(4)간에 브릿지(Bridge : 10)가 발생할 수 있으며, 또한, 금속막이 화합물 형태로 잔류됨으로써 소자의 전기적 특성에 악영향을 미치는 문제점이 있다. 특히, 이러한 문제는 반도체 소자의 고집적화가 진행됨에 따라, 더욱 심각할 것으로 예상된다.
도 1에서, 미설명된 도면부호 1은 반도체 기판, 2는 층간절연막, 그리고, 3은 콘택플러그를 각각 나타낸다.
한편, 상기한 문제를 해결하기 위해 최근 듀얼-다마신(dual-damascene) 공정을 이용한 금속배선 공정이 제안되었다. 상기 듀얼-다마신 공정이란 콘택플러그 및 금속배선을 개별적 공정을 통해 각각 형성하는 방식이 아니라, 대략 2회의 마스크 공정을 통해서 층간절연막 내에 콘택플러그가 형성될 영역을 포함한 금속배선이 형성될 영역을 미리 한정한 후에 금속막의 증착 및 증착된 금속막의 CMP를 통해서 콘택플러그와 금속배선을 동시에 형성하는 공정을 말한다.
그런데, 자세하게 도시하고 설명하지는 않았지만, 종래의 듀얼-다마신 공정을 이용한 금속배선 공정은 콘택홀 및 금속배선 형성 영역을 한정하기 위해 감광막 도포, 노광 및 현상을 포함하는 마스크 공정을 2회 실시하고 있는 바, 공정이 다소 복잡한 문제점이 있으며, 또한, 2장의 노광 마스크(이하, 레티클(reticle)이라 칭함)가 사용되는 것으로 인해 제조 비용이 많이 소요되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 듀얼-다마신 공정을 이용함으로써 이웃하는 금속배선들간의 브릿지 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 듀얼-다마신 공정을 이용하되, 제조 공정을 단순화시키면서 제조 비용을 줄일 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 다른 목적이 있다.
도 1은 종래 문제점을 설명하기 위한 도면.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3d는 본 발명에 따른 듀얼-다마신 공정용 레티클의 제조방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명에 따른 듀얼-다마신 공정용 레티클을 도시한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 층간절연막
23 : 감광막 23a,23b : 감광막 패턴
24 : 노광된 감광막 영역 25 : T자형 패턴
26 : E-빔 27 : 계단부
28 : 콘택플러그 29 : 금속배선
31 : 석영 기판 32 : 크롬 패턴
34 : 반투과막 40 : 레티클
C : 콘택홀 T : 트렌치
상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법은, 반도체 기판 상에 층간절연막과 감광막을 차례로 형성하는 단계; 상기 감광막을 콘택홀 형성 영역에 대응해서 투과영역을 갖고, 상기 투과 영역을 포함한 금속배선 형성 영역에 대응해서 반투과 영역을 갖는 레티클을 이용하여 노광하는 단계; 상기 노광된 감광막을 현상해서 콘택홀 형성 영역과 금속배선 형성 영역을 동시에 한정하는 T자형 패턴을 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 하드 베이크하는 단계; 상기 하드 베이크된 감광막 패턴을 이용해서 노출된 층간절연막 부분의 소정 깊이까지를 1차로 건식 식각하는 단계; 상기 감광막 패턴의 잔류된 T자형 패턴 부분을 O2 플라즈마로 제거하는 단계; 상기 감광막 패턴을 이용해서 층간절연막을 2차로 식각하여 기판을 노출시키는 콘택홀을 포함한 및 금속배선 형성 영역을 한정하는 트렌치를 형성하는 단계; 상기 잔류된 감광막 패턴을 제거하는 단계; 상기 콘택홀과 트렌치가 매립되도록 상기 층간절연막 상에 금속막을 증착하는 단계; 및 상기 층간절연막이 노출될 때까지 금속막을 연마하는 단계를 포함한다.
여기서, 상기 감광막은 E-빔에 감응하는 물질막을 이용하며, 또한, 상기 감광막의 하드 베이크는 E-빔 조사 방식으로 수행한다.
본 발명에 따르면, 듀얼-다마신 공정을 이용하는 것으로 인해 인접하는 금속배선들간의 브릿지 발생을 방지할 수 있으며, 아울러, 1회의 마스크 공정을 통해 콘택홀 및 금속배선 형성 영역이 한정되도록 하는 것으로 인해 제조 공정의 단순화 및 제조비용의 절감을 얻을 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세하게 설명하도록 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 트랜지스터 및 하부 금속배선 등을 포함한 소정의 하지층(도시안됨)이 형성된 반도체 기판(21)을 마련하고, 이러한 반도체 기판(21) 상에 HDP 방식으로 증착된 산화막으로 이루어지면서 CMP 공정을 통해 표면 평탄화가 이루어진 층간절연막(22)을 형성한다.
그런다음, 도 2b에 도시된 바와 같이, 상기 층간절연막(22) 상에 포지티브형의 감광막(23)을 도포한 상태에서, 투과영역 및 차폐영역은 물론 반투과 영역을 갖는 레티클(40)을 이용하여 상기 감광막을 노광한다. 도면부호 24는 노광된 감광막 영역을, 그리고, 31은 석영기판, 32는 크롬패턴, 33은 반투과 물질막 패턴을 각각 나타낸다.
여기서, 상기 레티클(40)은 본 발명에 따라 제조된 것으로, 그 제조방법은 다음과 같다.
도 3a를 참조하면, 투명성의 석영기판(31) 상에 불투명성의 크롬막을 증착하고, 상기 크롬막 상에 E-빔에 감응하는 제1레지스트를 도포한다. 그런다음, 상기 제1레지스트에 대한 E-빔 노광 및 현상을 수행하여 제1레지스트 패턴(33)을 형성한 상태에서, 상기 제1레지스트 패턴(33)을 이용해서 상기 크롬막을 식각하여 금속배선 형성 영역을 한정하는 크롬패턴(32)을 형성한다.
도 3b를 참조하면, 제1레지스트 패턴을 제거한 상태에서, 크롬패턴(32)을 포함한 석영기판(31)의 전면 상에 빛에 대한 투과율이 50% 정도가 되는 물질, 즉, 반투과 물질막(34)을 증착한다. 그런다음, 상기 크롬패턴(32)이 노출될 때까지 상기 반투과 물질막(34)을 CMP 또는 에치백한다.
도 3c를 참조하면, 크롬패턴(32) 및 반투과 물질막(34) 상에 재차 E-빔에 감응하는 제2레지스트를 도포하고, 상기 제2레지스트를 노광 및 현상해서 제2레지스트 패턴(35)을 형성한다.
도 3d를 참조하면, 상기 제2레지스트 패턴을 이용해서 노출된 반투과 물질막 부분을 식각하여 금속배선에서의 콘택홀 형성 영역을 한정하는 반투과 물질막 패턴(34a)을 형성하고, 그리고나서, 식각마스크로 이용된 제2레지스트를 제거함으로써, 본 발명의 레티클(30)을 완성한다.
도 4는 전술한 공정을 통해 제작된 본 발명의 레티클을 도시한 평면도로서, 도시된 바와 같이, 실제 반도체 기판 상에서 금속배선이 형성될 영역을 한정하는 크롬패턴들(32)이 라인 형태로 이격 배치되어 있고, 이러한 크롬패턴들(32) 사이 영역에는 빛에 대한 투과율이 50% 정도가 되는 물질막으로 이루어지면서 실제 반도체 기판 상에서 콘택홀이 형성될 영역을 한정하는 반투과 물질막 패턴(34a)이 형성되어 있다.
계속해서, 도 2c에 도시된 바와 같이, 본 발명의 레티클(30)을 이용해서 노광된 감광막을 현상하여 T자형 패턴(25)을 갖는 감광막 패턴(23a)을 형성한다. 상기 T자형 패턴(25)에 있어서, 중앙부는 콘택홀 형성 영역을 한정하며, 상단 부분은 금속배선 형성 영역을 한정한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 결과물 전면에 E-빔(26)을 조사하여 상기 T자형 패턴(25)을 갖는 감광막 패턴(23a)을 하드 베이크(Hard Bake)한다. 여기서, 상기 E-빔(26)을 이용한 하드 베이크는 감광막 패턴(23a)과 HDP 산화막으로된 층간절연막(22)간의 식각 선택비(etch selectivity)를 조절하기 위한 것으로, E-빔(26)의 조사량과 시간을 적절하게 조절하는 것에 의해 감광막과 HDP 산화막간의 식각 선택비를 결정할 수 있다.
그 다음, 도 2e에 도시된 바와 같이, 상기 T자형 패턴(25)을 갖는 감광막 패턴(23a)을 식각마스크로 이용해서 노출된 층간절연막 부분을 일정 깊이까지 1차로 건식 식각한다. 이때, 상기 감광막과 HDP 산화막간의 식각 선택비에 따라, 상기 층간절연막(22)이 식각되는 동안, 상기 감광막 패턴(23a)도 약간 식각되며, 특히, T자형 패턴(25)에서의 계단부(27)는 약간의 두께만 남는다.
다음으로, 도 2f에 도시된 바와 같이, O2 가스를 첨가한 O2 플라즈마 식각을 행하여 잔류된 T자형 패턴에서의 계단부를 완전히 제거한다. 도면부호 23b는 잔류된 감광막 패턴을 나타낸다.
이어서, 도 2g에 도시된 바와 같이, 잔류된 감광막 패턴(23b)을 이용해서 층간절연막(22)을 2차로 건식 식각하고, 이 결과로, 반도체 기판(21)을 노출시키는 콘택홀(C) 및 금속배선 형성 영역을 한정하는 트렌치(T)를 동시에 형성한다.
그리고나서, 도 2h에 도시된 바와 같이, 잔류된 감광막 패턴을 제거한 상태에서, 콘택홀(C) 및 트렌치(T)가 완전 매립되도록 층간절연막(22) 상에 알루미늄 또는 구리로된 금속막을 증착하고, 상기 층간절연막(22)이 노출될 때까지 상기 금속막을 CMP 또는 에치백함으로써, 상기 콘택홀(C) 및 트렌치(T) 내에 기판 또는 하지층과 전기적으로 콘택되는 콘택플러그(28)를 포함한 금속배선(29)을 형성한다.
상기에서, 금속배선(29)은 듀얼-다마신 공정을 통해 형성되는 바, 금속막의 식각 특성과 관련하여 인접하는 금속배선들간의 브릿지 발생은 일어나지 않으며, 또한, 1회의 마스크 공정을 통해서 형성되는 바, 그 제조 공정이 종래의 그것과 비교해서 단순하게 된다.
이상에서와 같이, 본 발명은 듀얼-다마신 공정을 이용하여 금속배선을 형성하는 바, 금속막의 식각 특성에 기인하는 인접하는 금속배선들간의 브릿지 발생을 방지할 수 있으며, 따라서, 금속배선의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 듀얼-다마신을 이용하되, 반투과 영역을 갖는 레티클을 이용한 1회의 마스크 공정을 이용해서 콘택 플러그를 포함한 금속배선을 형성하기 때문에, 2회의 마스크 공정을 이용하는 종래와 비교해서 공정 단순화는 물론, 레티클 생략으로 인해 제조 비용도 절감할 수 있으며, 따라서, 생산성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 반도체 기판 상에 층간절연막과 감광막을 차례로 형성하는 단계;
    상기 감광막을 콘택홀 형성 영역에 대응해서 투과영역을 갖고, 상기 투과 영역을 포함한 금속배선 형성 영역에 대응해서 반투과 영역을 갖는 레티클을 이용하여 노광하는 단계;
    상기 노광된 감광막을 현상해서 콘택홀 형성 영역과 금속배선 형성 영역을 동시에 한정하는 T자형 패턴을 갖는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 하드 베이크하는 단계;
    상기 하드 베이크된 감광막 패턴을 이용해서 노출된 층간절연막 부분의 소정 깊이까지를 1차로 건식 식각하는 단계;
    상기 감광막 패턴의 잔류된 T자형 패턴 부분을 O2 플라즈마로 제거하는 단계;
    상기 감광막 패턴을 이용해서 층간절연막을 2차로 식각하여 기판을 노출시키는 콘택홀을 포함한 및 금속배선 형성 영역을 한정하는 트렌치를 형성하는 단계;
    상기 잔류된 감광막 패턴을 제거하는 단계;
    상기 콘택홀과 트렌치가 매립되도록 상기 층간절연막 상에 금속막을 증착하는 단계; 및
    상기 층간절연막이 노출될 때까지 금속막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 감광막은 E-빔에 감응하는 물질막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 감광막의 하드 베이크는 E-빔 조사 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020020006787A 2002-02-06 2002-02-06 반도체 소자의 금속배선 형성방법 KR20030066999A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006787A KR20030066999A (ko) 2002-02-06 2002-02-06 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020006787A KR20030066999A (ko) 2002-02-06 2002-02-06 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030066999A true KR20030066999A (ko) 2003-08-14

Family

ID=32220723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020006787A KR20030066999A (ko) 2002-02-06 2002-02-06 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030066999A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015526B1 (ko) * 2008-09-02 2011-02-16 주식회사 동부하이텍 마스크와 그를 이용한 반도체 소자 제조 방법
KR101032720B1 (ko) * 2008-10-22 2011-05-06 주식회사 준성이엔알 제어용 인버터를 포함하는 계통 연계형 인버터 시스템
CN110544671A (zh) * 2019-08-26 2019-12-06 上海新微技术研发中心有限公司 半导体结构的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015526B1 (ko) * 2008-09-02 2011-02-16 주식회사 동부하이텍 마스크와 그를 이용한 반도체 소자 제조 방법
US8067311B2 (en) 2008-09-02 2011-11-29 Dongbu Hitek Co., Ltd. Mask and method for fabricating semiconductor device using the same
KR101032720B1 (ko) * 2008-10-22 2011-05-06 주식회사 준성이엔알 제어용 인버터를 포함하는 계통 연계형 인버터 시스템
CN110544671A (zh) * 2019-08-26 2019-12-06 上海新微技术研发中心有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
US6180512B1 (en) Single-mask dual damascene processes by using phase-shifting mask
US6303272B1 (en) Process for self-alignment of sub-critical contacts to wiring
JP2000299293A (ja) デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法
KR20030000820A (ko) 듀얼 다마신 배선 형성방법
JP3408746B2 (ja) 半導体装置の製造方法
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
JPH03154331A (ja) 導電層形成方法
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
US20070069387A1 (en) Semiconductor device and method of forming the same
TWI236729B (en) Method for fabricating semiconductor device
JP2000058647A (ja) 半導体装置の製造方法
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR20030049571A (ko) 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법
KR20050052105A (ko) 반도체소자의 제조방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
US20050142872A1 (en) Method of forming fine pattern for semiconductor device
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100269632B1 (ko) 다층배선의형성방법
KR100209337B1 (ko) 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법
KR100249827B1 (ko) 반도체 소자의 다층 금속 배선 제조방법
KR100600257B1 (ko) 반도체 소자의 금속배선 형성방법
KR100871370B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application