JP2000299293A - デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法 - Google Patents
デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法Info
- Publication number
- JP2000299293A JP2000299293A JP2000079807A JP2000079807A JP2000299293A JP 2000299293 A JP2000299293 A JP 2000299293A JP 2000079807 A JP2000079807 A JP 2000079807A JP 2000079807 A JP2000079807 A JP 2000079807A JP 2000299293 A JP2000299293 A JP 2000299293A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- ppms
- insulating layer
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 68
- 230000009977 dual effect Effects 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229920000642 polymer Polymers 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract 14
- 230000008021 deposition Effects 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 92
- 239000010949 copper Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- -1 methyl silane oxide Chemical compound 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 5
- 239000011810 insulating material Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 238000004544 sputter deposition Methods 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 7
- 229920000314 poly p-methyl styrene Polymers 0.000 abstract 1
- 206010063401 primary progressive multiple sclerosis Diseases 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000005843 Thiram Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- KUAZQDVKQLNFPE-UHFFFAOYSA-N thiram Chemical compound CN(C)C(=S)SSC(=S)N(C)C KUAZQDVKQLNFPE-UHFFFAOYSA-N 0.000 description 1
- 229960002447 thiram Drugs 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 集積回路を形成するために、化学的機械研磨
を用いる単純化されたデュアルダマシン法を実施して、
窪みの形成の問題を生じさせずに、平坦化構造、金属線
配線、相互接続、およびビアコンタクトを形成する方法
を提供する。 【解決手段】 基板上に第一および第二の絶縁層を堆積
し、第二の絶縁層を通して開口を形成し、第二の絶縁層
の中に導電性金属を堆積し、過剰の導電性金属を除去
し、第三の絶縁層を堆積してそのパターニングとエッチ
ングを行って導電性金属線の上に開口を形成し、プラズ
マ重合化メチルシランの層を堆積して紫外線に暴露して
その酸化物を形成し、このときトレンチとビアの開口に
おいて紫外線を遮蔽し、暴露されない部分をトレンチと
ビアの開口から除去し、トレンチとビアの領域を裏張り
するバリヤー導電性層を堆積し、導電性金属層を堆積
し、そして金属の窪みを生じさせずに、過剰の金属層を
ＣＭＰによって平坦化する。
を用いる単純化されたデュアルダマシン法を実施して、
窪みの形成の問題を生じさせずに、平坦化構造、金属線
配線、相互接続、およびビアコンタクトを形成する方法
を提供する。 【解決手段】 基板上に第一および第二の絶縁層を堆積
し、第二の絶縁層を通して開口を形成し、第二の絶縁層
の中に導電性金属を堆積し、過剰の導電性金属を除去
し、第三の絶縁層を堆積してそのパターニングとエッチ
ングを行って導電性金属線の上に開口を形成し、プラズ
マ重合化メチルシランの層を堆積して紫外線に暴露して
その酸化物を形成し、このときトレンチとビアの開口に
おいて紫外線を遮蔽し、暴露されない部分をトレンチと
ビアの開口から除去し、トレンチとビアの領域を裏張り
するバリヤー導電性層を堆積し、導電性金属層を堆積
し、そして金属の窪みを生じさせずに、過剰の金属層を
ＣＭＰによって平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路デ
バイスの製造方法に関し、特に、感光性のポリマーであ
るプラズマ重合化メチルシラン（ＰＰＭＳ）が、紫外線
に暴露されたときに、デュアルダマシン絶縁層構造の最
も上にある絶縁層を形成する酸化物層であるプラズマ重
合化メチルシラン酸化物（ＰＰＭＳＯ）を形成する方法
に関する。
バイスの製造方法に関し、特に、感光性のポリマーであ
るプラズマ重合化メチルシラン（ＰＰＭＳ）が、紫外線
に暴露されたときに、デュアルダマシン絶縁層構造の最
も上にある絶縁層を形成する酸化物層であるプラズマ重
合化メチルシラン酸化物（ＰＰＭＳＯ）を形成する方法
に関する。
【０００２】
【従来の技術】半導体集積回路の製造において、デュア
ルダマシン法は多層の導電性金属線と相互接続を形成す
る工程として周知である。
ルダマシン法は多層の導電性金属線と相互接続を形成す
る工程として周知である。
【０００３】関連する特許は、デュアルダマシン法を用
いるかあるいは用いないで、金属線をパターン化するた
めのフォトリソグラフィ法のうちの様々な方法を教示し
ている。しかし、これらの方法は、デュアルダマシンＣ
ＭＰプロセスで感光性のポリマーであるＰＰＭＳを用い
ることからなる本発明を取り扱っていない。
いるかあるいは用いないで、金属線をパターン化するた
めのフォトリソグラフィ法のうちの様々な方法を教示し
ている。しかし、これらの方法は、デュアルダマシンＣ
ＭＰプロセスで感光性のポリマーであるＰＰＭＳを用い
ることからなる本発明を取り扱っていない。
【０００４】米国特許５,１００,７６４号（Paulson
他）は、金属線を形成するためにコロイド懸濁液である
ゾルゲルが用いられる方法を教示している。紫外線活性
であるチタン含有ゾルゲルの薄膜が紫外線に暴露され、
それによってこの光活性化合物が活性化され、ついでこ
の化合物を用いて金属線がパターン化される。
他）は、金属線を形成するためにコロイド懸濁液である
ゾルゲルが用いられる方法を教示している。紫外線活性
であるチタン含有ゾルゲルの薄膜が紫外線に暴露され、
それによってこの光活性化合物が活性化され、ついでこ
の化合物を用いて金属線がパターン化される。
【０００５】米国特許５,４８７,９６７号（Hutton他）
は、暴露されたレジストの領域と暴露されないレジスト
の領域のいずれかと反応するシリル化したレジストを用
いるフォトリソグラフィ法を記載している。シリル化し
たレジストはＲＩＥに暴露されて、レジストから基板ま
での正確なイメージパターニングのために ”in situ”
二酸化ケイ素のエッチングマスクが形成される。
は、暴露されたレジストの領域と暴露されないレジスト
の領域のいずれかと反応するシリル化したレジストを用
いるフォトリソグラフィ法を記載している。シリル化し
たレジストはＲＩＥに暴露されて、レジストから基板ま
での正確なイメージパターニングのために ”in situ”
二酸化ケイ素のエッチングマスクが形成される。
【０００６】米国特許５,５９１,６７６号（Hughes他）
は、低い誘電率の誘電体を有する半導体デバイスを製造
する方法を教示している。フッ素化ポリマー層が金属、
半導体、または非金属の表面上に堆積される。フッ素化
ポリマーは熱処理され、そしてフォトリソグラフィによ
ってパターン化されてビアが形成され、次いで金属の相
互接続層で被覆される。
は、低い誘電率の誘電体を有する半導体デバイスを製造
する方法を教示している。フッ素化ポリマー層が金属、
半導体、または非金属の表面上に堆積される。フッ素化
ポリマーは熱処理され、そしてフォトリソグラフィによ
ってパターン化されてビアが形成され、次いで金属の相
互接続層で被覆される。
【０００７】米国特許５,６８９,１４０号（Shoda）
は、多層半導体デバイスにおいてスタッドと相互接続を
形成する方法を記載している。各々の導電層のための接
着層を用いるデュアルダマシン法が記載されている。
は、多層半導体デバイスにおいてスタッドと相互接続を
形成する方法を記載している。各々の導電層のための接
着層を用いるデュアルダマシン法が記載されている。
【０００８】米国特許５,６３５,４２３号（Huang他）
は、多層金属化および相互接続構造を形成するためのデ
ュアルダマシン法を記載している。ビアとトレンチのパ
ターニングのための第一の絶縁層と第二の絶縁層の間で
のエッチストップが記載されている。
は、多層金属化および相互接続構造を形成するためのデ
ュアルダマシン法を記載している。ビアとトレンチのパ
ターニングのための第一の絶縁層と第二の絶縁層の間で
のエッチストップが記載されている。
【０００９】米国特許５,７０５,８４９号（Zheng他）
は、非融合構造を製造するための方法を教示している。
デュアルダマシン法が記載されていて、窒化ケイ素と非
晶質ケイ素が交互に存在する層の対を有する構造が二つ
のデュアルダマシンコネクターの間に挟み込まれる。
は、非融合構造を製造するための方法を教示している。
デュアルダマシン法が記載されていて、窒化ケイ素と非
晶質ケイ素が交互に存在する層の対を有する構造が二つ
のデュアルダマシンコネクターの間に挟み込まれる。
【００１０】米国特許５,０４１,３６１号（Tsuo）は、
選択された領域で非晶質ケイ素を酸化するために低エネ
ルギー酸素イオンビームを用いる酸素イオンビームリソ
グラフィパターニング法を記載している。非酸化領域は
ＲＦ励起水素プラズマ中でエッチングすることによって
除去される。
選択された領域で非晶質ケイ素を酸化するために低エネ
ルギー酸素イオンビームを用いる酸素イオンビームリソ
グラフィパターニング法を記載している。非酸化領域は
ＲＦ励起水素プラズマ中でエッチングすることによって
除去される。
【００１１】
【発明が解決しようとする課題】本発明の一般的な目的
は、集積回路を形成するための改良された方法であっ
て、化学的機械研磨（ＣＭＰ）を用いる単純化されたデ
ュアルダマシン法を実施して、窪みの形成（dishing）
の問題を生じさせずに、平坦化構造、金属線配線、相互
接続、およびビアコンタクトを形成する方法を提供する
ことである。
は、集積回路を形成するための改良された方法であっ
て、化学的機械研磨（ＣＭＰ）を用いる単純化されたデ
ュアルダマシン法を実施して、窪みの形成（dishing）
の問題を生じさせずに、平坦化構造、金属線配線、相互
接続、およびビアコンタクトを形成する方法を提供する
ことである。
【００１２】本発明の目的は、より具体的には、平坦化
構造を形成するための改良された方法を提供することで
あり、それによれば、感光性のポリマーであるプラズマ
重合化メチルシラン（ＰＰＭＳ）が、紫外線に暴露され
たときに、酸化物層であるプラズマ重合化メチルシラン
酸化物（ＰＰＭＳＯ）を形成する。酸化物層ＰＰＭＳＯ
は光遮蔽マスクによってパターン化され、それによって
デュアルダマシン絶縁層構造からなる最上層が形成され
る。導電性金属である銅がトレンチ領域とビア領域の上
に堆積される。ＰＰＭＳＯと銅は近似するＣＭＰ研磨速
度を有し得るので、ＣＭＰによって過剰の金属が除去さ
れて表面が平坦化される。ＰＰＭＳＯと銅がほぼ同じ速
度で研磨除去されるとき、このプロセスによって窪みの
無い構造が形成される。
構造を形成するための改良された方法を提供することで
あり、それによれば、感光性のポリマーであるプラズマ
重合化メチルシラン（ＰＰＭＳ）が、紫外線に暴露され
たときに、酸化物層であるプラズマ重合化メチルシラン
酸化物（ＰＰＭＳＯ）を形成する。酸化物層ＰＰＭＳＯ
は光遮蔽マスクによってパターン化され、それによって
デュアルダマシン絶縁層構造からなる最上層が形成され
る。導電性金属である銅がトレンチ領域とビア領域の上
に堆積される。ＰＰＭＳＯと銅は近似するＣＭＰ研磨速
度を有し得るので、ＣＭＰによって過剰の金属が除去さ
れて表面が平坦化される。ＰＰＭＳＯと銅がほぼ同じ速
度で研磨除去されるとき、このプロセスによって窪みの
無い構造が形成される。
【００１３】本発明の別の目的は、半導体基板上の平坦
化構造を提供することであり、それによって、配線パタ
ーニングのための金属線、多層金属層どうしの間の相互
接続、ビアを介しての金属線までのコンタクト、および
ソース／ドレインデバイスコンタクトが形成される。
化構造を提供することであり、それによって、配線パタ
ーニングのための金属線、多層金属層どうしの間の相互
接続、ビアを介しての金属線までのコンタクト、および
ソース／ドレインデバイスコンタクトが形成される。
【００１４】
【課題を解決するための手段】本発明によれば、上記の
およびその他の目的は、半導体基板上に平坦化構造を形
成する方法を用いることによって達成され、その際に第
一の絶縁層が設けられる。その第一の絶縁層の上に第二
の絶縁層が堆積される。次いで、第二の絶縁層のパター
ニングとエッチングが行われて、第二の絶縁層に開口が
形成される。第二の絶縁層の上と中に導電性金属からな
る第一の層が堆積される。次いで、過剰の導電性金属層
がＣＭＰすなわち化学的機械研磨によって研磨除去され
る。
およびその他の目的は、半導体基板上に平坦化構造を形
成する方法を用いることによって達成され、その際に第
一の絶縁層が設けられる。その第一の絶縁層の上に第二
の絶縁層が堆積される。次いで、第二の絶縁層のパター
ニングとエッチングが行われて、第二の絶縁層に開口が
形成される。第二の絶縁層の上と中に導電性金属からな
る第一の層が堆積される。次いで、過剰の導電性金属層
がＣＭＰすなわち化学的機械研磨によって研磨除去され
る。
【００１５】次いで、第二の絶縁層の上に第三の絶縁層
が堆積される。第三の絶縁層のパターニングとエッチン
グが行われて、導電性金属線と配線パターンの上に開口
が形成される。次いで、感光性のポリマーであるプラズ
マ重合化メチルシラン（ＰＰＭＳ）の層がプラズマ気相
化学反応法（ＰＥ ＣＶＤ）によって堆積される。ＰＰ
ＭＳは光遮蔽マスクを用いて紫外線に暴露され、それに
よってプラズマ重合化メチルシラン酸化物（ＰＰＭＳ
Ｏ）が形成される。その際、トレンチとビアの開口にお
いては紫外線は遮蔽される。暴露されなかったＰＰＭＳ
はトレンチとビアの開口から除去される。
が堆積される。第三の絶縁層のパターニングとエッチン
グが行われて、導電性金属線と配線パターンの上に開口
が形成される。次いで、感光性のポリマーであるプラズ
マ重合化メチルシラン（ＰＰＭＳ）の層がプラズマ気相
化学反応法（ＰＥ ＣＶＤ）によって堆積される。ＰＰ
ＭＳは光遮蔽マスクを用いて紫外線に暴露され、それに
よってプラズマ重合化メチルシラン酸化物（ＰＰＭＳ
Ｏ）が形成される。その際、トレンチとビアの開口にお
いては紫外線は遮蔽される。暴露されなかったＰＰＭＳ
はトレンチとビアの開口から除去される。
【００１６】上記のＰＰＭＳとＰＰＭＳＯ化学式と反応
の概要を下に示す：
の概要を下に示す：
【００１７】
【化１】
【００１８】
【化２】
【００１９】次いで、導電性バリヤー層が整合的に堆積
され、それはトレンチとビアの領域のための裏張りを与
える。この層は拡散バリヤーおよびＣＭＰエッチストッ
プとして作用する。導電性金属層が堆積され、そして導
電性金属とＰＰＭＳＯすなわちプラズマ重合化メチルシ
ラン酸化物のＣＭＰ研磨速度が近似しているとき、窪み
を生じることなく、過剰の金属がＣＭＰによって平坦化
される。
され、それはトレンチとビアの領域のための裏張りを与
える。この層は拡散バリヤーおよびＣＭＰエッチストッ
プとして作用する。導電性金属層が堆積され、そして導
電性金属とＰＰＭＳＯすなわちプラズマ重合化メチルシ
ラン酸化物のＣＭＰ研磨速度が近似しているとき、窪み
を生じることなく、過剰の金属がＣＭＰによって平坦化
される。
【００２０】本発明の第二の態様においては、上記のお
よびその他の目的は単純化されたデュアルダマシン法を
用いることによって達成され、それによれば、ＭＯＳＦ
ＥＴデバイスの製造において、半導体拡散、相互接続配
線パターン、ビア、および導電性金属線への導電性コン
タクトが形成される。従って、前記の半導体基板におい
て前記の活性要素が与えられるとき、半導体基板の上
に、第一の絶縁層であるＰＥ ＣＶＤ ＴＥＯＳによって
堆積された酸化ケイ素が形成される。酸化ケイ素のパタ
ーニングとエッチングが行われて、相互接続のためのビ
アホールが形成される。プロセスのこの時点において、
感光性のポリマーであるＰＰＭＳの層がプラズマＣＶＤ
法（ＰＥ ＣＶＤ）によって堆積される。ＰＰＭＳが紫
外線に暴露されてＰＰＭＳＯが形成され、その際、光遮
蔽マスクがトレンチとビアの開口領域を遮蔽する。暴露
されなかったＰＰＭＳはトレンチとビアの開口から除去
される。バリヤー導電性の層であるＴａＮがトレンチと
ビアの両者に堆積されて裏張りとなる。このＴａＮの層
は拡散バリヤーおよびＣＭＰエッチストップとして作用
する。Ｃｕの厚い導電性の層が堆積されて、そして過剰
の金属が、窪みを生じさせることなく、ＣＭＰによって
平坦化される。この方法の要点は、近似する研磨速度で
のＰＰＭＳＯとＣｕのＣＭＰ除去である。
よびその他の目的は単純化されたデュアルダマシン法を
用いることによって達成され、それによれば、ＭＯＳＦ
ＥＴデバイスの製造において、半導体拡散、相互接続配
線パターン、ビア、および導電性金属線への導電性コン
タクトが形成される。従って、前記の半導体基板におい
て前記の活性要素が与えられるとき、半導体基板の上
に、第一の絶縁層であるＰＥ ＣＶＤ ＴＥＯＳによって
堆積された酸化ケイ素が形成される。酸化ケイ素のパタ
ーニングとエッチングが行われて、相互接続のためのビ
アホールが形成される。プロセスのこの時点において、
感光性のポリマーであるＰＰＭＳの層がプラズマＣＶＤ
法（ＰＥ ＣＶＤ）によって堆積される。ＰＰＭＳが紫
外線に暴露されてＰＰＭＳＯが形成され、その際、光遮
蔽マスクがトレンチとビアの開口領域を遮蔽する。暴露
されなかったＰＰＭＳはトレンチとビアの開口から除去
される。バリヤー導電性の層であるＴａＮがトレンチと
ビアの両者に堆積されて裏張りとなる。このＴａＮの層
は拡散バリヤーおよびＣＭＰエッチストップとして作用
する。Ｃｕの厚い導電性の層が堆積されて、そして過剰
の金属が、窪みを生じさせることなく、ＣＭＰによって
平坦化される。この方法の要点は、近似する研磨速度で
のＰＰＭＳＯとＣｕのＣＭＰ除去である。
【００２１】
【発明の実施の形態】図１、２、および３に、先行技術
を断面図で示す。図１に示すように、半導体基板（2）
に絶縁層（3）が設けられる。誘電体の二つの層（4、
8）がトレンチとビアの開口を伴ってパターン化され
る。導電性の金属線（6）がパターン化されて、上記構
造とともに設けられる。図２において、導電性の金属
（10）がこの構造の上に堆積される。過剰の金属がＣＭ
Ｐによって研磨除去されて、それによって生じた窪み構
造（11）が図３に示されている。
を断面図で示す。図１に示すように、半導体基板（2）
に絶縁層（3）が設けられる。誘電体の二つの層（4、
8）がトレンチとビアの開口を伴ってパターン化され
る。導電性の金属線（6）がパターン化されて、上記構
造とともに設けられる。図２において、導電性の金属
（10）がこの構造の上に堆積される。過剰の金属がＣＭ
Ｐによって研磨除去されて、それによって生じた窪み構
造（11）が図３に示されている。
【００２２】本発明においては、単純化されたデュアル
ダマシン法が記述され、それによって、ＭＯＳＦＥＴデ
バイスの製造において、窪みの形成の問題を生じさせず
に、導電性金属線、相互接続、金属線へのコンタクトビ
ア、および拡散が形成される。図４に示すように、半導
体基板（2）に第一の絶縁層（3）と第二の絶縁層（4）
が堆積されるが、これはＰＥ ＣＶＤ ＴＥＯＳとその上
に堆積された酸化ケイ素である。酸化ケイ素（4）のパ
ターニングとエッチングが行われて、相互接続のための
ビアホールが形成される。第一の導電性金属である銅の
層（6）が、第一の絶縁層である酸化ケイ素（3）の上に
堆積される。過剰の金属はＣＭＰによって除去される。
第三の絶縁層（8）が、第二の絶縁層（4）の上にＰＥ
ＣＶＤＴＥＯＳによって堆積される。次いで、酸化ケイ
素であるこの第三の絶縁層（8）のパターニングとエッ
チングが行われる。
ダマシン法が記述され、それによって、ＭＯＳＦＥＴデ
バイスの製造において、窪みの形成の問題を生じさせず
に、導電性金属線、相互接続、金属線へのコンタクトビ
ア、および拡散が形成される。図４に示すように、半導
体基板（2）に第一の絶縁層（3）と第二の絶縁層（4）
が堆積されるが、これはＰＥ ＣＶＤ ＴＥＯＳとその上
に堆積された酸化ケイ素である。酸化ケイ素（4）のパ
ターニングとエッチングが行われて、相互接続のための
ビアホールが形成される。第一の導電性金属である銅の
層（6）が、第一の絶縁層である酸化ケイ素（3）の上に
堆積される。過剰の金属はＣＭＰによって除去される。
第三の絶縁層（8）が、第二の絶縁層（4）の上にＰＥ
ＣＶＤＴＥＯＳによって堆積される。次いで、酸化ケイ
素であるこの第三の絶縁層（8）のパターニングとエッ
チングが行われる。
【００２３】プロセスのこの時点において、感光性のポ
リマーであるプラズマ重合化メチルシラン（ＰＰＭＳ）
の層（12）がプラズマＣＶＤによって約４０００〜１０
０００オングストロームの範囲の厚さで堆積される。Ｐ
ＰＭＳは２４８nmまたは１９３nmの波長の紫外線（18）
に暴露されて、プラズマ重合化メチルシラン酸化物（Ｐ
ＰＭＳＯ）（14）が形成されるが、このとき光遮蔽マス
ク（16）がトレンチとビアの開口領域（12）を遮蔽す
る。上述の化学式と反応の概要を下に示す：
リマーであるプラズマ重合化メチルシラン（ＰＰＭＳ）
の層（12）がプラズマＣＶＤによって約４０００〜１０
０００オングストロームの範囲の厚さで堆積される。Ｐ
ＰＭＳは２４８nmまたは１９３nmの波長の紫外線（18）
に暴露されて、プラズマ重合化メチルシラン酸化物（Ｐ
ＰＭＳＯ）（14）が形成されるが、このとき光遮蔽マス
ク（16）がトレンチとビアの開口領域（12）を遮蔽す
る。上述の化学式と反応の概要を下に示す：
【００２４】
【化３】
【００２５】
【化４】
【００２６】図５に示すように、暴露されないＰＰＭＳ
（12）は、反応性イオンエッチング（ＲＩＥ）または高
密度プラズマ（ＨＤＰ）エッチングのいずれかによっ
て、トレンチ（22）とビア（20）の開口から除去され
る。下にある銅の層（6）を著しく侵すことなく未反応
のＰＰＭＳを選択的に除去するための典型的な処理条件
は次の通りである：約５０〜２００sccmの塩素ガスの流
れ、約２００〜１０００ワットの出力、約１〜１００ミ
リトルのチャンバー圧力。
（12）は、反応性イオンエッチング（ＲＩＥ）または高
密度プラズマ（ＨＤＰ）エッチングのいずれかによっ
て、トレンチ（22）とビア（20）の開口から除去され
る。下にある銅の層（6）を著しく侵すことなく未反応
のＰＰＭＳを選択的に除去するための典型的な処理条件
は次の通りである：約５０〜２００sccmの塩素ガスの流
れ、約２００〜１０００ワットの出力、約１〜１００ミ
リトルのチャンバー圧力。
【００２７】図６に示すように、ＴａＮのバリヤー導電
性層（24）が堆積されて、トレンチとビアの両者のため
の裏張りが形成される。Ｃｕの厚い導電性層（26）が堆
積されて、図７に示すように、過剰の金属が、窪みを生
じさせることなく、ＣＭＰによって平坦化された部分
（28）が形成される。この方法の要点は、約１０００〜
４０００オングストローム／分の範囲の近似する研磨速
度でのＰＰＭＳＯ（14）とＣｕ（28）の両者の化学的機
械研磨（ＣＭＰ）除去である。
性層（24）が堆積されて、トレンチとビアの両者のため
の裏張りが形成される。Ｃｕの厚い導電性層（26）が堆
積されて、図７に示すように、過剰の金属が、窪みを生
じさせることなく、ＣＭＰによって平坦化された部分
（28）が形成される。この方法の要点は、約１０００〜
４０００オングストローム／分の範囲の近似する研磨速
度でのＰＰＭＳＯ（14）とＣｕ（28）の両者の化学的機
械研磨（ＣＭＰ）除去である。
【００２８】本発明の別の態様においては、図８に示す
ように、ビアを介しての電気コンタクトがソース／ドレ
イン拡散（30）に形成される。上述したのと同様のプロ
セスが行われる。図８は本発明の単純化された変形と適
用を表している。絶縁層（9）が基板（2）の上にＰＥ
ＣＶＤ ＴＥＯＳによって堆積される。次いで、酸化ケ
イ素からなるこの絶縁層のパターニングとエッチングが
行われて、ビアの開口が形成される。プロセスのこの時
点において、感光性ポリマーであるＰＰＭＳの層がプラ
ズマＣＶＤ（ＰＥ ＣＶＤ）によって堆積される。ＰＰ
ＭＳは紫外線に暴露されて、ＰＰＭＳＯ（15）が形成さ
れる。このとき、光遮蔽マスクがトレンチとビアの開口
領域を遮蔽する。暴露されないＰＰＭＳはトレンチとビ
アの開口から除去される。ＴａＮのバリヤー導電性層
（24）が堆積されて、トレンチとビアの両者を裏張りす
る。このＴａＮの層は拡散バリヤーおよびＣＭＰエッチ
ストップとして作用する。Ｃｕの厚い導電性の層が堆積
されて、そして過剰の金属（28）が、窪みを生じさせる
ことなく、ＣＭＰによって平坦化される。この方法の要
点は、近似する研磨速度でのＰＰＭＳＯとＣｕの両者の
ＣＭＰ除去である。
ように、ビアを介しての電気コンタクトがソース／ドレ
イン拡散（30）に形成される。上述したのと同様のプロ
セスが行われる。図８は本発明の単純化された変形と適
用を表している。絶縁層（9）が基板（2）の上にＰＥ
ＣＶＤ ＴＥＯＳによって堆積される。次いで、酸化ケ
イ素からなるこの絶縁層のパターニングとエッチングが
行われて、ビアの開口が形成される。プロセスのこの時
点において、感光性ポリマーであるＰＰＭＳの層がプラ
ズマＣＶＤ（ＰＥ ＣＶＤ）によって堆積される。ＰＰ
ＭＳは紫外線に暴露されて、ＰＰＭＳＯ（15）が形成さ
れる。このとき、光遮蔽マスクがトレンチとビアの開口
領域を遮蔽する。暴露されないＰＰＭＳはトレンチとビ
アの開口から除去される。ＴａＮのバリヤー導電性層
（24）が堆積されて、トレンチとビアの両者を裏張りす
る。このＴａＮの層は拡散バリヤーおよびＣＭＰエッチ
ストップとして作用する。Ｃｕの厚い導電性の層が堆積
されて、そして過剰の金属（28）が、窪みを生じさせる
ことなく、ＣＭＰによって平坦化される。この方法の要
点は、近似する研磨速度でのＰＰＭＳＯとＣｕの両者の
ＣＭＰ除去である。
【００２９】図８に示すように、ＴａＮのバリヤー導電
性層（24）が堆積されて、トレンチとビアの両者を裏張
りする。このＴａＮの層は拡散バリヤーおよびＣＭＰエ
ッチストップとして作用する。Ｃｕの厚い導電性の層
（28）が堆積されて、そして図に示すように、過剰の金
属（28）が、窪みを生じさせることなく、ＣＭＰによっ
て平坦化される。この方法の要点は、近似する研磨速度
でのＰＰＭＳＯ（15）とＣｕ（28）の両者のＣＭＰ除去
である。
性層（24）が堆積されて、トレンチとビアの両者を裏張
りする。このＴａＮの層は拡散バリヤーおよびＣＭＰエ
ッチストップとして作用する。Ｃｕの厚い導電性の層
（28）が堆積されて、そして図に示すように、過剰の金
属（28）が、窪みを生じさせることなく、ＣＭＰによっ
て平坦化される。この方法の要点は、近似する研磨速度
でのＰＰＭＳＯ（15）とＣｕ（28）の両者のＣＭＰ除去
である。
【００３０】本発明を好ましい実施態様に関して特定し
て示し説明したが、態様と細部の様々な変更が本発明の
範囲内でなされ得ることが、当業者によって理解されよ
う。
て示し説明したが、態様と細部の様々な変更が本発明の
範囲内でなされ得ることが、当業者によって理解されよ
う。
【図１】従来の方法においてＣＭＰ除去の後に金属の窪
みが生じる過程を示す断面図である。
みが生じる過程を示す断面図である。
【図２】従来の方法においてＣＭＰの後に金属の窪みが
生じる過程を示す断面図である。
生じる過程を示す断面図である。
【図３】従来の方法においてＣＭＰ除去の後に金属の窪
みが生じる過程を示す断面図である。
みが生じる過程を示す断面図である。
【図４】本発明の方法の工程を示す断面図である。
【図５】本発明の方法の工程を示す断面図である。
【図６】本発明の方法の工程を示す断面図である。
【図７】本発明の方法の工程を示す断面図である。
【図８】本発明の別の態様を示し、ＭＯＳＦＥＴデバイ
スのビアを介してのソース／ドレインへのコンタクトを
示す断面図である。
スのビアを介してのソース／ドレインへのコンタクトを
示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｓ Ａ Ｃ (72)発明者 ワイ・ブーン・ロー マレーシア国ジョホールバル，81800，ウ ル・ティラム，ジャラン・カーニア 207 (72)発明者 ラップ・チャン アメリカ合衆国カリフォルニア州94109, サンフランシスコ，ラーキン・ストリート 1631，ナンバー ３
Claims (22)
- 【請求項１】 半導体デバイスに導電性コンタクトを形
成するためにデュアルダマシン法を使用する方法であっ
て、以下の工程を含む方法：上に第一の絶縁層を有する
基板を用意する工程；前記第一の絶縁層の上に第二の絶
縁層を堆積する工程；前記第二の絶縁層のパターニング
とエッチングを行い、それによって前記第二の絶縁層を
通して開口を形成する工程；第二の絶縁層の中に第一の
導電性金属を堆積する工程；過剰の導電性金属をＣＭＰ
によって除去する工程；前記第二の絶縁層の上に第三の
絶縁層を堆積し、そして前記第三の絶縁層のパターニン
グとエッチングを行い、それによって導電性金属線の上
に開口を形成する工程；感光性のポリマーであるプラズ
マ重合化メチルシラン（ＰＰＭＳ）の層を堆積する工
程；ＰＰＭＳを紫外線に暴露してプラズマ重合化メチル
シラン酸化物（ＰＰＭＳＯ）を形成し、このときトレン
チとビアの開口において紫外線を遮蔽する工程；暴露さ
れないＰＰＭＳをトレンチとビアの開口から除去する工
程；トレンチとビアの領域を裏張りするバリヤー導電性
層を堆積し、それによって前記層が拡散バリヤーおよび
ＣＭＰエッチストップとして作用するようにする工程；
および導電性金属層を堆積し、そして金属の窪みを生じ
させることなく、過剰の金属層をＣＭＰによって平坦化
する工程。 - 【請求項２】 請求項１に記載の方法であって、前記絶
縁層は層間絶縁膜であり、またこれはＰＥ ＣＶＤ ＴＥ
ＯＳすなわちプラズマ気相化学反応法によって堆積され
たものであり、それによって前記絶縁酸化物層が形成さ
れ、そして前記酸化ケイ素の層は約４０００〜８０００
オングストロームの厚さを有する。 - 【請求項３】 請求項１に記載の方法であって、絶縁体
からなる前記第二の層は整合的にＣＶＤによって堆積さ
れた酸化ケイ素であり、約４０００〜８０００オングス
トロームの厚さを有する。 - 【請求項４】 請求項１に記載の方法であって、絶縁体
からなる前記第二の層は約２５０nm未満の線幅または線
間隔をもってパターン化される。 - 【請求項５】 請求項１に記載の方法であって、前記第
一の導電性金属は銅であり、約４０００〜１００００オ
ングストロームの厚さで堆積される。 - 【請求項６】 請求項１に記載の方法であって、絶縁材
料からなる前記第三の層は、約４０００〜８０００オン
グストロームの厚さの整合的にＣＶＤによって堆積され
た酸化ケイ素である。 - 【請求項７】 請求項１に記載の方法であって、絶縁材
料からなる前記第三の層は、約２０００〜６０００オン
グストロームの幅と約４０００〜８０００オングストロ
ームの高さの寸法でパターン化される。 - 【請求項８】 請求項１に記載の方法であって、感光性
のポリマーである前記ＰＰＭＳの層は下記の条件の下で
プラズマＣＶＤによって堆積される：約２００ミリトル
〜１０トルのチャンバー圧力、約４０００〜１００００
オングストロームの厚さ、約５０〜２００sccmのメチル
シランの流量、および約４００〜１０００ワットのＲｆ
出力。 - 【請求項９】 請求項１に記載の方法であって、前記紫
外線マスクとリソグラフィ暴露は、２５０nm未満の線幅
と２５０nm未満の線間隔をパターン化する範囲にされ
る。 - 【請求項１０】 請求項１に記載の方法であって、前記
未反応のＰＰＭＳは下記の条件下でＲＩＥまたは高密度
プラズマエッチングによって除去される：約５０〜２０
０sccmの塩素ガスの流れ、約１〜１００ミリトルの圧
力、２００〜１０００ワットの出力、下にある銅の層を
保護するＰＰＭＳを除去するための選択的エッチング化
学作用。 - 【請求項１１】 請求項１に記載の方法であって、前記
トレンチとビアの裏張り、バリヤー、およびＣＭＰエッ
チストップはＴａＮであり、ＴａＮの厚さは約５０〜５
００オングストロームであり、このＴａＮの好ましい堆
積条件はイオン化金属プラズマ（ＩＭＰ）スパッタリン
グまたは気相化学反応法（ＣＶＤ）によって形成され
る。 - 【請求項１２】 請求項１に記載の方法であって、前記
トレンチとビアを充填するための導電性金属は銅であ
り、この銅の厚さは約４０００〜１００００オングスト
ロームである。 - 【請求項１３】 ＭＯＳＦＥＴデバイスの製造におい
て、半導体の拡散と相互接続配線パターンに導電性コン
タクトを形成するためにデュアルダマシン法を使用する
方法であって、以下の工程を含む方法：前記半導体の基
板に前記の活性なデバイス要素を設ける工程；ＰＥ Ｃ
ＶＤ ＴＥＯＳによって堆積された酸化ケイ素である第
一の絶縁層を有する半導体基板を用意する工程；酸化ケ
イ素である前記第一の絶縁層にパターニングとエッチン
グを施して、相互接続のためのビアホールを形成する工
程；プラズマＣＶＤによって感光性のポリマーであるプ
ラズマ重合化メチルシラン（ＰＰＭＳ）の層を堆積する
工程；ＰＰＭＳを紫外線に暴露してプラズマ重合化メチ
ルシラン酸化物（ＰＰＭＳＯ）を形成し、このとき、ト
レンチとビアの開口において紫外線を遮蔽する工程；暴
露されなかったＰＰＭＳをトレンチとビアの開口から除
去する工程；ＴａＮからなるバリヤー導電性の層を堆積
してトレンチとビアの両者を裏張りし、それによって拡
散バリヤーおよびＣＭＰエッチストップを形成する工
程；およびＣｕからなる厚い導電性金属層を堆積し、そ
して窪みを生じさせることなく、過剰の金属層をＣＭＰ
によって平坦化する工程。 - 【請求項１４】 請求項１３に記載の方法であって、前
記基板は半導体材料である。 - 【請求項１５】 請求項１３に記載の方法であって、前
記コンタクトは半導体基板上のＭＯＳＦＥＴデバイスの
ソース／ドレイン拡散領域に形成される。 - 【請求項１６】 請求項１３に記載の方法であって、前
記コンタクトは半導体デバイスを接続する多層配線パタ
ーンにおける金属線に形成される。 - 【請求項１７】 請求項１３に記載の方法であって、前
記絶縁層は層間絶縁膜であり、またこれはＰＥ ＣＶＤ
ＴＥＯＳすなわちプラズマ気相化学反応法によって堆積
されたものであり、それによって前記絶縁酸化物層が形
成され、そして前記酸化ケイ素の層は約４０００〜８０
００オングストロームの厚さを有する。 - 【請求項１８】 請求項１３に記載の方法であって、感
光性のポリマーである前記ＰＰＭＳの層は下記の条件の
下でプラズマＣＶＤによって堆積される：約２００ミリ
トル〜１０トルのチャンバー圧力、約４０００〜１００
００オングストロームの厚さ、約５０〜２００sccmのメ
チルシランの流量、および約４００〜１０００ワットの
Ｒｆ出力。 - 【請求項１９】 請求項１３に記載の方法であって、前
記紫外線マスクとリソグラフィ暴露は、２５０nm未満の
線幅と２５０nm未満の線間隔をパターン化する範囲にさ
れる。 - 【請求項２０】 請求項１３に記載の方法であって、前
記未反応のＰＰＭＳは下記の条件下でＲＩＥまたは高密
度プラズマエッチングによって除去される：約５０〜２
００sccmの塩素ガスの流れ、約１〜１００ミリトルの圧
力、２００〜１０００ワットの出力、下にある銅の層を
保護するＰＰＭＳを除去するための選択的エッチング化
学作用。 - 【請求項２１】 請求項１３に記載の方法であって、前
記トレンチとビアの裏張り、バリヤー、およびＣＭＰエ
ッチストップはＴａＮであり、ＴａＮの厚さは約５０〜
５００オングストロームであり、このＴａＮの好ましい
堆積条件はイオン化金属プラズマ（ＩＭＰ）スパッタリ
ングまたは気相化学反応法（ＣＶＤ）によって形成され
る。 - 【請求項２２】 請求項１３に記載の方法であって、前
記トレンチとビアを充填するための導電性金属は銅であ
り、この銅の厚さは約４０００〜１００００オングスト
ロームである。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/282065 | 1999-03-29 | ||
| US09/282,065 US6323125B1 (en) | 1999-03-29 | 1999-03-29 | Simplified dual damascene process utilizing PPMSO as an insulator layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299293A true JP2000299293A (ja) | 2000-10-24 |
Family
ID=23079958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000079807A Withdrawn JP2000299293A (ja) | 1999-03-29 | 2000-03-22 | デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6323125B1 (ja) |
| JP (1) | JP2000299293A (ja) |
| SG (1) | SG92647A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335570B2 (en) * | 1998-05-01 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| KR100475931B1 (ko) * | 2002-07-02 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 다층 배선 형성방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276788B1 (en) * | 1999-08-25 | 2007-10-02 | Micron Technology, Inc. | Hydrophobic foamed insulators for high density circuits |
| KR20010061785A (ko) * | 1999-12-29 | 2001-07-07 | 박종섭 | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 |
| US6413827B2 (en) | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
| US6677209B2 (en) | 2000-02-14 | 2004-01-13 | Micron Technology, Inc. | Low dielectric constant STI with SOI devices |
| US6890847B1 (en) | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
| US6451683B1 (en) | 2000-08-28 | 2002-09-17 | Micron Technology, Inc. | Damascene structure and method of making |
| JP2002217287A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6599813B2 (en) * | 2001-06-29 | 2003-07-29 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
| US7091131B2 (en) * | 2002-03-21 | 2006-08-15 | Micron Technology, Inc. | Method of forming integrated circuit structures in silicone ladder polymer |
| JP4014456B2 (ja) * | 2002-06-19 | 2007-11-28 | 株式会社日立ハイテクノロジーズ | エッチング処理方法 |
| US20040127014A1 (en) * | 2002-12-30 | 2004-07-01 | Cheng-Lin Huang | Method of improving a barrier layer in a via or contact opening |
| US6924242B2 (en) * | 2003-10-23 | 2005-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | SiOC properties and its uniformity in bulk for damascene applications |
| US20050137882A1 (en) * | 2003-12-17 | 2005-06-23 | Cameron Don T. | Method for authenticating goods |
| KR100760909B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US20190326215A1 (en) * | 2018-04-19 | 2019-10-24 | International Business Machines Corporation | Metal embedded low-resistance beol antifuse |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041361A (en) | 1988-08-08 | 1991-08-20 | Midwest Research Institute | Oxygen ion-beam microlithography |
| US5100764A (en) | 1989-12-26 | 1992-03-31 | Iowa State University Research Foundation, Inc. | Method of making patterned metal oxide films comprising a sol-gel of metal oxide and a photoactive compound |
| US5442237A (en) | 1991-10-21 | 1995-08-15 | Motorola Inc. | Semiconductor device having a low permittivity dielectric |
| US5550007A (en) | 1993-05-28 | 1996-08-27 | Lucent Technologies Inc. | Surface-imaging technique for lithographic processes for device fabrication |
| US5635423A (en) | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5529953A (en) | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
| US5891513A (en) * | 1996-01-16 | 1999-04-06 | Cornell Research Foundation | Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications |
| US5602053A (en) | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
| US5885751A (en) * | 1996-11-08 | 1999-03-23 | Applied Materials, Inc. | Method and apparatus for depositing deep UV photoresist films |
| US6204168B1 (en) * | 1998-02-02 | 2001-03-20 | Applied Materials, Inc. | Damascene structure fabricated using a layer of silicon-based photoresist material |
| US6004188A (en) * | 1998-09-10 | 1999-12-21 | Chartered Semiconductor Manufacturing Ltd. | Method for forming copper damascene structures by using a dual CMP barrier layer |
| US6071809A (en) * | 1998-09-25 | 2000-06-06 | Rockwell Semiconductor Systems, Inc. | Methods for forming high-performing dual-damascene interconnect structures |
| US6114246A (en) * | 1999-01-07 | 2000-09-05 | Vlsi Technology, Inc. | Method of using a polish stop film to control dishing during copper chemical mechanical polishing |
| US6010962A (en) * | 1999-02-12 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company | Copper chemical-mechanical-polishing (CMP) dishing |
| US6156648A (en) * | 1999-03-10 | 2000-12-05 | United Microelectronics Corp. | Method for fabricating dual damascene |
-
1999
- 1999-03-29 US US09/282,065 patent/US6323125B1/en not_active Expired - Fee Related
- 1999-07-21 SG SG9903610A patent/SG92647A1/en unknown
-
2000
- 2000-03-22 JP JP2000079807A patent/JP2000299293A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335570B2 (en) * | 1998-05-01 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| KR100475931B1 (ko) * | 2002-07-02 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 다층 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6323125B1 (en) | 2001-11-27 |
| SG92647A1 (en) | 2002-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| KR100386622B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| JP2000299293A (ja) | デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法 | |
| US20050191851A1 (en) | Barrier metal cap structure on copper lines and vias | |
| US7323408B2 (en) | Metal barrier cap fabrication by polymer lift-off | |
| US6495448B1 (en) | Dual damascene process | |
| CN102044475A (zh) | 互连结构及其形成方法 | |
| US6429119B1 (en) | Dual damascene process to reduce etch barrier thickness | |
| TW200303599A (en) | Manufacturing method of semiconductor device | |
| US6573176B2 (en) | Method for forming dual damascene line structure | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| TW202123335A (zh) | 形成半導體裝置結構的方法 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001168192A (ja) | 半導体装置の製造方法 | |
| KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| KR20070014695A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100914391B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| TW569343B (en) | A simplified dual damascene process | |
| KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100600257B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001313336A (ja) | 銅構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070720 |