KR101015526B1 - 마스크와 그를 이용한 반도체 소자 제조 방법 - Google Patents
마스크와 그를 이용한 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR101015526B1 KR101015526B1 KR1020080086370A KR20080086370A KR101015526B1 KR 101015526 B1 KR101015526 B1 KR 101015526B1 KR 1020080086370 A KR1020080086370 A KR 1020080086370A KR 20080086370 A KR20080086370 A KR 20080086370A KR 101015526 B1 KR101015526 B1 KR 101015526B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- via contact
- metal wiring
- forming
- tone
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 238000001465 metallisation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 기술에 있어서, 특히 금속배선과 비어 콘택을 동시에 형성하는데 적당한 마스크와 그를 이용한 반도체 소자 제조 방법에 관한 것으로, 차광을 위한 다크 톤(dark tone)의 제1 마스크 영역과, 상기 제1 마스크 영역 내에 배치되며, 금속배선 형성을 위한 하프 톤(half tone)의 제2 마스크 영역과, 상기 제2 마스크 영역 내에 배치되며, 비어 콘택 형성을 위한 클리어 톤(clear tone)의 제3 마스크 영역으로 구성되는 마스크를 사용하여, 금속배선과 비어 콘택을 동시에 형성할 수 있는 발명이다.
포토레지스트, 마스크, 금속배선, 비어 콘택, 클리어 톤(clear tone), 하프 톤(half tone), 다크 톤(dark tone)
Description
본 발명은 반도체 기술에 관한 것으로서, 특히 금속배선과 비어 콘택을 동시에 형성하는데 적당한 마스크와 그를 이용한 반도체 소자 제조 방법에 관한 것이다.
일반적으로 반도체 소자에서 금속배선과 비어 콘택은 도 1a 및 1b에 도시된 두 개의 마스크를 사용하여 형성하였다. 도 1a는 종래의 금속배선 형성을 위한 위상 반전 마스크로써 6%의 광 투과율을 갖는다. 도 1b는 종래의 비어 콘택 형성을 위한 위상 반전 마스크로써 6%의 광 투과율을 갖는다.
도 2a 내지 2e는 종래에 금속배선 및 비어 콘택을 형성하는 공정을 나타낸 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(10) 상에 알루미늄이나 구리와 같은 금속층(20)을 증착하고, 그 금속층(20) 상에 포지티브 톤(Positive tone)의 제1 포토레지스트층을 도포한 후에 도 1a에 도시된 위상 반전 마스크를 사용한 노광 및 현상 공정을 거쳐 제1 포토레지스트층을 패터닝한다. 그에 따라, 금속배선이 형성될 부 분에 제1 포토레지스트 패턴(30)이 형성된다.
이후에, 도 2b에 도시된 바와 같이, 금속층(20) 상의 제1 포토레지스트 패턴(30)을 마스크로 하여 금속층(20)을 식각함으로써, 기판(10) 상에 금속배선(20a)이 형성된다. 그리고 사용된 제1 포토레지스트 패턴(30)을 제거한다.
이후에, 도 2c에 도시된 바와 같이, 금속배선(20a)을 포함하는 기판(10) 전면 상에 TEOS(Tetra Etchyl Ortro Silicate)와 같은 절연층(40)을 증착한다.
이후에, 도 2d에 도시된 바와 같이, 절연층(40) 상에 포지티브 톤(Positive tone)의 제2 포토레지스트층을 다시 도포한 후에 도 1b에 도시된 위상 반전 마스크를 사용한 노광 및 현상 공정을 거쳐 제2 포토레지스트층을 패터닝한다. 그에 따라, 비어 홀이 형성될 부분에 제2 포토레지스트 패턴이 형성된다. 이어, 절연층(40) 상의 제2 포토레지스트 패턴을 마스크로 하여 절연층(40)을 식각함으로써, 절연층(40)에 비어 홀(via hole)(50)이 형성된다. 그리고 사용된 제2 포토레지스트 패턴을 제거한다.
이후에, 도 2e에 도시된 바와 같이, 비어 홀(50)을 알루미늄이나 구리와 같은 금속으로 매립하여 비어 콘택(60)을 형성한다.
그런데 상기와 같이 금속배선(20a)을 형성하는데 사용되는 위상 반전 마스크와 비어 홀(50)을 형성하는데 사용되는 위상 반전 마스크가 각각 사용됨에 따라, 도 2d의 A에 도시된 바와 같이 미스얼라인(misalign)이 발생되는 경우가 많다.
상기와 같이 금속배선(20a)과 비어 홀(50) 간의 미스얼라인으로 인해 소자의 저항 특성이 변화하는 문제가 발생한다. 만약, 디자인 룰(design rule)이 금속배 선(20a)과 비어 홀(50) 간의 마진(margin)을 전혀 두지 않는다면, 미스얼라인 문제는 소자 저항 특성에 치명적일 수 있다. 그런데 종래와 같이 두 개의 서로 다른 마스크를 금속배선(20a)과 비어 홀(50)을 형성하는데 각각 사용하는 경우에는 미스얼라인의 가능성이 항상 존재하기 때문에, 이를 해결하기 위한 방안이 요구되고 있는 실정이다.
본 발명의 목적은 상기함 점들을 감안하여 안출한 것으로, 금속배선과 비어 콘택 간의 미스얼라인의 가능성을 제거해주는 마스크 및 그를 이용한 반도체 소자 제조 방법을 제공하는 데 있다.
삭제
삭제
삭제
삭제
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 방법의 특징은, 기판 상에 금속층을 형성하는 단계와; 상기 금속층 상에 포토레지스트층을 도포하는 단계와; 차광을 위한 다크 톤(dark tone)의 제1 마스크 영역과, 금속배선 형성을 위한 하프 톤(half tone)의 제2 마스크 영역과, 비어 콘택 형성을 위한 클리어 톤(clear tone)의 제3 마스크 영역으로 구성되는 마스크로써 상기 포토레지스 트층을 패터닝하여, 상기 금속배선 및 상기 비어 콘택의 형성을 위한 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴으로 상기 금속층을 패터닝하여, 상기 금속배선과 상기 비어 콘택을 동시에 형성하는 단계로 이루어지는 것이다.
바람직하게, 상기 금속층 상에 네거티브 톤(negative tone)의 포토레지스트 물질을 도포하여 상기 포토레지스트층을 형성할 수 있다.
본 발명에 따르면, 금속배선과 비어 콘택을 하나의 마스크를 사용하여 동시에 형성함으로써, 금속배선과 비어 콘택 간의 미스얼라인이 전혀 발생되지 않는다. 그러한 미스얼라인 문제의 해결로 인해 보다 안정적인 소자 저항 특성을 확보할 수 있다.
또한, 금속배선과 비어 콘택을 단일 공정으로써 동시에 형성할 수 있기 때문에, 공정의 단순화를 실현할 수 있으며 소자 제조 단가를 절감할 수도 있다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 마스크와 그를 이용한 반도체 소자 제조 방법의 바람직한 실시 예를 자세히 설명한다.
본 발명에 따른 반도체 소자에서 금속배선과 비어 콘택(via contact)은 도 3a 또는 3b에 도시된 하나의 마스크를 사용하여 형성한다. 도 3a 또는 3b는 본 발명에 따른 금속배선 및 비어 콘택을 동시에 형성하기 위한 마스크를 나타낸 것으로, 도 3a는 금속배선 및 비어 콘택을 동시에 형성하기 위한 마스크의 기본 구조를 나타낸 것이고, 도 3b는 도 4a 내지 4c에 도시된 공정에서 실질적으로 적용되는 마스크를 나타낸 것이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 마스크는 서로 다른 광 투과율을 갖는 3개의 마스크 영역으로 구분된다. 즉, 0%의 광 투과율을 갖는 차광을 위한 다크 톤(dark tone)의 제1 마스크 영역(120)과, 20 내지 30%의 광 투과율을 갖는 하프 톤(half tone)의 제2 마스크 영역(110)과, 100% 광이 투과되는 클리어 톤(clear tone)의 제3 마스크 영역(100)으로 구성된다.
도 3b에 도시된 본 발명에 따른 마스크도 서로 다른 광 투과율을 갖는 3개의 마스크 영역으로 구분된다. 즉, 0%의 광 투과율을 갖는 차광을 위한 다크 톤(dark tone)의 제1 마스크 영역(120a)과, 20 내지 30%의 광 투과율을 갖는 금속배선 형성을 위한 하프 톤(half tone)의 제2 마스크 영역(110a)과, 100% 광이 투과되며 비어 콘택 형성을 위한 클리어 톤(clear tone)의 제3 마스크 영역(100a)으로 구성된다.
상기에서 제2 마스크 영역(110,110a)은 제1 마스크 영역(120,120a) 내에 배치되며, 제3 마스크 영역(100,100a)은 제2 마스크 영역(110,110a) 내에 배치된다.
한편, 상기에서 제1 및 2 마스크 영역(120,120a와 110,110a)의 구성 물질로 는 크롬(Cr)이 사용될 수 있다. 그러나 제1 마스크 영역(120)은 완전 차광 특성을 가지는 반면 제2 마스크 영역(110,110a)은 20 내지 30%의 투과율을 갖는다.
그리고, 제2 마스크 영역(110,110a)은 위상 반전 마스크 특성일 수 있다.
도 3a 또는 3b에 도시된 하나의 마스크는 도 1a와 1b에 도시된 두 개의 마스크들을 겹쳐놓은 놓은 형상으로써, 본 발명의 하나의 마스크로써 금속배선 및 비어 콘택을 하나의 공정을 통해 동시에 형성한다. 특히 본 발명에서는 별도로 비어 홀을 형성하지 않아도 된다는 이점도 있다.
도 3a 또는 3b에 도시된 마스크를 사용할 시에 광 투과도를 보면, 서로 다른 광 투과율로 인하여 마스크를 통과하는 광의 세기는 비어 콘택이 형성될 부분과 금속배선이 형성될 부분에서 달라진다.
도 4a 내지 4c는 본 발명에 따른 금속배선 및 비어 콘택의 형성 절차를 설명하기 위한 공정 단면도이다.
도 4a에 도시된 바와 같이, 기판(200) 상에 알루미늄이나 구리와 같은 금속층(210)을 증착하고, 그 금속층(210) 상에 네거티브 톤(Negative tone)의 포토레지스트층(220)을 도포한다. 상기 금속층(210)은 금속배선 형성 두께에 비어 콘택 형성 두께까지 포함한 충분한 두께로 형성되어야 한다.
이후에, 도 3b에서 설명된 마스크를 사용한 노광 및 현상 공정을 거쳐 포토레지스트층(220)을 패터닝한다. 그에 따라, 금속배선이 형성될 부분과 비어 콘택이 형성될 부분 간에 단차를 갖는 포토레지스트 패턴(220a)이 형성된다. 본 발명에 따른 마스크를 사용함으로써, 그 마스크를 통과하여 비어 콘택이 형성될 부분에 도달 하는 광의 세기는 금속배선이 형성될 부분에 도달하는 광의 세기보다 크고 포토레지스트 층(220)이 네거티브 톤 특성이므로, 포토레지스트층(220)을 패터닝할 시에 금속배선이 형성될 부분이 광 투과도 비율만큼 더 많이 식각된다.
이후에, 도 4c에 도시된 바와 같이, 금속층(210) 상의 포토레지스트 패턴(220a)을 마스크로 하여 금속층(210)을 식각함으로써, 기판(200) 상에 금속배선과 비어 콘택이 동시에 형성된다. 그리고 사용된 포토레지스트 패턴(220a)을 제거한다. 도 4c에서 보다 두꺼운 가운데 부위가 비어 콘택에 해당하며, 그 비어 콘택 주면에 보다 얇은 부위가 금속배선에 해당한다.
이상에서 설명된 바와 같이 하나의 마스크를 사용하여 충분한 두께의 금속층(210)을 식각함으로써, 금속배선과 비어 콘택의 프로파일을 동시에 얻을 수 있다. 그리고, 종래에는 비어 홀을 금속으로 매립한 후에 평탄화가 요구될 것이나, 본 발명에서는 금속 매립 공정이 필요 없기 때문에 별도의 평탄화 공정이 요구되지 않는다.
이후에, 도시되지는 않았지만 금속배선과 비어 콘택을 포함하는 기판(200) 전면 상에 TEOS(Tetra Etchyl Ortro Silicate)와 같은 절연층을 증착한다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
도 1a는 종래의 금속배선 형성을 위한 위상 반전 마스크
도 1b는 종래의 비어 콘택 형성을 위한 위상 반전 마스크
도 2a 내지 2e는 종래에 금속배선 및 비어 콘택을 형성하는 공정을 나타낸 공정 단면도
도 3a 내지 3b는 본 발명에 따른 금속배선 및 비어 콘택을 동시에 형성하기 위한 마스크.
도 4a 내지 4c는 본 발명에 따른 금속배선 및 비어 콘택의 형성 절차를 설명하기 위한 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
100,100a : 클리어 톤의 제3 마스크 영역
110,110a : 하프 톤의 제2 마스크 영역
120,120a : 다크 톤의 제1 마스크 영역
Claims (6)
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 금속층을 형성하는 단계와;상기 금속층 상에 포토레지스트층을 도포하는 단계와;차광을 위한 다크 톤(dark tone)의 제1 마스크 영역과, 금속배선 형성을 위 한 하프 톤(half tone)의 제2 마스크 영역과, 비어 콘택 형성을 위한 클리어 톤(clear tone)의 제3 마스크 영역으로 구성되는 마스크로써 상기 포토레지스트층을 패터닝하여, 상기 금속배선 및 상기 비어 콘택의 형성을 위한 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴으로 상기 금속층을 패터닝하여, 상기 금속배선과 상기 비어 콘택을 동시에 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 5 항에 있어서, 상기 금속층 상에 네거티브 톤(negative tone)의 포토레지스트 물질을 도포하여 상기 포토레지스트층을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080086370A KR101015526B1 (ko) | 2008-09-02 | 2008-09-02 | 마스크와 그를 이용한 반도체 소자 제조 방법 |
US12/544,043 US8067311B2 (en) | 2008-09-02 | 2009-08-19 | Mask and method for fabricating semiconductor device using the same |
DE102009039571A DE102009039571A1 (de) | 2008-09-02 | 2009-09-01 | Maske und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung derselben |
CN200910171767A CN101666971A (zh) | 2008-09-02 | 2009-09-02 | 掩模及使用掩模来制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080086370A KR101015526B1 (ko) | 2008-09-02 | 2008-09-02 | 마스크와 그를 이용한 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100027444A KR20100027444A (ko) | 2010-03-11 |
KR101015526B1 true KR101015526B1 (ko) | 2011-02-16 |
Family
ID=41694038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080086370A KR101015526B1 (ko) | 2008-09-02 | 2008-09-02 | 마스크와 그를 이용한 반도체 소자 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8067311B2 (ko) |
KR (1) | KR101015526B1 (ko) |
CN (1) | CN101666971A (ko) |
DE (1) | DE102009039571A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100267230A1 (en) * | 2009-04-16 | 2010-10-21 | Anand Chandrashekar | Method for forming tungsten contacts and interconnects with small critical dimensions |
KR102248240B1 (ko) * | 2014-02-11 | 2021-05-06 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020054642A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
KR20030066999A (ko) * | 2002-02-06 | 2003-08-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100252846B1 (ko) * | 1997-12-26 | 2000-05-01 | 김영환 | 반도체소자의 배선 및 그의 제조방법 |
KR101042468B1 (ko) * | 2003-03-31 | 2011-06-16 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 포토마스크 블랭크, 포토마스크, 및 이들의 제조 방법 |
US20050112957A1 (en) * | 2003-11-26 | 2005-05-26 | International Business Machines Corporation | Partial inter-locking metal contact structure for semiconductor devices and method of manufacture |
JP4389953B2 (ja) | 2007-03-22 | 2009-12-24 | セイコーエプソン株式会社 | パターン形成方法 |
KR100889547B1 (ko) * | 2007-10-25 | 2009-03-23 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
US8003522B2 (en) * | 2007-12-19 | 2011-08-23 | Fairchild Semiconductor Corporation | Method for forming trenches with wide upper portion and narrow lower portion |
US8614143B2 (en) * | 2008-12-03 | 2013-12-24 | Texas Instruments Incorporated | Simultaneous via and trench patterning using different etch rates |
-
2008
- 2008-09-02 KR KR1020080086370A patent/KR101015526B1/ko not_active IP Right Cessation
-
2009
- 2009-08-19 US US12/544,043 patent/US8067311B2/en not_active Expired - Fee Related
- 2009-09-01 DE DE102009039571A patent/DE102009039571A1/de not_active Withdrawn
- 2009-09-02 CN CN200910171767A patent/CN101666971A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020054642A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
KR20030066999A (ko) * | 2002-02-06 | 2003-08-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101666971A (zh) | 2010-03-10 |
US8067311B2 (en) | 2011-11-29 |
DE102009039571A1 (de) | 2010-03-25 |
US20100055900A1 (en) | 2010-03-04 |
KR20100027444A (ko) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101015526B1 (ko) | 마스크와 그를 이용한 반도체 소자 제조 방법 | |
KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
KR100752180B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
US6429060B1 (en) | Method for fabricating semiconductor device | |
KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100959457B1 (ko) | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 | |
KR100420414B1 (ko) | 금속 배선 형성 방법 | |
KR100773687B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR19990003882A (ko) | 반도체 장치의 미세 패턴 형성방법 | |
JP2014229756A (ja) | 平坦化方法 | |
KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR20100008173A (ko) | 반도체 장치 제조 방법 | |
TWI483298B (zh) | 畫素結構的製造方法以及導體結構的製造方法 | |
KR20000014553A (ko) | 반도체 장치의 제조 방법 및 이에 사용되는 마스크 | |
KR101010848B1 (ko) | 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선 | |
KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
KR20090120959A (ko) | 반도체 소자의 미세 컨택홀 패턴 형성 방법 | |
KR0139575B1 (ko) | 반도체 소자 제조방법 | |
KR20070063148A (ko) | 반도체 소자의 제조 방법 | |
KR20050098716A (ko) | 반도체 장치의 마스크 정렬 키 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |