KR0184955B1 - 반도체 소자의 금속배선 제조방법 - Google Patents
반도체 소자의 금속배선 제조방법 Download PDFInfo
- Publication number
- KR0184955B1 KR0184955B1 KR1019950052574A KR19950052574A KR0184955B1 KR 0184955 B1 KR0184955 B1 KR 0184955B1 KR 1019950052574 A KR1019950052574 A KR 1019950052574A KR 19950052574 A KR19950052574 A KR 19950052574A KR 0184955 B1 KR0184955 B1 KR 0184955B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- metal wiring
- forming
- tungsten
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 87
- 239000002184 metal Substances 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 41
- 229910052721 tungsten Inorganic materials 0.000 claims description 41
- 239000010937 tungsten Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 27
- 229910000838 Al alloy Inorganic materials 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 230000003313 weakening effect Effects 0.000 claims description 6
- 210000001747 pupil Anatomy 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 노광장비의 노광 한계보다 작은 미세한 콘택홀 패턴을 형성하여 금속배선을 제조하는 반도체 소자의 금속배선 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 제1절연막, 제1금속배선, 제2절연막, 질화막, 제3절연막을 형성하고, 제3절연막의 소정 부분에 제1콘택홀을 형성한 다음, 제1콘택홀을 포함한 제3절연막 전면에 감광막 마스크를 형성하여 노출된 부분을 비등방성 식각하여 초미세 패턴의 콘택홀을 형성한다. 이 후, 콘택홀 부분을 포함한 전면에 제2금속배선막을 증착하여 패턴을 형성시키는 것을 특징으로 한다.
Description
제1도는 종래의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.
제2도는 제1도에서 A-A선을 따라 절단한 단면도.
제3도는 본 발명의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.
제4도는 제3도의 B-B선을 따라 절단한 단면도로서, 실시예 1의 공정 흐름도.
제5도는 제3도의 B-B선을 따라 절단한 단면도로서, 실시예 2의 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제1절연막
13 : 제1금속배선 14 : 제2절연막
15 : 질화막 16 : 제3절연막
17,17' : 콘택홀 18 : 감광막 마스크
19,19' : 장벽 금속막 20,20' : 블랭킷 텅스텐막
21,21' : 알루미늄 합금막 및 반사방지막 22 : 텅스텐 플러그
23 : 제2금속배선막
본 발명은 반도체 장치의 금속배선 제조 방법에 관한 것으로서, 특히 노광장비의 노광 한계보다 작은 미세한 콘택홀 패턴을 형성하여 금속배선을 형성하는 반도체 소자의 금속배선 제조방법에 관한 것이다.
반도체 장치가 고집적화 되어감에 따라 패턴에 대한 초미세화 및 임계치수의 고정밀화가 필수적으로 요구되고 있으며, 이에 따라 콘택홀을 제조하기 위해서도 초미세 패턴의 형성방법이 필요하게 되었다.
일반적으로 반도체 장치를 제조함에 있어서, 감광막 패턴을 마스크로 하여 하부층을 식각하는 사진식각(photolighography) 공정을 이용하게 되는데, 종래의 사진식각 공정에 의한 콘택홀 형성방법을 제1도 및 제2도를 참조하여 설명한다.
첨부한 도면 제1도는 종래의 실시예에 따른 반도체 장치의 금속 배선이 형성한 상태에서의 평면도이며, 제2도는 제1도의 A-A선을 따라 절단된 단면도로서, 상기한 구성은 하기의 과정에 의하여 형성된다.
반도체 기판(1)의 상부에 소정의 절연막(2)이 형성된 상태에서, 제1금속배선(3)을 형성한다. 그 상부에 소정 두께의 절연용 산화막(4)을 증착하여 적층하고, 감광막 마스크를 사용한 비등방성 식각법에 의하여 임계치수가 B인 콘택홀(5)을 형성한다. 상기 콘택홀(5)에 금속을 매립하여 금속 플러그를 형성한 상태에서 2 금속배선(6)을 형성한다.
이와 같은 종래의 금속배선 형성에 있어서, 콘택홀의 형성은 노광시 빛의 회절 특성으로 인하여 공정의 수행 능력에 한계를 드러내게 되며, 사진식각 공정으로 형성할 수 있는 패턴의 한계, 즉 해상도는 감광막 패턴 형성시 중요한 변수로 작용한다. 상기 해상도는 다음의 레일레이 식(Rayleigh's equation)에 의해 결정된다.
여기서, R은 해상도를,는 노광 파장을, NA는 노광 장치의 렌즈 개구수를 각각 의미하며, k는 공정 관련 상수로서 공정의 수행 능력에 따라 변하는 값이지만, 양산 단계에서는 약 0.7정도이다. 또한 양산 단계에서 주로 사용되는 광원인 I선은 파장이 약 0.356이고, G선은 약 0.436이며, 렌즈의 개구부의 수가 0.5인 경우에 상기 식에 각각의 변수를 대입하면, 패턴의 해상 한계는 약 0.5 내지 0.6정도가 된다.
현재 반도체 장치의 제조 공정은 유효 채널 길이가 0.35이내로 감소하는 추세인데, 이러한 경향으로 볼때, 콘택홀의 임계치수 또한 더욱 작아지리라고 예상할 수 있으며, 종래의 감광막 패턴보다는 해상도가 더 높은 초미세 콘택홀의 형성방법이 반드시 필요하게 된다.
상기한 콘택홀이나 유효채널 길이의 감소와 같은 소자의 집적화와 병행하여 사진식각 장비의 고도화가 이루어져야 하지만, 이는 투자비용을 급격히 증가시키는 문제점을 야기시킨다.
따라서, 본 발명의 목적은 기존의 노광장비를 이용한 사진식각공정을 사용하여 감광막 패턴의 임계치수보다 작은 초 미세 패턴의 콘택홀을 형성하므로써 상기한 문제점을 해결할 수 있는 반도체 소자의 금속배선 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계, 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 제2절연막 위에 소정두께의 질화막을 증착하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계, 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 소정 두께의 알루미늄 합금막을 증착하는 단계; 상기 알루미늄 함금막 위에 패턴 형성을 위한 감광막의 노광시 반사를 방지하기 위한 반사방지막을 증착하는 단계; 상기 반사방지막 위에 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각 장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 반사방지막, 알루미늄 합금막, 블랭킷 텅스텐막을 식각하므로써 제2금속배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 또 다른 본 발명의 금속배선 제조방법은 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 감광막 마스크를 제거하고, 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐 막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하여 텅스텐 플러그를 형성하는 단계; 전면에 상기 텅스텐 플러그와 전기적으로 연결되는 제2금속배선막을 형성하는 단계; 상기 제2금속배선막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
첨부된 도면 제3도는 본 발명의 실시예에 따른 금속배선막의 연결 상태를 보여주는 평면도이고, 제4도는 제3도의 B-B선을 따라 절단한 단면도로서, 본 발명의 실시예 1에 따른 공정 흐름도이며, 제5도는 제3도의 B-B선을 따라 절단한 단면도로서, 본 발명의 실시예 2에 따른 공정 흐름도이다.
먼저, 제4도를 참조하여 본 발명의 실시예 1을 설명한다.
제4(a)도에 도시한 것과 같이, 반도체 기판(11) 상부에 소정의 제1절연막(12)을 형성한 상태에서 상기 제1절연막(12) 상에 제1금속막을 소정 두께만큼 증착하고 감광막 마스크를 형성한 다음, 노출된 부분을 식각하여 제1금속배선(13)을 형성한다. 이 후, 상기 제1금속배선(13)을 포함한 제1절연막(12) 전면에 제2절연막(14)을 소정 두께만큼 형성한다. 이 후, 상기 제2절연막(14) 위에 300 내지 700두께의 질화막(15)을 전면에 증착한 다음, 상기 질화막(15)의 전면에 제3절연막(16)을 소정 두께로 증착한다. 제1금속배선(13)의 상부에 위치하는, 상기 제3절연막(15)의 소정 부분에 B의 폭을 갖는 콘택홀을 감광막 마스크를 사용하여 사진식각법에 의하여 형성한다. 이 때의 식각방법은 비등방성 식각법을 이용하여 하부의 질화막(15)이 노출될 때까지 행한다. 상기 사진식각공정에서 사용된 감광막 패턴의 임계치수는 B이고, 상기 제1, 제2, 제3절연막(12,14,16)은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것이 바람직하다.
다음으로, 제4(b)도와 같이, 상기 제1콘택홀(17)을 포함한 제3절연막(15) 전면에 감광막을 소정 두께로 도포한 다음, 상기 콘택홀의 일부를 포함한 제3절연막 상의 소정 부분을 노출시키는 감광막 마스크(18)를 형성한다. 이 경우, 역시 감광막 패턴의 임계치수는 B이다.
이 후, 상기 감광막 마스크(18)를 식각장벽으로 하여 노출된 제3절연막(16), 질화막(15), 그 하부의 제2질화막(14)을 제1금속배선이 드러날 때까지 비등방성 식각(anisotropy etch)한다. 여기서 비등방성 식각을 하는 것은 본 발명의 주요한 착안점으로서, 비등방성 식각에 의하여 제1콘택홀 바닥부분에서의 식각이 진행되는 것과 동시에 노출된 질화막 표면부분에서의 식각이 동일한 율로서 진행되므로, 제4(c)도와 같은 임계치수보다 작은 초미세 패턴의 제2콘택홀(17')을 형성할 수 있게 된다.
다음으로, 제4(d)도와 같이, 상기 제2콘택홀(17')을 포함한 전면에 TiN의 장벽 금속막(19)을 300 내지 900의 두께 범위로 증착하는데, 이 막은 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공(void)의 생성을 방지하는 역할을 한다. 상기 장벽 금속막(19) 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막(20)을 상기 제2콘택홀(17')을 매립할 정도로 5,000 내지 7,000의 두께만큼 증착한다. 상기 블랭킷 텅스텐 막(20) 위에 5,000 내지 10,000두께의 알루미늄 합금막 및 TiN의 적층막(21)을 증착한다.
다음으로, 알루미늄 합금막 및 TiN의 적층막 위에 감광막 마스크(미도시)를 형성하고, 상기 감광막 마스크를 식각장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 식각하므로써 제4(e)도와 같은 제2금속배선막(21',20',19')을 형성한다. 상기 금속배선막의 식각단계에서 알루미늄 합금막 및 TiN막의 적층막(21)의 경우, Cl2, BCl3개스를 공급하여 식각하고, 블랭킷 텅스텐막(20)과 장벽 금속막(19)의 경우, SF6개스를 공급하여 식각하는 것이 바람직하다.
한편, 첨부한 도면 제5도를 참조하여 본 발명의 실시예 2를 설명하면 다음과 같다.
실시예 2의 경우, 초미세 콘택홀(17')을 형성하는 제5(c)도까지의 공정은 실시예 1과 동일하므로 여기서의 설명은 생략한다. 아울러, 실시예 1과 동일한 구성요소는 동일 부호를 사용하였다.
제5(c)도와 같이 초미세 제2콘택홀(17')을 형성한 다음, 감광막 마스크를 제거하고, 제5(d)도와 같이, 제2콘택홀(17')을 포함한 전면에 장벽 금속막(19)을 300 내지 900의 두께 범위로 증착한다. 이 장벽 금속막(19)은 제2콘택홀(17')을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하기 위한 것이다.
이 후, 상기 장벽 금속막(19) 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 5,000 내지 7,000의 두께로 증착한 다음, 상기 블랭킷 텅스텐막 위에 콘택홀 부분만을 덮는 감광막 마스크(미도시)를 형성한다. 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하여 텅스텐 플러그(22)를 형성하고, 전면에 상기 텅스텐 플러그(22)와 전기적으로 연결되는 제2금속배선막(23)을 증착하고 패턴을 형성하므로써, 제2금속배선의 제조를 완료시킨다.
상기 실시예 2에서는 설명의 편의를 위해서 생략하였지만, 제1, 제2절연막(12,14)은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 금속배선 제조방법은 반도체 소자의 고집적화와 병행하여 노광장비를 교체할 필요없이, 기존의 노광장비로서, 초미세 콘택홀 패턴의 형성을 가능하게 하므로, 장비 사용의 극대화 및 이에 따른 제조비용을 감소시키는 효과를 제공한다.
여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (15)
- 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 제2절연막 위에 소정두께의 질화막을 증착하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 소정 두께의 알루미늄 합금막을 증착하는 단계; 상기 알루미늄 함금막 위에 패턴 형성을 위한 감광막의 노광시 반사를 방지하기 위한 반사방지막을 증착하는 단계; 상기 반사방지막 위에 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각 장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 반사방지막, 알루미늄 합금막, 블랭킷 텅스텐막을 식각하므로써 제2금속배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 제1, 제2, 제3절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 질화막은 두께는 300 내지 700범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제4항에 있어서, 상기 TiN은 300 내지 900의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 알루미늄 합금막 및 반사방지막의 두께는 5,000 내지 10,000범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 제2금속배선막의 식각단계에서 알루미늄 합금막 및 반사방지막의 경우, Cl2, BCl3개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 상기 제2금속배선막의 식각단계에서 텅스텐막과 장벽 금속막의 경우, SF6개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 감광막 마스크를 제거하고, 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐 막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하여 텅스텐 플러그를 형성하는 단계; 전면에 상기 텅스텐 플러그와 전기적으로 연결되는 제2금속배선막을 형성하는 단계; 상기 제2금속배선막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제10항에 있어서, 상기 제1, 제2, 제3절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제10항에 있어서, 상기 질화막의 두께는 300 내지 700범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제10항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제13항에 있어서, 상기 TiN은 300 내지 900의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제10항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000의 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052574A KR0184955B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 금속배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052574A KR0184955B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 금속배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052310A KR970052310A (ko) | 1997-07-29 |
| KR0184955B1 true KR0184955B1 (ko) | 1999-10-01 |
Family
ID=19441750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052574A KR0184955B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 금속배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184955B1 (ko) |
-
1995
- 1995-12-20 KR KR1019950052574A patent/KR0184955B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052310A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5972569A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US6156485A (en) | Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology | |
| EP0697723A2 (en) | A process for metallization of an insulator layer | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US6764944B2 (en) | Method for forming metal wire interconnection in semiconductor devices using dual damascene process | |
| US5648298A (en) | Methods for forming a contact in a semiconductor device | |
| KR0172255B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100197124B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100548548B1 (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| US7241684B2 (en) | Method of forming metal wiring of semiconductor device | |
| KR0184954B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100197123B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| KR0179560B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0184953B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| KR20030049571A (ko) | 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법 | |
| KR0124633B1 (ko) | 아이엠디(imd)를 이용한 메탈패턴 형성방법 | |
| KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |