KR970052310A - 반도체 소자의 금속배선 제조방법 - Google Patents

반도체 소자의 금속배선 제조방법 Download PDF

Info

Publication number
KR970052310A
KR970052310A KR1019950052574A KR19950052574A KR970052310A KR 970052310 A KR970052310 A KR 970052310A KR 1019950052574 A KR1019950052574 A KR 1019950052574A KR 19950052574 A KR19950052574 A KR 19950052574A KR 970052310 A KR970052310 A KR 970052310A
Authority
KR
South Korea
Prior art keywords
film
contact hole
forming
metal wiring
tungsten
Prior art date
Application number
KR1019950052574A
Other languages
English (en)
Other versions
KR0184955B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950052574A priority Critical patent/KR0184955B1/ko
Publication of KR970052310A publication Critical patent/KR970052310A/ko
Application granted granted Critical
Publication of KR0184955B1 publication Critical patent/KR0184955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 노광장비의 노광 한계보다 작은 미세한 콘택홀 패턴을 형성하여 금속배선을 제조하는 반도체 소자의 금속배선 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 제1절연막, 제1금속배선, 제2절연막, 질화막, 제3절연막을 형성하고, 제3절연막의 소정 부분에 제1콘택홀을 형성한 다음, 제1콘택홀을 포함한 제3절연막 전면에 감광막 마스크를 형성하여 노출된 부분을 비등방성 식각하여 초미세 패턴의 콘택홀을 형성한다. 이 후, 콘택홀 부분을 포함한 전면에 제2금속배선막을 증착하여 패턴을 형성시키는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.
제4도는 제3도의 B-B선을 따라 절단한 단면도로서, 실시예 1의 공정 흐름도.

Claims (15)

  1. 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 제2절연막 위에 소정두께의 질화막을 전면에 증착하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 소정 두께의 알루미늄 합금막을 증착하는 단계; 상기 알루미늄 함금막 위에 패턴 형성을 위한 감광막의 노광시 반사를 방지하기 위한 반사방지막을 증착하는 단계; 상기 반사방지막 위에 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각 장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 반사방지막, 알루미늄 합금막, 블랭킷 텅스텐막을 식각하므로써 제2금속배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  2. 제1항에 있어서, 상기 제1, 제2, 제3절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  3. 제1항에 있어서, 상기 질화막은 두께는 300 내지 700범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  4. 제1항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  5. 제4항에 있어서, 상기 TiN은 300 내지 900의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  6. 제1항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  7. 제1항에 있어서, 상기 알루미늄 합금막 및 반사방지막의 두께는 5,000 내지 10,000범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  8. 제1항에 있어서, 상기 제2금속배선막의 식각단계에서 알루미늄 합금막 및 반사방지막의 경우, Cl2, BCl3개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  9. 제1항에 있어서, 상기 제2금속배선막의 식각단계에서 텅스텐막과 장벽 금속막의 경우, SF6개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  10. 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 질화막의 전면에 제3절연막을 소정 두께로 증착하는 단계; 상기 제3절연막의 소정 부분에 제1콘택홀을 형성하는 단계; 상기 제1콘택홀을 포함한 제2절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1콘택홀의 일부를 포함한 제2절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제3절연막과, 그 하부의 질화막 제2절연막을 제1금속배선이 드러날 때까지 비등방성 식각하여 제2콘택홀을 형성하는 단계; 감광막 마스크를 제거하고, 상기 제2콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐 막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하여 텅스텐 플러그를 형성하는 단계; 전면에 상기 텅스텐 플러그와 전기적으로 연결되는 제2금속배선막을 형성하는 단계; 상기 제2금속배선막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  11. 제10항에 있어서, 상기 제1, 제2, 제3절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  12. 제10항에 있어서, 상기 질화막의 두께는 300 내지 700범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  13. 제10항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  14. 제13항에 있어서, 상기 TiN은 300 내지 900의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  15. 제10항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000의 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052574A 1995-12-20 1995-12-20 반도체 소자의 금속배선 제조방법 KR0184955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052574A KR0184955B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 금속배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052574A KR0184955B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 금속배선 제조방법

Publications (2)

Publication Number Publication Date
KR970052310A true KR970052310A (ko) 1997-07-29
KR0184955B1 KR0184955B1 (ko) 1999-10-01

Family

ID=19441750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052574A KR0184955B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 금속배선 제조방법

Country Status (1)

Country Link
KR (1) KR0184955B1 (ko)

Also Published As

Publication number Publication date
KR0184955B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
KR970018091A (ko) 반도체장치 및 그 제조방법
KR100187666B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH10189592A (ja) 半導体装置の製造方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR970052310A (ko) 반도체 소자의 금속배선 제조방법
US5872055A (en) Method for fabricating polysilicon conducting wires
KR970052352A (ko) 반도체 소자의 금속배선 제조방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH05299397A (ja) 金属プラグの形成方法
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100568794B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR970052308A (ko) 반도체 소자의 금속배선 제조방법
KR0140483B1 (ko) 반도체소자의 금속배선 제조방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100777365B1 (ko) 금속배선 형성 방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR970052960A (ko) 반도체 소자의 금속배선 제조방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100316525B1 (ko) 반도체소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee