KR100316525B1 - 반도체소자의 비트라인 형성방법 - Google Patents
반도체소자의 비트라인 형성방법 Download PDFInfo
- Publication number
- KR100316525B1 KR100316525B1 KR1019990022029A KR19990022029A KR100316525B1 KR 100316525 B1 KR100316525 B1 KR 100316525B1 KR 1019990022029 A KR1019990022029 A KR 1019990022029A KR 19990022029 A KR19990022029 A KR 19990022029A KR 100316525 B1 KR100316525 B1 KR 100316525B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- plug
- insulating film
- bit line
- tungsten
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 43
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- 239000010937 tungsten Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B9/00—Enclosing successive articles, or quantities of material, e.g. liquids or semiliquids, in flat, folded, or tubular webs of flexible sheet material; Subdividing filled flexible tubes to form packages
- B65B9/02—Enclosing successive articles, or quantities of material between opposed webs
- B65B9/023—Packaging fluent material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B51/00—Devices for, or methods of, sealing or securing package folds or closures; Devices for gathering or twisting wrappers, or necks of bags
- B65B51/10—Applying or generating heat or pressure or combinations thereof
- B65B51/16—Applying or generating heat or pressure or combinations thereof by rotary members
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B61/00—Auxiliary devices, not otherwise provided for, for operating on sheets, blanks, webs, binding material, containers or packages
- B65B61/04—Auxiliary devices, not otherwise provided for, for operating on sheets, blanks, webs, binding material, containers or packages for severing webs, or for separating joined packages
- B65B61/06—Auxiliary devices, not otherwise provided for, for operating on sheets, blanks, webs, binding material, containers or packages for severing webs, or for separating joined packages by cutting
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61J—CONTAINERS SPECIALLY ADAPTED FOR MEDICAL OR PHARMACEUTICAL PURPOSES; DEVICES OR METHODS SPECIALLY ADAPTED FOR BRINGING PHARMACEUTICAL PRODUCTS INTO PARTICULAR PHYSICAL OR ADMINISTERING FORMS; DEVICES FOR ADMINISTERING FOOD OR MEDICINES ORALLY; BABY COMFORTERS; DEVICES FOR RECEIVING SPITTLE
- A61J3/00—Devices or methods specially adapted for bringing pharmaceutical products into particular physical or administering forms
- A61J3/02—Devices or methods specially adapted for bringing pharmaceutical products into particular physical or administering forms into the form of powders
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 종래에는 비트라인의 형성을 위한 사진식각공정에서 오정렬에 의한 마진을 고려하여 텅스텐 플러그를 형성하더라도 오정렬이 발생하였을때, 텅스텐 플러그가 손상되는 문제점이 있었다. 따라서, 본 발명은 반도체기판의 상부에 제1절연막을 형성한 다음 일부를 식각하고, 도전성 물질을 채워 넣어 제1플러그를 형성하는 공정과; 상기 제1플러그가 형성된 제1절연막의 상부에 제2절연막을 형성하고, 제1플러그가 노출되도록 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 노출된 제1플러그 및 제2절연막의 상부전면에 배리어 금속층과 텅스텐 배선을 콘택홀이 채워지지 않도록 형성한 후, 텅스텐 배선의 상부에 상기 콘택홀이 채워지도록 상부 배리어층을 형성하는 공정과; 상기 상부 배리어층을 에치-백한 다음 텅스텐 배선의 상부에 감광막을 도포하고, 노광 및 현상하여 감광막 패턴을 형성한 후, 이를 적용하여 텅스텐 배선 및 배리어 금속층을 식각하는 공정으로 이루어지는 반도체소자의 비트라인 형성방법을 통해 텅스텐 플러그의 형성공정을 생략할 수 있게 되어 공정 단순화 및 제조비용을 절감할 수 있는 효과가 있으며, 비트라인의 오정렬에 따른 하부막 손상을 방지할 수 있게 되어 비트라인의 신뢰성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 특히 비트라인의 형성을 위한 사진식각공정에서 오정렬(mis-align)에 대한 마진(margin)을 고려하여 형성하는 텅스텐 플러그를 생략하고도 비트라인의 오정렬에 따른 하부막의 손상을 방지하기에 적당하도록 한 반도체소자의 비트라인 형성방법에 관한 것이다.
종래 반도체소자의 비트라인 형성방법을 첨부한 도1a 내지 도1e의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1)의 상부에 절연막(2)을 증착하고, 사진식각공정을 통해 절연막(2)의 일부를 식각한 다음 폴리실리콘을 식각된 영역에 채워 넣어 폴리실리콘 플러그(3)을 형성한다. 이때, 폴리실리콘 플러그(3)는 폴리실리콘을 절연막(2)의 상부까지 형성한 다음 에치-백(etch-back) 또는 화학기계적 연마를 통해 평탄화하여 형성하기 때문에 절연막(2)과의 단차가 형성된다.
그리고, 도1b에 도시한 바와같이 상기 폴리실리콘 플러그(3)가 형성된 절연막(2)의 상부전면에 절연막(4)을 증착하고, 사진식각공정을 통해 폴리실리콘 플러그(3)가 노출되도록 절연막(4)의 일부를 식각하여 콘택홀(5)을 형성한다.
그리고, 도1c에 도시한 바와같이 상기 콘택홀(5)을 통해 노출된 폴리실리콘 플러그(3) 및 절연막(4)의 상부전면에 배리어 금속층(6)을 형성한 다음 텅스텐을 콘택홀(5)에 채워 넣어 텅스텐 플러그(7)를 형성한다. 이때, 배리어 금속층(6)은 텅스텐의 접착력을 향상시키기 위하여 형성하며, 텅스텐 플러그(7)는 상기 폴리실리콘 플러그(3)와 동일하게 텅스텐을 형성한 다음 에치-백 또는 화학기계적 연마를 통해 평탄화하여 형성하기 때문에 배리어 금속층(6)과의 단차가 형성되며, 이와같이 텅스텐 플러그(7)를 미리 형성하는 이유는 비트라인의 형성을 위한 사진식각공정에서 오정렬을 고려하여 이에 대한 마진을 확보하기 위해서이다.
그리고, 도1d에 도시한 바와같이 상기 배리어 금속층(6) 및 텅스텐 플러그(7)의 상부에 텅스텐 배선(8)을 형성한다.
그리고, 도1e에 도시한 바와같이 상기 텅스텐 배선(8)의 상부에 감광막(PR1)을 도포하고, 노광 및 현상하여 비트라인의 형성을 위한 감광막(PR1) 패턴을 형성한 다음 이를 적용하여 텅스텐 배선(8)과 배리어 금속층(6)을 식각한다. 이때, 감광막(PR1) 패턴은 오정렬이 발생한 것을 나타낸 것으로, 상기 텅스텐 플러그(7)를 형성하여 마진을 확보하였지만, 텅스텐 플러그(7)의 손상이 발생함을 알 수 있다.
상술한 바와같이 종래 반도체소자의 비트라인 형성방법은 비트라인의 형성을 위한 사진식각공정에서 오정렬에 의한 마진을 고려하여 텅스텐 플러그를 형성하더라도 오정렬이 발생하였을때, 텅스텐 플러그가 손상되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 비트라인의 형성을 위한 사진식각공정에서 오정렬에 대한 마진을 고려하여 형성하는 텅스텐 플러그를 생략하고도 비트라인의 오정렬에 따른 하부막 손상을 방지할 수 있는 반도체소자의 비트라인 형성방법을 제공하는데 있다.
도1a 내지 도1e는 종래 반도체소자의 비트라인 형성방법을 보인 수순단면도.
도2a 내지 도2e는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12,14:절연막
13:폴리실리콘 플러그 15:콘택홀
16:배리어 금속층 17:텅스텐 배선
18:상부 배리어층 PR11:감광막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 비트라인 형성방법은 반도체기판의 상부에 제1절연막을 형성한 다음 일부를 식각하고, 도전성 물질을 채워 넣어 제1플러그를 형성하는 공정과; 상기 제1플러그가 형성된 제1절연막의 상부에 제2절연막을 형성하고, 제1플러그가 노출되도록 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 노출된 제1플러그 및 제2절연막의 상부전면에 배리어 금속층과 텅스텐 배선을 콘택홀이 채워지지 않도록 형성한 후, 텅스텐 배선의 상부에 상기 콘택홀이 채워지도록 상부 배리어층을 형성하는 공정과; 상기 상부 배리어층의 상부에 감광막을 도포하고, 노광 및 현상하여 감광막 패턴을 형성한 후, 이를 적용하여 상부 배리어층을 식각한 다음 텅스텐 배선 및 배리어 금속층을 식각하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 비트라인 형성방법을 도2a 내지 도2e의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부에 절연막(12)을 증착하고, 사진식각공정을 통해 절연막(12)의 일부를 식각한 다음 도전성 물질로 예를 들어 폴리실리콘을 식각된 영역에 채워 넣어 폴리실리콘 플러그(13)을 형성한다. 이때, 폴리실리콘 플러그(13)는 폴리실리콘을 절연막(12)의 상부까지 형성한 다음 에치-백 또는 화학기계적 연마를 통해 평탄화하여 형성하기 때문에 절연막(12)과의 단차가 형성된다.
그리고, 도2b에 도시한 바와같이 상기 폴리실리콘 플러그(13)가 형성된 절연막(12)의 상부전면에 절연막(14)을 증착하고, 사진식각공정을 통해 폴리실리콘 플러그(13)가 노출되도록 절연막(14)의 일부를 식각하여 콘택홀(15)을 형성한다.
그리고, 도2c에 도시한 바와같이 상기 콘택홀(15)을 통해 노출된 폴리실리콘 플러그(13) 및 절연막(14)의 상부전면에 배리어 금속층(16)과 텅스텐 배선(17)을 콘택홀(15)이 채워지지 않도록 형성한 다음 텅스텐 배선(17)의 상부에 콘택홀(15)이 채워지도록 상부 배리어층(18)을 형성한다. 이때, 상부 배리어층(18)은 텅스텐 배선(17)과의 식각선택비를 갖는 물질로 예를 들어 TiN, WNx 또는 산화막등을 증착하여 형성하는 것이 바람직하다.
그리고, 도2d에 도시한 바와같이 상기 상부 배리어층(18)을 에치-백한 후, 상기 텅스텐 배선(17)의 상부에 감광막(PR11)을 도포하고, 노광 및 현상하여 비트라인의 형성을 위한 감광막(PR11) 패턴을 형성한다.
그리고, 도2e에 도시한 바와같이 상기 감광막(PR11) 패턴을 적용하여 텅스텐 배선(17)과 배리어 금속층(16)을 식각한다. 이때, 종래와 동일하게 감광막(PR11) 패턴은 오정렬이 발생한 것을 나타낸 것으로, 텅스텐 배선(17)과 식각선택비를 갖는 상부 배리어층(18)을 형성함에 따라 오정렬에 의해 텅스텐 배선(17)이 손상되는 것을 방지할 수 있다.
한편, 상기 상부 배리어층(18)을 에치-백하지 않고, 상부 배리어층(18)의 상부에 감광막(PR11) 패턴을 형성한 다음 이를 적용하여 상부 배리어층(18)을 식각하고, 계속해서 텅스텐 배선(17)과 배리어 금속층(16)을 식각할 수 있다.
상기한 바와같은 본 발명에 의한 반도체소자의 비트라인 형성방법은 텅스텐 플러그의 형성공정을 생략할 수 있게 되어 공정 단순화 및 제조비용을 절감할 수 있는 효과가 있으며, 비트라인의 오정렬에 따른 하부막 손상을 방지할 수 있게 되어 비트라인의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 반도체기판의 상부에 제1절연막을 형성한 다음 일부를 식각하고, 도전성 물질을 채워 넣어 제1플러그를 형성하는 공정과; 상기 제1플러그가 형성된 제1절연막의 상부에 제2절연막을 형성하고, 제1플러그가 노출되도록 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 노출된 제1플러그 및 제2절연막의 상부전면에 배리어 금속층과 텅스텐 배선을 콘택홀이 채워지지 않도록 형성한 후, 텅스텐 배선의 상부에 상기 콘택홀이 채워지도록 상부 배리어층을 형성하는 공정과; 상기 상부 배리어층을 에치-백한 다음 텅스텐 배선의 상부에 감광막을 도포하고, 노광 및 현상하여 감광막 패턴을 형성한 후, 이를 적용하여 텅스텐 배선 및 배리어 금속층을 식각하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
- 제 1 항에 있어서, 상기 상부 배리어층은 텅스텐 배선과의 식각선택비를 갖는 물질을 증착하여 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 상부 배리어층은 TiN, WNx 또는 산화막중에 선택된 하나의 재료를 증착하여 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
- 반도체기판의 상부에 제1절연막을 형성한 다음 일부를 식각하고, 도전성 물질을 채워 넣어 제1플러그를 형성하는 공정과; 상기 제1플러그가 형성된 제1절연막의 상부에 제2절연막을 형성하고, 제1플러그가 노출되도록 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 노출된 제1플러그 및 제2절연막의 상부전면에 배리어 금속층과 텅스텐 배선을 콘택홀이 채워지지 않도록 형성한 후, 텅스텐 배선의 상부에 상기 콘택홀이 채워지도록 상부 배리어층을 형성하는 공정과; 상기 상부 배리어층의 상부에 감광막을 도포하고, 노광 및 현상하여 감광막 패턴을 형성하고, 이를 적용하여 상부 배리어층, 텅스텐 배선 및 배리어 금속층을 식각하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022029A KR100316525B1 (ko) | 1999-06-14 | 1999-06-14 | 반도체소자의 비트라인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022029A KR100316525B1 (ko) | 1999-06-14 | 1999-06-14 | 반도체소자의 비트라인 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002289A KR20010002289A (ko) | 2001-01-15 |
| KR100316525B1 true KR100316525B1 (ko) | 2001-12-12 |
Family
ID=19592049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022029A KR100316525B1 (ko) | 1999-06-14 | 1999-06-14 | 반도체소자의 비트라인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316525B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152445A (ja) * | 1991-11-29 | 1993-06-18 | Fujitsu Ltd | 多層配線およびその形成方法 |
| JPH08203899A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
| KR19990006062A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 비트라인 및 그 제조방법 |
-
1999
- 1999-06-14 KR KR1019990022029A patent/KR100316525B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152445A (ja) * | 1991-11-29 | 1993-06-18 | Fujitsu Ltd | 多層配線およびその形成方法 |
| JPH08203899A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
| KR19990006062A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 비트라인 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002289A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100316525B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100325600B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR20020074551A (ko) | 반도체 장치의 배선 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR0168120B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100447970B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20010058679A (ko) | 자기정합 콘택을 갖는 반도체 메모리장치의 제조방법 | |
| KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100315028B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100327581B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100564803B1 (ko) | 비아 플러그 형성 방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000174117A (ja) | 半導体装置の製造方法 | |
| KR20030044414A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010048964A (ko) | 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법 | |
| KR20000050330A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR20030018746A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |