KR970052960A - 반도체 소자의 금속배선 제조방법 - Google Patents

반도체 소자의 금속배선 제조방법 Download PDF

Info

Publication number
KR970052960A
KR970052960A KR1019950069509A KR19950069509A KR970052960A KR 970052960 A KR970052960 A KR 970052960A KR 1019950069509 A KR1019950069509 A KR 1019950069509A KR 19950069509 A KR19950069509 A KR 19950069509A KR 970052960 A KR970052960 A KR 970052960A
Authority
KR
South Korea
Prior art keywords
film
aluminum alloy
pattern
forming
tungsten
Prior art date
Application number
KR1019950069509A
Other languages
English (en)
Other versions
KR0179564B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069509A priority Critical patent/KR0179564B1/ko
Publication of KR970052960A publication Critical patent/KR970052960A/ko
Application granted granted Critical
Publication of KR0179564B1 publication Critical patent/KR0179564B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 노광장비의 노광 한계보다 작은 미세한 콘텍홈 패턴을 형성하여 금속배선을 제조하는 반도체 소자의 금속배선 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 제1절연막과, 제1금속배선, 제2절연막, 질화막을 형성하고, 질화막의 소정 부분에 알루미늄 합금막 패턴을 형성한 다음, 알루미늄 합금막 패턴의 노출된 부분을 덮는 텅스텐막 패턴을 형성한다. 이 후, 텅스텐막 패턴의 사이에 노출된 질화막과 절연막을 제1금속배선이 노출될때까지 비등방성 식각한 다음, 텅스텐을 매립하여 텅스텐 플러그를 형성한다. 다음으로 텅스텐 플러그와 전기적으로 접촉하는 제2금속배선을 형성하는 것을 특징으로한다.

Description

반도체 소자의 금속배선 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.

Claims (23)

  1. 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 세1금속배선을 포함한 1절연막 전면에 제2절연막을 형성하는 단계; 상기 제2절연막 위에 소정 두께의 질화막을 증착하는 단계, 상기 질화막 위의 소정 부분에 알루미늄 합금막을 소정 두께로 증착한 다음 패턴을 형성하는 단계; 상기 알루미륨 합금막 패턴의 노출된 부분을 소정 두께로 덮는 텅스텐막을 형성하는 단계; 상기 텅스텐막 패턴 사이의 노출된 질화막과 제2절연막을 제1금속배선막의 표면이 노출될 때까지 비등방성 식각하여 콕택홀을 형성하는 단계; 상기 콘택홀을 포함한 전면에, 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 증착된 텅스텐 막을 알루미늄 합금막 패턴의 표면이 드러날 때까지 비등방성 블랭킷 식각하여 콘택홀만을 매립하는 플러그를 형성하는 단계; 전면에 알루미늄 합금막 및 TiN막의 적층막을 소정 두께만큼 증착하는 단계; 소정의 감광막 마스크 패턴을 형성하여 알루미늄합금막 및 TiN막의 적층막과 알루미늄 합금막 패턴을 동시에 식각하여 제2금속배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  2. 제1항에 있어서, 상기 제1, 제2절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  3. 제1항에 있어서, 상기 질화막의 두께는 300 내지 500Å범위인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 알루미늄 합금막 패턴의 두께는 500 내지 1,000Å범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  5. 제1항에 있어서, 상기 텅스텐막 패턴의 두께는 1,000 내지 3,000Å의 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  6. 제1항에 있어서, 상기 블랭킷 텅스텐막의 두께는 5,000 내지 8,000Å의 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  7. 제1항에 있어서, 상기 텅스텐막 패턴 및 블랭킷 텅스텐 막의 식각을 위한 공급개스는 SF6인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  8. 제1항에 있어서, 상기 알루미늄 합금막 및 TiN의 적층막의 두께는 5,000 내지 10,000Å범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  9. 제1항에 있어서, 상기 알루미늄 합금막 및 TiN의 적층막은 스퍼터링법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  10. 제1항에 있어서, 상기 제2금속배선 형성을 위한 알루미늄 합금막 및 TiN의 적층막과 알루미늄 합금막 패턴의 식각은 동일챔버에서 한 번의 식각단계로 행하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  11. 반도체 기판 상부에 소정의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제1금속배선을 형성하는 단계; 상기 제1금속배선을 포함한 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 제2절연막위에 소정 두께의 질화막을 증착하는 단계; 상기 질화막 위의 소정부분에 알루미늄 합금막을 소정 두께로 증착한 다음 패턴을 형성하는 단계; 상기 알루미늄 합금막 패턴의 노출된 부분을 소정 두께로 덮는 텅스텐막을 형성하는 단계, 상기 텅스텐막 패턴 사이의 노출된 질화막과 제2절연막을 제1금속배선막의 표면이 노출될 때까지 비등방성 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콕택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 전면에, 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 증착된 블랭킷 텅스텐막, 장벽 금속막 및 텅스텐 패턴을 알루미륨 합금막 패턴의 표면이 드러날 때까지 비등방성 블랭킷 식각하여 콘택홀만을 매립하는 플러그를 형성하는 단계; 전면에 알루미늄 합금막 및 TiN막의 적층막을 소정 두께만큼 증착하는 단계; 감광막 마스크 패턴을 형성하는 알루미늄 합금막 및 TiN의 적층막과 알루미늄 합금막 패턴을 식각하여 제2금속배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  12. 제11항에 있어서 상기 제1, 제2절연막은 TEOS산화막, BPSG막, SOG막, PE-TEOS산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  13. 제11항에 있어서, 상기 질화막의 두께는 300 내지 500Å 범위인 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제11항에 있어서, 상기 알루미늄 합금막 패턴의 두께는 500 내지 1,000Å 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  15. 제11항에 있어서, 상기 텅스텐막 패턴의 두께는 1,000 내지 3,000Å의 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  16. 제11항에 있어서, 상기 장벽 금속막은 Ti 및 TiN막의 적층막인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  17. 제16항에 있어서, 상기 Ti막의 두께는 200 내지 400Å 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  18. 제 16항에 있어서, 상기 TiN막의 두께는 500 내지 700Å 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  19. 제11항에 있어서, 상기 블랭킷 텅스텐막의 두께는 5,000 내지 5,000Å의 범위인 것을 특징으로 하는 반수도체 소자의 금속배선 제조방법.
  20. 제11항에 있어서, 상기 블랭킷 텅스텐막, 텅스텐막 패턴, 장벽 금속막의 식각을 위한 공급개스는 SF6인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  21. 제11항에 있어서, 상기 알루미늄 합금막 및 TiN의 적층막의 두께는 5,000 내지 10,000Å 범위인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  22. 제11항에 있어서, 상기 알루미늄 합금막 TiN의 적층막은 스퍼터링법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  23. 제11항에 있어서, 상기 제2금속배선 형성을 위한 알루미늄 합금막 및 TiN의 적층막과 알루미늄 합금막 패턴의 식각은 동일챔버에서 한 번의 식각단계로 행하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069509A 1995-12-30 1995-12-30 반도체 소자의 금속배선 제조방법 KR0179564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069509A KR0179564B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069509A KR0179564B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 제조방법

Publications (2)

Publication Number Publication Date
KR970052960A true KR970052960A (ko) 1997-07-29
KR0179564B1 KR0179564B1 (ko) 1999-04-15

Family

ID=19448492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069509A KR0179564B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 제조방법

Country Status (1)

Country Link
KR (1) KR0179564B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819667B1 (ko) * 2002-07-18 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819667B1 (ko) * 2002-07-18 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법

Also Published As

Publication number Publication date
KR0179564B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP2001298083A (ja) 半導体装置及びその製造方法
KR970052960A (ko) 반도체 소자의 금속배선 제조방법
KR970052312A (ko) 반도체 소자의 금속배선 제조방법
KR100198636B1 (ko) 금속 배선 형성 방법
KR970052514A (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR970052352A (ko) 반도체 소자의 금속배선 제조방법
JP2933766B2 (ja) 半導体装置およびその製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR970052308A (ko) 반도체 소자의 금속배선 제조방법
KR970052310A (ko) 반도체 소자의 금속배선 제조방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR970052309A (ko) 반도체 소자의 금속배선 제조방법
KR100197118B1 (ko) 반도체 소자의 금속배선막 형성방법
KR100246807B1 (ko) 반도체 소자의 제조 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100410810B1 (ko) 반도체장치의다층금속배선형성방법
KR100365937B1 (ko) 구리금속배선형성방법
KR970052334A (ko) 반도체 소자의 금속 배선 형성방법
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법
KR20000042855A (ko) 반도체 소자의 금속배선 형성방법
KR19990050130A (ko) 반도체 디바이스의 금속배선 형성방법
JPH11195703A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee