KR100365937B1 - 구리금속배선형성방법 - Google Patents
구리금속배선형성방법 Download PDFInfo
- Publication number
- KR100365937B1 KR100365937B1 KR1019950066160A KR19950066160A KR100365937B1 KR 100365937 B1 KR100365937 B1 KR 100365937B1 KR 1019950066160 A KR1019950066160 A KR 1019950066160A KR 19950066160 A KR19950066160 A KR 19950066160A KR 100365937 B1 KR100365937 B1 KR 100365937B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- diffusion barrier
- trench
- insulating film
- forming
- Prior art date
Links
Abstract
본 발명은 반도체 고집적 소자의 구리 금속 배선 형성방법에 관한 것으로, 테이퍼(taper) 에치를 이용하여 배선영역과 콘택 영역을 동시에 형성한 다음, 선택적 CVD법에 의해 구리 금속층 및 확산 방지용 실리콘 질화막을 증착하는 금속 배선형성방법에 관한 것이다.
Description
본 발명은 반도체 고집적 소자의 구리 금속 배선 형성방법에 관한 것으로, 특히, 테이퍼(taper) 에치를 이용하여 배선영역과 콘택영역을 동시에 형성한 다음, 선택적 CVD(chemical vapor deposition)법에 의해 구리 금속층을 형성하고, 상기 구리 금속층 상부에 확산 방지용 실리콘 질화막을 증착하는 구리 금속 배선 형성방법에 관한 것이다.
종래 기술은 콘택(contact) 및 금속배선을 위해 하나의 마스크를 이용한 식각공정으로 콘택홀을 형성한 다음, CVD법에 의해 금속층을 증착하고, CMP(chemical mechanical polishing) 또는 전면식각(Etch-back) 공정을 적용하여 금속배선을 형성하였으나, 공정이 복잡하고 제어(control)가 어렵고 고속 소자를 제조할 때 높은 면저항이 발생되는 문제가 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 선택적 CVD법에 의한 구리 금속층을 증착하는 방법을 채용함으로써 CMP나 전면식각 방법을 생략하여 공정단순화 및 제어를 용이하게 할 수 있는 구리 금속 배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명에 따른 구리 금속배선 형성방법에 있어서,
반도체기판 상부에 제1층간절연막을 형성하는 공정과,
좁은 영역의 금속배선 부분 및 넓은 영역의 금속배선 콘택 부분을 노출시키는 마스크를 이용한 사진식각공정으로 상기 제1층간절연막을 식각하여 트렌치 및 콘택홀을 형성하되, 테이퍼 식각방법으로 상기 제1층간절연막을 식각하여 상기 트렌치 및 콘택홀의 프로파일을 경사지게 형성하는 공정과,
전체표면 상부에 확산방지금속층을 소정 두께 형성하는 공정과,
상기 확산방지금속층 상부에 감광막을 도포하여 평탄화시키는 공정과,
상기 감광막, 확산방지금속층 및 소정 두께의 제1층간절연막을 전면식각하여 상기 트렌치와 콘택홀 간을 절연시키는 확산방지금속층패턴을 형성하는 공정과,
상기 전면식각공정 후 상기 트렌치와 콘택홀 내에 잔류하는 감광막을 제거하여 상기 트렌치와 콘택홀 표면에 확산방지금속층패턴을 노출시키는 공정과,
상기 노출된 확산방지금속층패턴 상부에 구리층을 선택적으로 증착하여 상기 트렌치 및 콘택홀을 매립하는 금속배선 및 금속배선 콘택플러그를 형성하는 공정과,
전체표면 상부에 확산방지절연막 및 제2층간절연막을 순차적으로 형성하는 공정을 포함하는 것을 특징으로 한다.
상기한 본 발명에 의하면 구리 금속을 채용함으로써 낮은 면저항 및 일렉트로 마이그레이션(Electro-migration)이나 스트레스 마이그레이션(Stress-migration)에 강한 고신뢰성 금속 배선 기술을 획득할 수 있다.
또한, 구리 금속의 약점인 산화막 내측으로의 확산 현상과 부식(corrosion)현상을 막기 위해 Ti/TiN을 확산방지금속층으로, 실리콘 질화막을 확산방지절연막으로 증착하여 해결하였다.
이하, 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
제1도 내지 제4도는 본 발명의 실시예에 의해 구리 금속 배선을 형성하는 단계를 도시한 단면도이다.
먼저, 실리콘 기판(1)에 활성영역의 정의하는 소자분리산화막(2)을 형성하고, 전체표면 상부에 게이트절연막을 형성한 후 게이트전극(3)을 포함하는 모스펫(MOSFET)을 형성한다.
그 후, 전체표면 상부에 층간절연막(4)을 증착한다. 이때, 상기층간절연막(4)은 TEOS/BPSG막으로 형성된 것이다.
다음, 상기 층간절연막(4) 상부에 제1감광막(도시안됨)을 도포하고, 금속배선 및 금속배선 콘택으로 예정되는 부분을 노출시키는 노광마스크를 이용한 사진공정으로 제1감광막패턴(5)을 형성한다. 이때, 상기 금속배선 콘택으로 예정되는 부분은 금속배선으로 예정되는 부분보다 넓게 형성된다. (도 1 참조)
그 다음, 상기 제1감광막패턴(5)을 식각마스크로 이용하여 상기 층간절연막(4)을 식각하여 금속배선이 형성될 트렌치와 금속배선 콘택홀을 형성한다. 이때, 상기 식각공정은 테이퍼 식각법으로 실시되어 상기 트렌치와 금속배선 콘택홀의 프로파일이 경사지게 형성되고, 상기 금속배선 콘택홀이 상기 트렌치에 비해 폭이 넓기때문에 상기 트렌치가 형성된 후에도 식각공정이 진행되어 금속배선 콘택홀이 형성된다.
다음, 상기 제1감광막패턴(5)을 제거한다.
그 다음, 전체표면 상부에 확산방지금속층(6)을 소정 두께 형성한다. 이때, 상기 확산방지금속층(6)은 Ti/TiN 적층막 또는 TiN 단일막으로 형성된다.
다음, 전체표면 상부에 제2감광막(7)을 도포하여 상기 구조를 평탄화시킨다.(도 2 참조)
그 다음, 상기 제2감광막(7), 확산방지금속층(6) 및 소정 두께의 층간절연막(4)을 전면식각공정으로 식각하여 상기 트렌치 및 금속배선 콘택홀 간을 절연시킨다.
다음, 상기 전면식각공정 후 상기 트렌치 및 금속배선 콘택홀에 잔류하는제2감광막(7)을 제거한다. 상기 공정 후 상기 트렌치 및 금속배선 콘택홀의 표면에만 확산방지금속층(6)이 잔류하게 된다. (도 3 참조)
그 다음, 상기 트렌치 및 금속배선 콘택홀에만 선택적 CVD방법으로 구리층(8)을 형성하여 금속배선 및 금속배선 콘택플러그를 형성한다. 이때, 상기 구리층(8)은 도전층인 상기 확산방지금속층(6) 상에만 형성된다.
다음, 전체표면 상부에 확산방지절연막(9)을 소정 두께 형성한다. 이때, 상기 확산방지절연막(9)은 상기 구리층(8)의 확산을 방지를 위해 형성되는 것으로, 실리콘 질화막(Silicon Nitride)을 500∼1000Å 두께로 증착하여 형성된 것이다. 여기서, 상기 실리콘 질화막 대신 산화질화막(oxynitride)을 형성할 수도 있다.
그 다음, 상기 확산방지절연막(9) 상부에 제2층간절연막(10)을 형성한다. (도 4 참조)
상기한 본 발명은 금속배선으로 사용되는 구리층이 형성될 부분에 확산방지 금속층을 형성하고, 구리층 상부에는 Cu의 확산 및 부식을 방지하는 실리콘 질화막을 증착함으로써 신뢰성 있는 구리 금속 배선을 형성할 수가 있다.
또한, 0.5㎛ 이하의 미세 금속 배선 형성 시 신뢰성 있는 구리 금속 배선을 사용함으로써 구리 자체의 낮은 저항 특성과 EM 및 SM 강한 금속 배선 기술 적용이 가능해 고속 및 고신뢰성 소자의 획득이 가능하고, 하나의 마스크로 콘택홀과 금속배선을 동시에 형성함과 동시에 선택적 CVD방법을 위해 확산방지금속층에 대한 감광막의 전면식각공정으로 평탄화 특성을 향상시켜 이후 공정 진행 시 공정 마진증가에 따른 생산성 향상과 구리 금속 도포 시 선택적 CVD방법 사용에 의한 별도의식각 공정을 생략하여 공정 단순화에 의한 웨이퍼 가공비 및 가공시간의 단축시킬 수 있다.
제1도 내지 제4도는 본 발명의 실시예에 의해 구리 금속 배선을 형성하는 단계를 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 실리콘 기판 2 : 소자분리산화막
3 : 게이트전극 4 : 제1층간절연막
5 : 제1감광막패턴 6 : 확산방지금속층
7 : 제2감광막 8 : 구리층
9 : 확산방지절연막 10 : 제2층간절연막
Claims (4)
- 반도체기판 상부에 제1층간절연막을 형성하는 공정과,좁은 영역의 금속배선 부분 및 넓은 영역의 금속배선 콘택 부분을 노출시키는 마스크를 이용한 사진식각공정으로 상기 제1층간절연막을 식각하여 트렌치 및 콘택홀을 형성하되, 테이퍼 식각방법으로 상기 제1층간절연막을 식각하여 상기 트렌치 및 콘택홀의 프로파일을 경사지게 형성하는 공정과,전체표면 상부에 확산방지금속층을 소정 두께 형성하는 공정과,상기 확산방지금속층 상부에 감광막을 도포하여 평탄화시키는 공정과,상기 감광막, 확산방지금속층 및 소정 두께의 제1층간절연막을 전면식각하여 상기 트렌치와 콘택홀 간을 절연시키는 확산방지금속층패턴을 형성하는 공정과,상기 전면식각공정 후 상기 트렌치와 콘택홀 내에 잔류하는 감광막을 제거하여 상기 트렌치와 콘택홀 표면에 확산방지금속층패턴을 노출시키는 공정과,상기 노출된 확산방지금속층패턴 상부에 구리층을 선택적으로 증착하여 상기 트렌치 및 콘택홀을 매립하는 금속배선 및 금속배선 콘택플러그를 형성하는 공정과,전체표면 상부에 확산방지절연막 및 제2층간절연막을 순차적으로 형성하는 공정을 포함하는 구리 금속 배선 형성방법.
- 제 1 항에 있어서,상기 확산방지금속층은 Ti/TiN 적층막 또는 TiN 단일막으로 형성되는 것을 특징으로 하는 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 확산방지절연막은 실리콘 질화막을 500∼1000Å 두께로 증착하여 형성되는 것을 특징으로 하는 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 확산방지절연막은 산화질화막(oxynitride)을 500∼1000Å 두께로 증착하여 형성되는 것을 특징으로 하는 구리 금속 배선 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066160A KR100365937B1 (ko) | 1995-12-29 | 1995-12-29 | 구리금속배선형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066160A KR100365937B1 (ko) | 1995-12-29 | 1995-12-29 | 구리금속배선형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100365937B1 true KR100365937B1 (ko) | 2003-03-03 |
Family
ID=37491081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066160A KR100365937B1 (ko) | 1995-12-29 | 1995-12-29 | 구리금속배선형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100365937B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346232A (ja) * | 1989-07-13 | 1991-02-27 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH03153030A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | 半導体装置 |
KR920008842A (ko) * | 1990-10-23 | 1992-05-28 | 발도로프, 피켄셔 | 반도체 기판 상에서 도우핑된 폴리시드층을 생성시키는 방법 |
JPH04199624A (ja) * | 1990-11-29 | 1992-07-20 | Seiko Epson Corp | 半導体装置とその製造方法 |
JPH07106277A (ja) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1995
- 1995-12-29 KR KR1019950066160A patent/KR100365937B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346232A (ja) * | 1989-07-13 | 1991-02-27 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH03153030A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | 半導体装置 |
KR920008842A (ko) * | 1990-10-23 | 1992-05-28 | 발도로프, 피켄셔 | 반도체 기판 상에서 도우핑된 폴리시드층을 생성시키는 방법 |
JPH04199624A (ja) * | 1990-11-29 | 1992-07-20 | Seiko Epson Corp | 半導体装置とその製造方法 |
JPH07106277A (ja) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN211350636U (zh) | 半导体器件 | |
KR100365937B1 (ko) | 구리금속배선형성방법 | |
KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN111211095B (zh) | 导电互连线的制造方法 | |
KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
KR0155826B1 (ko) | 전기 도금법을 이용한 금속배선 방법 및 그 배선 장치 | |
KR100198636B1 (ko) | 금속 배선 형성 방법 | |
KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
KR100295140B1 (ko) | 반도체소자의금속배선층형성방법 | |
KR100302875B1 (ko) | 반도체소자의금속플러그형성방법 | |
KR100470923B1 (ko) | 반도체장치의금속배선형성방법 | |
KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
KR100324022B1 (ko) | 반도체소자의금속전도선형성방법 | |
KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
CN111211095A (zh) | 导电互连线的制造方法 | |
KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
KR100338109B1 (ko) | 반도체소자의금속배선제조방법 | |
KR0166826B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |