KR100198636B1 - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100198636B1 KR100198636B1 KR1019960039494A KR19960039494A KR100198636B1 KR 100198636 B1 KR100198636 B1 KR 100198636B1 KR 1019960039494 A KR1019960039494 A KR 1019960039494A KR 19960039494 A KR19960039494 A KR 19960039494A KR 100198636 B1 KR100198636 B1 KR 100198636B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- forming
- film
- insulating film
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선 형성 방법에 관한 것으로서, 특히, 층간절연막의 평탄화에 적당하도록 한 금속 배선 형성 방법에 관한 것이다.
본 발명의 실시예에 따른 금속 배선 형성 방법은, 반도체 기판 상에 절연층을 형성하여 형성되어질 금속 배선과 동일 패턴으로 절연층을 일정 깊이로 패터닝하고 그 패터닝되어진 부분에 금속 배선을 매립되게 형성하는 공정을 포함하여 이루어져 다음의 효과를 갖는다.
Description
본 발명은 금속 배선 형성 방법에 관한 것으로써, 특히, 층간 절연막의 평탄화에 적당하도록 한 금속 배선 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 금속 배선에 대하여 설명하면 다음과 같다.
제1a도 내지 제1d도는 종래 기술에 따른 금속 배선의 공정 단면도이다.
종래 기술의 금속 배선 형성 공정 및 그 상측의 층간 절연막의 평탄환 공정은 먼저, 제1a도에서와 같이, 실리콘 기판(1) 상에 절연 및 평탄화를 위해 BPSG막(2)을 형성한다.
이어, 상기 BPSG막(2) 상부에 하부 텅스텐 타이타늄막(TiW)(3a)과 알루미늄막(Al)(3b) 및 상부 텅스텐 타이타늄막(TiW)(3c)을 스퍼터링(sputtering)하여 증착한 후, 식각공정을 실시하여 제 1 금속 배선(3)을 형성한다.
그리고 제1b도에서와 같이, 상기 제 1 금속 배선(3)을 포함하는 BPSG막(2)의 전면에 층간 절연물로서 제 1 TEOS막(4)을 증착한 후, 상기 제 1 TEOS막(4) 상에 제 1 SOG막(5)을 도포한다.
이어, 상기 제 1 SOG막(5)을 상기 제 1 금속 배선(3)상의 제 1 TEOS막(4)이 노출되도록 에치백(etchback)한 후, 상기 제 1 TEOS막(4)을 포함하는 실리콘 기판(1) 전면에 층간절연막으로서, 제 2 TEOS막(6)을 형성한다.
그리고 제1c도에서와 같이, 상기 제 1 금속 배선(3)의 소정영역이 노출되도록 상기 제 2 TEOS막(6), 제 1 TEOS막(4)을 선택적 식각하여 비아홀(7)을 형성한다.
이어, 상기 비아홀(7)을 포함하는 제 2 TEOS막(6)의 전면에 하부 텅스텐 타이타늄막(TiW)(8a)과 알루미늄(Al)(8b) 및 상부 텅스텐 타이타늄막(TiW)(8c)을 스퍼터링(sputtering)공정으로 형성하고 식각공정을 실시하여 상기 제 1 금속 배선(3)에 콘택되는 제 2 금속 배선(8)을 형성한다.
그리고 제1d도에서와 같이, 상기 제 2 금속 배선(8)의 전면에 층간 절연물로서 제 3 TEOS막(9)을 증착한 후, 상기 제 3 TEOS막(9)상에 제 2 SOG막(10)을 도포한다.
이어, 상기 제 2 SOG막(10)을 에치백(etchback)하여 평탄화한 후에 전면에 층간절연막으로서, 제 4 TEOS막(11)을 형성한다.
종래 기술에 따른 금속 배선 형성 방법은 다음과 같은 문제점이 있다.
제 2 금속 배선의 패터닝 공정이 끝나고 발생되는 단차의 평탄화를 위하여 TEOS막이나 SOG막 등의 식각 선택비(selectivity)를 이용하는 SOG막 에치백 공정을 이용한다.
그러나 상기와 같은 식각 선택비를 이용한 SOG막의 에치백 공정에서는 금속 배선을 이루는 알루미늄 패턴간의 이격 거리(좁은 부분과 넓은 부분의)가 다름에 따라 SOG막의 도포 균일성(coating uniformity)의 문제로 완전한 평탄화가 이루어지지 않고 단차가 발생한다.
또한, 이러한 단차는 상부에 형성될 금속 배선의 패터닝 공정에서 잔류물(residue)이 발생하는 직접적인 원인이 되어 소자 불량을 유발하게 된다.
본 발명은 상기한 종래 기술의 금속 배선의 문제점을 해결하기 위하여 제안된 것으로서, 하층 금속 배선에 의한 층간절연막의 단차 발생을 억제하고 평탄화를 이루도록 한 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1d도는 종래기술에 따른 금속 배선의 공정 단면도.
제2a도 내지 제2f도는 본 발명의 실시예에 따른 금속 배선의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 실리콘 기판 21 : BPSG막
22 : 제 1 금속 배선 23 : 제 1 TEOS막
24 : SOG막 25 : 제 2 TEOS막
26 : 비아홀 27 : 제 2 금속 배선
28 : 제 3 TEOS막
본 발명의 금속 배선 형성 방법은 형성되어질 금속 배선과 동일 패턴으로 절연층을 일정 깊이로 패터닝하고 그 패터닝되어진 부분에 금속 배선을 매립되게 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 따른 금속 배선 형성 공정에 관하여 상세히 설명하면 다음과 같다.
제2a도 내지 제2f도는 본 발명의 실시예에 따른 금속 배선의 공정 단면도이다.
본 발명의 금속 배선 형성 공정은 하층 금속 배선간의 이격 거리가 다름에 따른 SOG층의 단차를 없앤 것으로, 먼저, 제2a도에 나타난 바와 같이, 실리콘 기판(20)상에 절연 및 평탄화를 이루기 위한 BPSG막(21)을 형성한 후, 상기 BPSG막(21) 상에 금속물질을 증착하여 제 1 금속 배선(22)을 형성한다.
이때, 상기 제 1 금속 배선(22)은 하부 텅스텐 타이타늄막(22a)과 알루미늄막(22b) 및 상부 텅스텐 타이타늄막(22c)의 구조로 형성하는 것이 바람직하다.
그리고 제2b도에서와 같이, 상기 제 1 금속 배선(22)을 포함하는 BPSG막(21)의 전면에 층간 절연물로서 제 1 TEOS막(23)을 증착한 후, 상기 제 1 TEOS막(23)상에 SOG막(24)을 형성한다.
이어, 상기 SOG막(24)에 에치백하여 1차로 소자를 평탄화시킨 후에 상기 에치백되어진 SOG막(24)을 포함하는 전면에 층간 절연물로서 제 2 TEOS막(25)를 두껍게 증착한다. 이때, 제 2 TEOS막(25)의 두께는 15,000Å 정도로 형성한다.
그리고 제2c도에서와 같이, 상기 제 2 TEOS막(25)을 약 11,000Å 정도의 깊이를 갖는 특정 패턴이 형성되도록 선택적으로 제거한다. 도면으로 나타내지 않았으나 이때, 제 2 TEOS막(25)의 식각 공정은 제 2 금속 배선 패턴 마스크로 네가티브 포토 레지스트를 이용하여 식각공정을 실시한다.
즉, 제 2 금속 배선을 제 2 TEOS막(25)에 매몰하여 형성하기 위하여 제 2 금속 패턴 마스크를 이용하여 리버스 톤으로 제 2 금속 배선이 형성될 부분의 제 2 TEOS막을 선택적으로 식각한 것이다.
이어, 제2d도에서와 같이, 상기 제 1 금속 배선(22)이 선택적으로(제 1, 2 금속 배선을 연결하기 위한)노출되도록 상기 제 2 TEOS막(25)에 건식식각 공정을 실시하여 비아홀(26)을 형성한다.
제2c도에서의 상기 제 2 TEOS막(25)식각에 의한 스텝 커버리지(step coverage) 확보로 상기 비아홀(26) 형성시 습식식각 공정을 생략할 수 있다.
제2e도에서와 같이, 상기 비아홀(26)을 포함하는 전면에 금속물질을 증착하고 리플로우잉(reflowing) 및 에치백하여 상기의 11,000Å 정도의 깊이를 갖는 특정 패턴에 제 2 금속 배선(27)이 매립되도록 하여 단차를 없앤 제 2 금속 배선(27)을 형성한다.
이때, 상기 제 2 금속 배선(27)은 텅스텐 타이타늄막(27a) 및 알루미늄막(27b)으로 형성하는 것이 바람직하다.
제2f도에서와 같이, 상기 제 2 금속 배선(27)상에 층간절연을 위해 제 3 TEOS막(28)을 증착한다.
본 발명에 따른 금속 배선 형성 방법에 의하면 다음과 같은 효과가 있다.
첫째, 다층 구조의 금속 배선에서 중간층의 금속 배선의 패터닝 공정후에도 평탄도가 좋아 그 다음 층의 금속 배선의 패터닝시에 식각에 의한 잔류물(residue)의 발생을 억제한다.
둘째, 다층 금속 배선을 형성하기 위한 공정 진행시에 다음과 같은 이유로 인하여 공정을 단순화하는 효과가 있다.
먼저, 일정 깊이로 매립되는 중간층의 금속 배선의 패터닝 공정 이후에 별도의 평탄화 공정이 필요없으므로 SOG막 에치백 공정 및 SOG막 잔류물 제거 공정의 생략이 가능하다.
또한, 중간층의 금속 배선의 평탄화가 이루어져 있으므로 층간절연물인 TEOS막의 1회 증착만으로도 층간절연막 형성이 가능하다.
그리고 중간층 금속 배선을 그 하층의 금속 배선에 콘택시키기 위한 비아홀 형성시에 그 공정이 중간층 금속 배선을 매립하기 위해 식각되어진 부분에서 이루어져 스텝 커버리지가 확보된 상태에서 공정이 진행되므로 습식 식각 공정을 생략할 수 있다.
Claims (9)
- 다층의 금속 배선을 형성함에 있어서, 형성되어질 금속 배선과 동일 패턴으로 절연층을 일정 깊이로 패터닝하고 그 패터닝되어진 부분에 금속 배선을 매립되게 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
- 제1항에 있어서, 매립되어진 금속 배선의 형성 공정은 증착되어진 금속막을 리플로우잉 공정으로 평탄화한 후 에치백 공정으로 절연층의 패터닝된 부분에만 남도록 하는 공정을 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
- 반도체 기판 상에 평탄화용 절연막을 형성하는 공정과, 상기 절연막 상에 도전 물질을 증착한 후, 식각공정을 실시하여 제 1 금속 배선을 형성하는 공정과, 상기 제 1 금속 배선을 포함하는 반도체 기판 전면에 제 1 층간절연막 및 SOG층을 형성하는 공정과, 상기 SOG막을 에치백하고 상기 반도체 기판 전면에 제 2 층간절연막을 형성하는 공정과, 형성하고자 하는 금속 배선과 동일 패턴의 일정 깊이로 상기 제 2 층간절연막을 패터닝하는 공정과, 상기 제 1 금속 배선의 소정영역이 노출되도록 상기 제 2 층간절연막 및 제 1 층간 절연막을 식각하여 비아홀을 형성하는 공정과, 상기 비아홀을 포함하는 제 2 층간절연막 전면에 도전물질을 증착하고 리플로우잉(reflowing) 및 에치백하여 제 2 층간절연막의 패터닝된 부분에 매립되는 제 2 금속 배선을 형성하는 공정과, 상기 제 2 금속 배선을 포함하는 전면에 제 3 층간절연막을 증착하는 공정을 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서, 제 2 금속 배선의 소정 영역이 노출되도록하는 비아홀의 형성은 건식 식각 공정으로 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서, 평탄화용 절연막은 BPSG를 이용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서, 제 1, 2 금속 배선을 형성하기 위한 도전 물질층은 하부 텅스텐 타이타늄막, 알루미늄막, 상부 텅스텐 타이타늄막을 차례로 적층하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서, 제 1, 2, 3 층간 절연막은 TEOS를 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제7항에 있어서, 제 2 층간 절연막은 15,000Å(±200Å)의 두께로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항 또는 제8항에 있어서, 제 2 층간 절연막을 형성하고자 하는 금속배선과 동일패턴으로 11,000Å(±200Å)의 깊이로 패터닝하는 것을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039494A KR100198636B1 (ko) | 1996-09-12 | 1996-09-12 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039494A KR100198636B1 (ko) | 1996-09-12 | 1996-09-12 | 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020842A KR19980020842A (ko) | 1998-06-25 |
| KR100198636B1 true KR100198636B1 (ko) | 1999-06-15 |
Family
ID=19473482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039494A KR100198636B1 (ko) | 1996-09-12 | 1996-09-12 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198636B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100777365B1 (ko) * | 2001-05-30 | 2007-11-19 | 매그나칩 반도체 유한회사 | 금속배선 형성 방법 |
-
1996
- 1996-09-12 KR KR1019960039494A patent/KR100198636B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980020842A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323118B1 (en) | Borderless dual damascene contact | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| KR100198636B1 (ko) | 금속 배선 형성 방법 | |
| KR100772073B1 (ko) | 엠아이엠 캐패시터 제조방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR0167282B1 (ko) | 반도체 장치의 다층배선 형성방법 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR100312376B1 (ko) | 반도체소자의금속층간절연막형성방법 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR950002954B1 (ko) | 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법 | |
| KR101068142B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100365937B1 (ko) | 구리금속배선형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| KR0166826B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100372817B1 (ko) | 반도체 소자의 금속 배선 콘택 방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100252873B1 (ko) | 반도체 소자의 다층배선 및 그의 형성방법 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |