KR100959457B1 - 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 - Google Patents
반도체 소자용 마스크 패턴 및 금속배선 형성 방법 Download PDFInfo
- Publication number
- KR100959457B1 KR100959457B1 KR1020080049172A KR20080049172A KR100959457B1 KR 100959457 B1 KR100959457 B1 KR 100959457B1 KR 1020080049172 A KR1020080049172 A KR 1020080049172A KR 20080049172 A KR20080049172 A KR 20080049172A KR 100959457 B1 KR100959457 B1 KR 100959457B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- trench
- pattern
- insulating layer
- metal wiring
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 81
- 239000002184 metal Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000002834 transmittance Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000003628 erosive effect Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 75
- 239000011229 interlayer Substances 0.000 description 18
- 238000005498 polishing Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
실시예에 의한 금속배선 형성 방법은 기판, 반도체 소자층을 포함하는 하부 구조물 위에 절연층이 형성되는 단계; 상기 절연층에 컨택, 비아, 메탈 라인 중 하나 이상을 포함하는 금속배선용 트렌치가 형성되고, 상기 금속배선용 트렌치가 형성되지 않은 상기 절연층 영역에 상기 금속배선용 트렌치보다 작은 깊이의 더미 트렌치가 형성되는 단계; 상기 금속배선용 트렌치 및 상기 더미 트렌치가 형성된 상기 절연층 위에 금속층이 형성되는 단계; 및 상기 더미 트렌치의 깊이만큼 상기 금속층이 제거되는 단계를 포함한다.
실시예에 의하면, 금속배선 형성을 위한 트렌치 패턴, 비아홀 패턴 이외의 부분에 더미 패턴을 형성하고, 절연층이 평탄화되는 경우 더미 패턴을 저항체로 이용함으로써, 메인 패턴을 포함한 레이아웃 형태와 상관없이 기판 전체 영역에 평탄화 효과를 가져올 수 있는 효과가 있다.
마스크 패턴, 금속 배선, CMP, 디싱, 에로젼, 절연층, 더미패턴
Description
실시예는 반도체 소자용 마스크 패턴 및 금속배선 형성 방법에 관한 것이다.
고집적화된 반도체 소자의 제조기술에 따라 반도체 소자의 미세화가 진행되고 있으며, 소자를 집적화하기 위하여 금속 배선(선폭)의 축소 기술이 중요한 항목 중의 하나로 대두되었다.
도 1은 반도체 소자의 금속 배선 위에 층간절연막이 형성된 형태를 도시한 측단면도이다.
도 1에 의하면, 기판(10) 위에, 트랜치가 형성된 제1층간절연막(13)이 형성되고, 상기 트랜치에는 금속 물질이 채워져 금속배선(11, 12)형성된다. 상기 금속배선(11, 12)이 형성된 층위로는 제2층간절연막(15)이 형성되며, 금속배선(11, 12)과 층간절연막(13, 15)의 접합면에는 확산방지막(14)이 형성된다.
상기 제2층간절연막(15)이 형성된 후 CMP(Chemical Mechanical Polishing) 공정을 통하여 표면을 평탄화하고, 포토 레지스트를 도포한 후 노광 및 현상 공정을 통하여 포토 레지스트(17)를 선택적으로 패터닝한다.
이후, 식각 공정을 통하여 제2층간절연막(15)에 트랜치를 형성함으로써 상기 제1층간절연막(13) 위로의 금속배선 공정을 더 진행할 수 있다.
그러나, CMP 공정을 수행하는 경우 하부 구조에 금속 패턴이 넓게 존재하는 영역은 많은 양이 연마(dishing)가 되고, 금속 패턴의 주변 영역은 연마속도가 느리게 진행되어 원하는 소자면의 평탄화를 이루기 어렵다. 이는 CMP 공정이, 기판을 이루고 있는 물질과 단차에 대한 의존성이 강하여 공정변수를 조절하기 힘들며 연마비의 변화 차이가 크기 때문이다.
도 1에 의하면, 넓게 형성된 금속배선(12) 위로는 연마양이 많게 되며, 제2층간절연막(15) 역시 이의 영향을 받아 표면에 미세한 굴곡(단차)(A)이 발생된 것을 볼 수 있다.
한편, 상기 포토 레지스트(17)를 패터닝하기 위하여 마스크 패턴이 사용되며, 상기 마스크 패턴("레티클(reticle)"이라고도 지치됨)은 OPC(Optical Proximity Correction; 근접효과보정) 과정을 거쳐 설계된다.
도 2는 OPC 과정으로 설계된 마스크 패턴(20)을 통하여 반도체 소자의 노광공정을 처리하는 형태를 모식화한 도면이다.
미세한 금속 배선을 형성하기 위하여 리소그래피(Lithography) 장비에는 점차 짧은 파장의 광원이 사용되고 있으며, 이와 같이 금속 배선을 선명하게 노광하기 위하여 마스크 패턴(20)의 해상 능력이 높아질수록 초점 심도(DOF; Depth of Focus)는 역으로 감소한다.
도 2를 참조하면, 마스크 패턴(20)을 통과한 빛(L1, L2)은 "D1", "D2" 지점 에서 초점이 맺혀지는데, 초점 심도에 따라 포토 레지스트(17) 상의 "B"구간 내에서 초점이 맺혀져야 정확한 노광 및 현상 공정이 처리될 수 있다.
도 2에서 마스크 패턴(20)의 개방 영역 크기가 동일한 것으로 가정하였을 때, 초점의 최적 위치는 "C" 지점이다.
그러나, 포토 레지스트(17) 표면에 단차(A)가 존재하는 경우, 빛 "L2"의 초점은 포토 레지스트(17) 표면 밖에 위치되며 따라서 정확한 노광이 이루어질 수 없다.
이러한 이유로 (CMP 공정을 포함한)다층 배선 공정에서 발생되는 단차는 리소그래피 공정의 치명적인 요인으로 작용하며, 일반적인 OPC의 경우 상기의 요인을 고려하여 보정처리되는 것이 아니므로 패턴 불량을 유발하여 리소그래피 공정 마진에 심각한 영향을 줄 수 있다.
도 3은 도 2에 도시된 노광 공정을 통하여 형성된 포토 레지스트(17) 패턴을 이용하여 제2층간절연막(15) 상에 금속배선(16)을 형성한 형태를 예시한 도면이다.
포토 레지스트(17) 패턴을 식각 마스크로 하여 상기 제2층간절연막(15)에 비아홀을 형성하고, 금속층의 적층, 평탄화 공정을 처리하면 도 3과 같은 금속배선(16)이 형성된다.
이때, 상기 제2층간절연막(15) 상에 형성된 단차로 인하여 정확한 노광이 이루어지기 힘들 뿐만 아니라, 상기 제2층간절연막(15)의 금속배선(16) 상부(E)에 디싱 또는 에로젼 현상이 반영되어 서로 단락되는 문제가 발생된다. 이와 같은 브릿지 현상은 반도체 소자의 전기적 특성 및 동작 신뢰성을 저해하는 요인이 된다.
실시예는 하부층에 형성된 금속 구조물의 영역 차이 또는 패턴 밀도의 국부적인 차이에 의한 디싱 현상 및 에로젼 현상을 방지함으로써, 금속 배선이 형성된 절연층의 표면이 고르게 평탄화될 수 있는 반도체 소자의 마스크 패턴 및 이를 이용한 금속배선 형성 방법을 제공한다.
실시예에 의한 반도체 소자용 마스크 패턴은 광을 투과시키는 제1층; 및 컨택홀, 비아홀 또는 트렌치가 형성되지 않는 반도체 소자의 절연층 영역에 대응되어 상기 제1층 위에 형성되고, 더미 패턴을 이루어 빛의 일부를 투과시키는 제2층을 포함한다.
실시예에 의한 반도체 소자용 마스크 패턴은 광을 투과시키는 제1층; 컨택홀, 비아홀 또는 트렌치가 형성되지 않는 반도체 소자의 절연층 영역에 대응되어 상기 제1층 위에 형성되고, 더미 패턴을 이루어 빛의 일부를 투과시키는 제2층; 및 상기 컨택홀, 비아홀 또는 트렌치가 형성될 상기 절연층 영역에 대응되는 영역이 개구되고, 상기 더미 패턴 및 상기 개구 영역을 제외한 상기 반도체 소자 영역에 대응되어 상기 제1층 위에 형성되며, 상기 제2층보다 투과율이 낮은 제3층을 포함한다.
실시예에 의한 금속배선 형성 방법은 기판, 반도체 소자층을 포함하는 하부 구조물 위에 절연층이 형성되는 단계; 상기 절연층에 컨택, 비아, 메탈 라인 중 하 나 이상을 포함하는 금속배선용 트렌치가 형성되고, 상기 금속배선용 트렌치가 형성되지 않은 상기 절연층 영역에 상기 금속배선용 트렌치보다 작은 깊이의 더미 트렌치가 형성되는 단계; 상기 금속배선용 트렌치 및 상기 더미 트렌치가 형성된 상기 절연층 위에 금속층이 형성되는 단계; 및 상기 더미 트렌치의 깊이만큼 상기 금속층이 제거되는 단계를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 하부층에 형성된 금속 구조물의 영역 차이 또는 패턴 밀도의 국부적인 차이에 의하여 절연층에 디싱 현상 및 에로젼 현상이 발생되는 것을 방지할 수 있다.
둘째, 금속배선 형성을 위한 트렌치 패턴, 비아홀 패턴 이외의 부분에 더미 패턴을 형성하고, 절연층이 평탄화되는 경우 더미 패턴을 저항체로 이용함으로써, 메인 패턴을 포함한 레이아웃 형태와 상관없이 기판 전체 영역에 평탄화 효과를 가져올 수 있는 효과가 있다.
셋째, 패턴 브릿지 현상을 방지할 수 있으므로 반도체 소자의 동작 신뢰성과 전기적 특성을 향상시킬 수 있는 효과가 있다.
첨부된 도면을 참조하여 실시예에 따른 반도체 소자용 마스크 패턴 및 금속배선 형성 방법에 관하여 상세히 설명한다.
이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적 인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.
또한, 본 발명에 따른 실시예에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 4a는 실시예에 따른 금속배선 형성 방법 중 포토 레지스트 패턴(120)이 형성된 후의 반도체 소자의 형태를 도시한 측단면도이다.
도 4a를 참조하면, 하부 구조물(100) 위에 옥사이드(oxide)와 같은 재질의 절연층(110)이 형성된다.
상기 하부 구조물(100)은 기판, 층간절연막, 확산방지막, 반도체 소자층 등을 포함할 수 있고, 상기 층간절연막은 컨택, 비아, 메탈 라인 등이 형성된 층이다. 이하, 상기 층간절연막, 절연층(110)에 형성되는 컨택, 비아, 메탈 라인 등의 금속 구조물을 총칭하여 "금속배선"이라 한다.
실시예에서, 상기 반도체 소자층의 구조 및 상기 층간 절연막에 형성된 금속배선의 구조는 상기 절연층(110)에 디싱 현상 및 에로젼 현상을 발생시킬 수 있는 요인으로 작용된다.
상기 절연층(110) 위에 감광 물질이 도포되고, 노광 및 현상 공정이 처리되 어 도 4a에 도시된 것과 같은 포토 레지스트 패턴(120)이 형성된다.
상기 포토 레지스트 패턴(120)은 금속 배선용 트렌치(120a) 및 금속 배선이 형성되지 않는 기판 영역에 형성된 더미 트렌치(102b)를 포함한다.
상기 절연층(110) 위에 상기 금속 배선용 트렌치(120a) 및 상기 더미 트렌치(102b)를 형성하기 위하여 실시예에 따른 반도체 소자용 마스크 패턴(이하, "실시예에 따른 마스크 패턴"이라 한다)이 사용되는데, 상기 마스크 패턴에 대해서는 도 5 및 도 6을 참조하여 설명한다.
일반적으로, 평탄화 공정에서 발생되는 디싱 현상 및 에로젼 현상은 반도체 구조물 또는 금속 구조물의 패턴 밀도와 밀접한 관계가 있으며, 이러한 이유로 더미 패턴을 상기 반도체 구조물 패턴 또는 금속 구조물 패턴에 직접 삽입하는 방법이 고안된 바 있다.
그러나, 기판 상의 칩 패턴에 더미 패턴을 배치설계하는 것은 상당히 어려운 작업이며, 반도체 소자의 집적화에 장애적인 요인이 된다.
따라서, 기판 중 메인 칩영역을 형성하기 위한 패턴의 밀도가 다름으로 인하여 디싱 현상 및 에로젼 현상을 억제하는데 한계가 있으며, 반도체 소자의 선폭이 현저하게 축소되는 현재의 추세에 의하면 상기 현상들로 인하여 초래되는 문제점이 더욱 심각하다고 할 수 있다.
이에, 실시예는 금속 배선이 형성되지 않는 영역의 절연층(110) 부분에 상기 더미 트렌치(102a)를 형성함으로써 상기 절연층(110)이 고르게 평탄화되고, 전술한 바와 같이 노광 및 현상 공정시 사용되는 광의 비초점 문제, 브릿지 현상 등을 방 지할 수 있다.
상기 더미 트렌치(102b)는 상기 금속배선용 트렌치(102a)보다 작은 깊이로 형성되는데, 각 트렌치(102a, 102b)의 깊이는 실시예에 따른 마스크 패턴(200)의 각 영역에 따른 투과율에 의하여 조정될 수 있다. 이에 대해서는 후술한다.
도 4b는 실시예에 따른 금속배선 형성 방법 중 절연층(110)이 식각된 후의 반도체 소자의 형태를 도시한 측단면도이다.
이후, 상기 포토 레지스트 패턴(120)을 식각 마스크로 하여 식각 공정을 처리함으로써, 도 4b에 도시된 바와 같은 형태의 절연층(110a)이 형성된다.
이때, 상기 포토 레지스트 패턴(120)의 금속배선용 트렌치(120a)와 더미 트렌치(120b)는 상기 절연층(110a)에 반영된다.
도 4c는 실시예에 따른 금속배선 형성 방법 중 절연층 위에 금속층(130)이 적층된 후의 반도체 소자의 형태를 도시한 측단면도이다.
이어서, 상기 절연층(110a) 위에 상기 금속층(130)을 적층하고, 평탄화 공정을 진행하는데, 상기 절연층(110a)에 형성된 더미 트렌치(105b)는 평탄화에 대한 저항체로서 기능된다.
이때, 평탄화 공정은 상기 더미 트렌치(105b)가 제거되는 깊이까지 진행된다.
예를 들어, 컨택 또는 비아와 같은 금속배선을 형성하는 경우에는 텅스텐(W)과 같은 재질로 상기 금속층(130)이 형성될 수 있으며, 또는 메탈 라인과 같은 폭이 넓은 트렌치를 갭필하는 경우에는 구리와 같은 재질로 상기 금속층(130)이 형성 될 수 있다.
도 4d는 실시예에 따른 금속배선(132)이 완성된 후의 반도체 소자의 형태를 도시한 측단면도이다.
평탄화 공정이 진행되고, 상기 더미 트렌치(105b)로 인하여 상기 절연층(110a)은 도 4d에 도시된 것처럼 전체 영역이 고르게 연마되며, 따라서 디싱 현상 및 에로젼 현상을 방지할 수 있다.
도 5는 실시예에 따른 반도체 소자용 마스크 패턴(200)의 구조를 도시한 상면도 및 투과율을 측정한 그래프이고, 도 6은 실시예에 따른 반도체 소자용 마스크 패턴(200)의 구조를 도시한 측단면도이다.
도 5 및 도 6을 참조하면, 상기 마스크 패턴(200)은 상기 절연층(110a)에 상기 금속배선용 트렌치(105a), 상기 더미 트렌치(105b) 및 상기 트렌치(105a, 105b)가 형성되지 않는 영역에 따라 각각 상이한 재질의 층으로 형성된다.
도 6에 도시된 바와 같이, 상기 마스크 패턴(200)은 석영을 포함하는 제1층(220), 몰리브덴/실리콘(MoSi)을 포함하는 제2층(210), 크롬 또는 니켈을 포함하는 제3층(230)으로 구성된다.
상기 제2층(210)은 상기 더미 트렌치(105b)를 형성하기 위한 더미 패턴을 형성하고, 상기 제3층(230)은 상기 트렌치들(105a, 105b)이 형성되지 않는 나머지 영역을 위한 층이다.
또한, 상기 제3층(230)은 상기 금속배선용 트렌치(105a)가 형성되는 영역이 개구된 형태를 이룬다.
도 5의 (b)에 도시된 그래프의 X축은 투과율을 표시하고, Y축은 상기 마스크 패턴(200)의 영역을 표시한 것인데, 도 5의 (b)에 도시된 것처럼 상기 더미 패턴(210)은 상기 금속배선용 패턴의 약 20％ 내지 30％의 투과율을 가지도록 하여 빛을 위상반전시켜 투과시킬 수 있다.
따라서, 실시예에 따른 마스크 패턴(200)을 이용하면, 도 4a 내지 도 4d를 참조하여 설명한 것처럼 상기 더미 트렌치(105b)의 깊이를 상기 금속배선용 트렌치(105a)보다 작은 깊이로 형성할 수 있다.
또한, 상기 더미 트렌치(105b)는 포토 레지스트 공정의 사이드 로브(side lobe)를 이용하여 형성될 수도 있는데, 예를 들어 상기 포토 레지스트 패턴(120)의 더미 트렌치(120b)는 마스크 패턴의 고스트 이미지를 통하여 형성될 수 있다.
광근접 효과, 백그라운드 도즈(background dose) 효과 등에 의하여, 광이 마스크 패턴을 투과하면서 회절되고, 원치 않는 패터닝 이미지가 감광막에 형성된다. 이러한 이미지를 고스트 이미지(ghost image)라 한다.
이러한 경우 마스크 패턴은 석영층 위에 형성되며 소정 간격으로 패터닝된 MoSi층을 통하여 형성될 수 있다.
가령, 마스크 패턴을 투과한 광의 0차광에 의하여 상기 금속배선용 트렌치(120a)가 형성될 수 있고, 인접된 투과광의 1차광 성분이 모여서 증폭됨으로써 고스트 이미지가 형성될 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통 상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 반도체 소자의 금속 배선 위에 층간절연막이 형성된 형태를 도시한 측단면도.
도 2는 OPC 과정으로 설계된 마스크 패턴을 통하여 반도체 소자의 노광공정을 처리하는 형태를 모식화한 도면.
도 3은 도 2에 도시된 노광 공정을 통하여 형성된 포토 레지스트 패턴을 이용하여 제2층간절연막 상에 금속배선을 형성한 형태를 예시한 도면.
도 4a는 실시예에 따른 금속배선 형성 방법 중 포토 레지스트 패턴이 형성된 후의 반도체 소자의 형태를 도시한 측단면도.
도 4b는 실시예에 따른 금속배선 형성 방법 중 절연층이 식각된 후의 반도체 소자의 형태를 도시한 측단면도.
도 4c는 실시예에 따른 금속배선 형성 방법 중 절연층 위에 금속층이 적층된 후의 반도체 소자의 형태를 도시한 측단면도.
도 4d는 실시예에 따른 금속배선이 완성된 후의 반도체 소자의 형태를 도시한 측단면도.
도 5는 실시예에 따른 반도체 소자용 마스크 패턴의 구조를 도시한 상면도 및 투과율을 측정한 그래프.
도 6은 실시예에 따른 반도체 소자용 마스크 패턴의 구조를 도시한 측단면도.
Claims (10)
- 광을 투과시키는 제1층;컨택홀, 비아홀 또는 트렌치가 형성되지 않는 반도체 소자의 절연층 영역에 대응되어 상기 제1층 위에 형성되고, 더미 패턴을 이루어 빛의 일부를 투과시키는 제2층; 및상기 컨택홀, 비아홀 또는 트렌치가 형성될 상기 절연층 영역에 대응되는 영역이 개구되고, 상기 더미 패턴 및 상기 개구 영역을 제외한 상기 반도체 소자 영역에 대응되어 상기 제1층 위에 형성되며, 상기 제2층보다 투과율이 낮은 제3층을 포함하는 반도체 소자용 마스크 패턴.
- 제1항에 있어서, 상기 더미 패턴은다수의 개구 패턴으로서, 패턴 영역이 작게 조정되어 고스트 이미지를 만드는 것을 특징으로 하는 반도체 소자용 마스크 패턴.
- 삭제
- 제1항에 있어서,상기 제1층은 석영을 포함하여 이루어지고,상기 제2층은 몰리브덴, 실리콘 중 하나 이상을 포함하여 이루어지고, 주사 되는 광의 20％ 내지 30％의 투과율을 가지는 것을 특징으로 하는 반도체 소자용 마스크 패턴.
- 제4항에 있어서, 상기 제3층은크롬, 니켈 중 하나 이상을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자용 마스크 패턴.
- 기판, 반도체 소자층을 포함하는 하부 구조물 위에 절연층이 형성되는 단계;상기 절연층 위에 감광 물질이 도포되는 단계;컨택, 비아, 메탈 라인 중 하나 이상을 포함하는 금속배선용 트렌치와 동일한 형태의 트렌치 및 더미 트렌치와 동일한 형태의 트렌치를 포함하는 포토 레지스트 패턴이, 제1항 또는 제2항에 의한 반도체 소자용 마스크 패턴을 이용한 노광 및 현상 공정을 통하여 형성되는 단계;상기 포토 레지스트 패턴을 이용하여 상기 절연층을 식각함으로써, 상기 절연층에 상기 금속배선용 트렌치 및 상기 금속배선용 트렌치가 형성되지 않은 상기 절연층 영역에 상기 금속배선용 트렌치보다 작은 깊이의 더미 트렌치가 형성되는 단계;상기 금속배선용 트렌치 및 상기 더미 트렌치가 형성된 상기 절연층 위에 금속층이 형성되는 단계; 및상기 더미 트렌치의 깊이만큼 상기 금속층이 제거되는 단계를 포함하는 금속배선 형성 방법.
- 삭제
- 삭제
- 제6항에 있어서, 상기 금속층은평탄화 공정을 통하여 제거되는 것을 특징으로 하는 금속배선 형성 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080049172A KR100959457B1 (ko) | 2008-05-27 | 2008-05-27 | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080049172A KR100959457B1 (ko) | 2008-05-27 | 2008-05-27 | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090123203A KR20090123203A (ko) | 2009-12-02 |
| KR100959457B1 true KR100959457B1 (ko) | 2010-05-25 |
Family
ID=41685478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080049172A KR100959457B1 (ko) | 2008-05-27 | 2008-05-27 | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100959457B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102491883B1 (ko) | 2018-01-18 | 2023-01-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| KR0183852B1 (ko) * | 1996-05-15 | 1999-04-15 | 김광호 | 포토레지스트 열적흐름의 경계효과 보정방법 |
| KR20040038139A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 콘택 플러그 형성방법 |
-
2008
- 2008-05-27 KR KR1020080049172A patent/KR100959457B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| KR0183852B1 (ko) * | 1996-05-15 | 1999-04-15 | 김광호 | 포토레지스트 열적흐름의 경계효과 보정방법 |
| KR20040038139A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 콘택 플러그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090123203A (ko) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5972569A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| KR100901054B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| JP3420089B2 (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| KR100959457B1 (ko) | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 | |
| JP2010118529A (ja) | 半導体素子の製造方法 | |
| US7339272B2 (en) | Semiconductor device with scattering bars adjacent conductive lines | |
| JP2008078316A (ja) | パターン形成方法 | |
| JP2001083688A (ja) | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 | |
| US6653238B2 (en) | Method for forming semiconductor device having high-density contacts | |
| KR100752180B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US6469775B1 (en) | Reticle for creating resist-filled vias in a dual damascene process | |
| JP2005072403A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| JP2006293376A (ja) | 位相シフトマスク | |
| JP2006108571A (ja) | 半導体装置 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100713553B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100868634B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100709453B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| KR20050002311A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20090201474A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| JP2014229756A (ja) | 平坦化方法 | |
| KR20020060334A (ko) | 균일성을 갖는 웨이퍼의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |