JP2001083688A - フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 - Google Patents

フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法

Info

Publication number
JP2001083688A
JP2001083688A JP2000183206A JP2000183206A JP2001083688A JP 2001083688 A JP2001083688 A JP 2001083688A JP 2000183206 A JP2000183206 A JP 2000183206A JP 2000183206 A JP2000183206 A JP 2000183206A JP 2001083688 A JP2001083688 A JP 2001083688A
Authority
JP
Japan
Prior art keywords
alignment accuracy
accuracy measurement
pattern
measurement mark
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000183206A
Other languages
English (en)
Inventor
Reiko Hinogami
麗子 日野上
Hideo Nakagawa
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2000183206A priority Critical patent/JP2001083688A/ja
Publication of JP2001083688A publication Critical patent/JP2001083688A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 下層の導電膜パターンに形成されているアラ
イメント精度計測マークを複数回利用できるようにす
る。 【解決手段】 フォトマスク101は、レジスト膜にメ
インパターンを形成するためのメインパターン部101
Aと、レジスト膜に、該レジスト膜が現像されたときに
該レジスト膜を貫通しない断面形状を有するアライメン
ト精度計測マークを形成するためのアライメントマーク
部101Bとを備えている。メインパターン部101A
には、レジスト膜にコンタクトホールを形成するための
コンタクトホール形成用開口部101aが形成されてい
る。アライメントマーク部101Bには、露光光の解像
限界(結像限界)程度以下の開口径(最小幅)を持つ微
細な開口部101bが方形枠状に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体プロセスの
フォトリソグラフィー工程に用いられるフォトマスク、
並びに該フォトマスクを用いる、レジストパターンの形
成方法、アライメント精度計測方法及び半導体装置の製
造方法に関する。
【0002】
【従来の技術】半導体プロセスのフォトリソグラフィー
工程においては、下層の膜に形成されている下層パター
ンと、上層の膜に形成される上層パターンとの位置ずれ
を防止するために、下層パターンに形成されている第1
のアライメント精度計測マークと、上層パターンを形成
するためのレジストパターンに形成されている第2のア
ライメント精度計測マークとの間の位置ずれの判定を行
なっている。第2のアライメント精度計測マークの第1
のアライメント精度計測マークに対する位置ずれ量が許
容範囲内であるときには、該レジストパターンを用いて
上層の膜に対してエッチングを行なって上層パターンを
形成する一方、第2のアライメント精度計測マークの第
1のアライメント精度計測マークに対する位置ずれ量が
許容範囲外であるときには、該レジストパターンを作成
し直すのが通常である。
【0003】以下、第1の従来例として、下層の層間絶
縁膜にコンタクトホールの下部を形成すると共に、上層
の層間絶縁膜にコンタクトホールの下部と連通するコン
タクトホールの上部を形成する方法について説明する
が、その前提として、下層の層間絶縁膜にコンタクトホ
ールの下部を形成し且つ上層の層間絶縁膜にコンタクト
ホールの上部を形成する必要性について説明する。
【0004】半導体集積回路の高集積化の進展に伴っ
て、層間絶縁膜に、開口径が小さく且つ深さが大きいつ
まりアスペクト比が高いコンタクトホール又は配線パタ
ーンなどからなる高アスペクト比の開口部を形成するこ
とが望まれ、高アスペクト比の開口部を形成できる技
術、例えば高アスペクト比を有する開口部の底部をエッ
チングできるようなエッチングガス及びプラズマエッチ
ング装置の開発などが進められている。
【0005】ところが、コンタクトホールのアスペクト
比が極めて高くなってくると、現在開発されているドラ
イエッチング技術では、対応することができなくなって
きた。つまり、プラズマ中のイオンがコンタクトホール
の底部に到達できなくなる程度にまでアスペクト比が高
くなってくると、無限大のエッチング時間を掛けてドラ
イエッチングを行なってもコンタクトホールの底部をエ
ッチングすることができなくなる。言い換えると、無限
大のエッチング時間を掛けてドライエッチングを行なっ
ても、エッチングすることができない限界アスペクト比
が存在する。例えば、現在のドライエッチング技術にお
いては、限界アスペクト比は約6である。つまり、コン
タクトホールの開口径が0.2μmのときにドライエッ
チングをすることができるホールの深さの限界は1.8
μm程度であるから、現在のエッチング技術によると、
開口径が0.2μmのときに、深さが1.8μmよりも
大きいコンタクトホールを形成することは困難である。
【0006】ところが、一方では、半導体集積回路の一
層の微細化の要求に対応するため、層間絶縁膜に、限界
アスペクト比以上の深さを持つコンタクトホールを形成
することが望まれている。
【0007】そこで、層間絶縁膜を下層の層間絶縁膜と
上層の層間絶縁膜とに分けて堆積すると共に、下層の層
間絶縁膜及び上層の層間絶縁膜の同じ位置に、限界アス
ペクト比以下の深さを持つコンタクトホールをそれぞれ
形成し、下層の層間絶縁膜に形成されたコンタクトホー
ルの下部と、上層の層間絶縁膜に形成されたコンタクト
ホールの上部とによって1つのコンタクトホールを形成
する方法が望まれる。この場合、下層の層間絶縁膜の膜
厚及び上層の層間絶縁膜の膜厚は、それぞれ、下層及び
上層の層間絶縁膜に形成されるコンタクトホールのアス
ペクト比が限界アスペクト比以下になるように設定す
る。
【0008】以下、第1の従来例について、図11
(a)〜(c)及び図12(a)〜(c)を参照しなが
ら説明する。尚、図11(a)、(c)及び図12
(a)〜(c)において、破断線よりも右側の部分は、
配線パターン及びコンタクトホールなどが形成されるメ
インパターン領域(素子形成領域)であり、破断線より
も左側の部分はアライメント精度計測マークが形成され
るアライメント精度計測マーク領域を示している。
【0009】まず、図11(a)に示すように、半導体
基板10の上に形成されている下地の絶縁膜11の上
に、金属配線又はゲート電極などからなる配線パターン
12を形成する。この場合、配線パターン12には、凹
状部からなる第1のアライメント精度計測マーク13を
形成しておく。次に、配線パターン12の上に下層の層
間絶縁膜14を堆積した後、該下層の層間絶縁膜14の
上に第1のレジスト膜を形成し、その後、該第1のレジ
スト膜に対して、フォトマスク15を用いて露光した
後、現像を行なって、第1のレジストパターン16を形
成する。尚、第1のレジストパターン16には、第1の
アライメント精度計測マーク13と対応する位置に、第
1のアライメント精度計測マーク13よりも一回り小さ
い平面形状を有する凸状部からなる第2のアライメント
精度計測マーク17を形成しておく。
【0010】次に、図11(b)に示すように、第2の
アライメント精度計測マーク17の第1のアライメント
精度計測マーク13に対する位置ずれの判定を行なう。
位置ずれの判定は、半導体基板10の上面を光学的測定
装置で観察すると、下層の層間絶縁膜14が可視光領域
において透明であるため、配線パターン12及び第1の
レジストパターン16のそれぞれの形状を認識すること
ができる。従って、第1のアライメント精度計測マーク
13のエッジと第2のアライメント精度計測マーク17
のエッジとのX方向の距離及びY方向の距離(位置ずれ
量)をそれぞれ測定することが可能であるから、第2の
アライメント精度計測マーク17の第1のアライメント
精度計測マーク13に対する位置ずれの良否の判定を行
なうことができる。
【0011】第2のアライメント精度計測マーク17の
第1のアライメント精度計測マーク13に対する位置ず
れ量が許容範囲内であると判定されると、下層の層間絶
縁膜14に対して第1のレジストパターン16をマスク
としてエッチングを行なって、図11(c)に示すよう
に、下層の層間絶縁膜14にコンタクトホールの下部1
8を形成した後、該コンタクトホールの下部18に第1
の金属膜を埋め込んで、コンタクトの下部19を形成す
る。この場合、アライメント精度計測マーク領域におい
ては、下層の層間絶縁膜14における第2のアライメン
ト精度計測マーク17の周辺部領域、つまり第1のアラ
イメント精度計測マーク13の周縁部領域に開口部が形
成されるため、該開口部にも第1の金属膜20が埋め込
まれる。
【0012】次に、図12(a)に示すように、下層の
層間絶縁膜14の上に上層の層間絶縁膜21を堆積した
後、該上層の層間絶縁膜21の上に第2のレジスト膜を
形成し、その後、該第2のレジスト膜に対して、前回と
同じフォトマスク15を用いて露光した後、現像を行な
って、第2のレジストパターン22を形成する。この場
合にも、第2のレジストパターン22には、第2のアラ
イメント精度計測マーク17と同じ大きさの凸状部から
なる第3のアライメント精度計測マーク23が形成され
る。
【0013】ところが、前述したように、第1のアライ
メント精度計測マーク13の周縁部領域に第1の金属膜
20が埋め込まれているため、半導体基板10の上面を
光学的測定装置で観察しても、第1のアライメント精度
計測マーク13のエッジを認識することができないの
で、第3のアライメント精度計測マーク23の第1のア
ライメント精度計測マーク13に対する位置ずれ量を測
定することはできない。
【0014】そこで、やむを得ず、第3のアライメント
精度計測マーク23の第1のアライメント精度計測マー
ク13に対する位置ずれの良否の判定を行なうことな
く、上層の層間絶縁膜21に対して第2のレジストパタ
ーン22をマスクとしてエッチングを行なって、図12
(b)に示すように、上層の層間絶縁膜21にコンタク
トホールの上部24を形成した後、該コンタクトホール
の上部24に第2の金属膜を埋め込んで、コンタクトの
上部25を形成する。この場合、上層の層間絶縁膜21
における第3のアライメント精度計測マーク23の周辺
部領域にも第2の金属膜26が埋め込まれる。
【0015】以下、第2の従来例として、下層の配線パ
ターンの上に堆積された下層の層間絶縁膜にコンタクト
ホールを形成すると共に、上層の層間絶縁膜にコンタク
トホールと連通する配線溝を形成する方法について、図
13(a)〜(d)を参照しながら説明する。尚、図1
3(a)〜(d)において、破断線よりも右側の部分
は、配線パターン及びコンタクトホールなどが形成され
るメインパターン領域(素子形成領域)であり、破断線
よりも左側の部分はアライメント精度計測マークが形成
されるアライメント精度計測マーク領域を示している。
【0016】まず、図13(a)に示すように、半導体
基板30の上に形成されている下地の絶縁膜31の上
に、金属配線又はゲート電極などからなる配線パターン
32を形成する。この場合、配線パターン32には、凹
状部からなる第1のアライメント精度計測マーク33を
形成しておく。次に、配線パターン32の上に下層の層
間絶縁膜34を堆積した後、該下層の層間絶縁膜34の
上に第1のレジスト膜を形成し、その後、該第1のレジ
スト膜に対して、第1のフォトマスク35を用いて露光
した後、現像を行なって、第1のレジストパターン36
を形成する。尚、第1のレジストパターン36には、第
1のアライメント精度計測マーク33と対応する位置
に、第1のアライメント精度計測マーク33よりも一回
り小さい平面形状を有する凸状部からなる第2のアライ
メント精度計測マーク37を形成しておくと共に、第2
のアライメント精度計測マーク37と異なる位置に第1
のアライメント精度計測マーク33と同程度の平面形状
を有する島状部38を形成しておく。
【0017】次に、第1の従来例と同様、第2のアライ
メント精度計測マーク37の第1のアライメント精度計
測マーク33に対する位置ずれの判定を行なって、第2
のアライメント精度計測マーク37の第1のアライメン
ト精度計測マーク33に対する位置ずれ量が許容範囲内
であると判定されると、下層の層間絶縁膜34に対して
第1のレジストパターン36をマスクとしてエッチング
を行なって、図13(b)に示すように、下層の層間絶
縁膜34にコンタクトホール39を形成した後、該コン
タクトホール39に第1の金属膜を埋め込んで、コンタ
クト40を形成する。
【0018】この場合、アライメント精度計測マーク領
域においては、第1のアライメント精度計測マーク33
の周縁部領域に開口部が形成されるため、該開口部に第
1の金属膜41が埋め込まれるが、第1のレジストパタ
ーン36に島状部38が形成されているため、第1の金
属膜41に凹状部からなる第3のアライメント精度計測
マーク42が形成される。
【0019】次に、図13(c)に示すように、下層の
層間絶縁膜34の上に上層の層間絶縁膜43を堆積した
後、該上層の層間絶縁膜43の上に第2のレジスト膜を
形成し、その後、該第2のレジスト膜に対して、第2の
フォトマスク44を用いて露光した後、現像を行なっ
て、第2のレジストパターン45を形成する。尚、第2
のレジストパターン45における第3のアライメント精
度計測マーク42と対応する位置に、該第3のアライメ
ント精度計測マーク42よりも一回り小さい平面形状を
有する凸状部からなる第4のアライメント精度計測マー
ク46を形成しておく。
【0020】次に、第1の従来例と同様、第4のアライ
メント精度計測マーク46の第3のアライメント精度計
測マーク42に対する位置ずれの判定を行なって、第4
のアライメント精度計測マーク46の第1のアライメン
ト精度計測マーク42に対する位置ずれ量が許容範囲内
であると判定されると、上層の層間絶縁膜43に対して
第2のレジストパターン45をマスクとしてエッチング
を行なって、図13(d)に示すように、上層の層間絶
縁膜43に配線溝47を形成した後、該配線溝47に第
2の金属膜を埋め込んで、埋め込み配線48を形成す
る。
【0021】
【発明が解決しようとする課題】ところが、第1の従来
例においては、第3のアライメント精度計測マーク23
の第1のアライメント精度計測マーク13に対する位置
ずれの判定を行なうことなく、上層の層間絶縁膜21に
対して第2のレジストパターン22をマスクとしてエッ
チングを行なうため、図12(c)に示すように、上層
の層間絶縁膜21に形成されるコンタクトホールの上部
24が、下層の層間絶縁膜14に形成されるコンタクト
ホールの下部18に対して位置ずれを起こし、これによ
り、コンタクトの上部25がコンタクトの下部19に対
して位置ずれを起こしてしまうことがある。このため、
コンタクトの下部19とコンタクトの上部25とからな
るコンタクトにおいては、抵抗値が増大したり断線した
りしてしまうという問題が発生する。
【0022】また、第2の従来例においては、埋め込み
配線48のコンタクト40に対する位置ずれは起こらな
いが、第1のアライメント精度計測マーク33と対応す
る位置に第2のアライメント精度計測マーク37を形成
すると共に、第3のアライメント精度計測マーク42と
対応する位置に第4のアライメント精度計測マーク46
を形成する必要があるため、アライメント精度計測マー
ク領域の占める面積が大きくなり、これに伴って、フォ
トマスクにおけるメインパターン領域の占める面積が低
減してしまうという問題がある。
【0023】以上説明したように、第1の従来例のよう
に同一のフォトマスクを複数回用いてパターン露光を行
なって複数のレジストパターンを形成しようとすると、
2回目以降のパターン露光により形成されるレジストパ
ターンの位置ずれを確認することができないという問題
があり、また第2の従来例のように異なるフォトマスク
を用いてパターン露光を行なって複数のレジストパター
ンを形成する場合には、フォトマスク毎にアライメント
精度計測マークの位置を変えなければならないのでアラ
イメント精度計測マーク領域の面積が大きくなってしま
うという問題がある。
【0024】ところで、第1の従来例の問題点及び第2
の従来例の問題点を検討すると、第1の従来例及び第2
の従来例には、第1層目の導電膜からなる第1の導電膜
パターン(第1の従来例における配線パターン12又は
第2の従来例における配線パターン32)に形成されて
いるアライメント精度計測マークは、第2層目の導電膜
からなる第2の導電膜パターン(第1の従来例における
コンタクトの下部19又は第2の従来例におけるコンタ
クト39)を形成するためのレジストパターンの位置ず
れの判定には用いることができるが、第3層目の導電膜
からなる第3の導電膜パターン(第1の従来例における
コンタクトの状部25又は第2の従来例における埋め込
み配線48)を形成するためのレジストパターンの位置
ずれの判定には用いることができないという共通の課題
を有している。
【0025】言い換えると、第1の従来例及び第2の従
来例は、下層の導電膜パターンに形成されているアライ
メント精度計測マークを複数回利用することができない
という共通の課題を有している。
【0026】前記に鑑み、本発明は、下層の導電膜パタ
ーンに形成されているアライメント精度計測マークを複
数回利用できるようにすることを目的とし、具体的に
は、第1層目の導電膜からなる第1の導電膜パターンに
形成されているアライメント精度計測マークを、第2層
目の導電膜からなる第2の導電膜パターンを形成するた
めのレジストパターンの位置ずれの判定のみならず、第
3層目の導電膜からなる第3の導電膜パターンを形成す
るためのレジストパターンの位置ずれの判定にも利用で
きるようにすることを目的とする。
【0027】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、レジスト膜に、該レジスト膜を現像した
ときに該レジスト膜を貫通しない断面形状を有するアラ
イメント精度計測マークを形成することにより、下層の
導電膜パターンに形成されているアライメント精度計測
マークが導電膜により埋まらないようにするものであ
る。
【0028】具体的には、本発明に係るフォトマスク
は、レジスト膜からなるレジストパターンを形成する際
に用いられるフォトマスクであって、レジスト膜にメイ
ンパターンを形成するためのメインパターン部と、レジ
スト膜に、該レジスト膜が現像されたときに該レジスト
膜を貫通しない断面形状を有するアライメント精度計測
マークを形成するためのアライメントマーク部とを備え
ている。
【0029】レジスト膜に対して、本発明に係るフォト
マスクを用いてパターン露光した後に現像を行なってレ
ジストパターンを形成すると、該レジストパターンに
は、レジスト膜を貫通しない断面形状を有するアライメ
ント精度計測マークが形成されるため、該レジストパタ
ーンを用いて絶縁膜をエッチングすると、該絶縁膜にお
けるアライメント精度計測マークと対応する部位には開
口部が形成されない。このため、該絶縁膜の上に上層の
導電膜を堆積したときに、該絶縁膜におけるレジストパ
ターンのアライメント精度計測マークと対応する部位に
は上層の導電膜が埋め込まれないので、下層の導電膜に
形成されているアライメント精度計測マークを光学的に
観察することができる。つまり、絶縁膜の上に上層の導
電膜を堆積した後においても、下層の導電膜に形成され
ているアライメント精度計測マークを光学的に観察でき
るので、上層の導電膜の上に堆積される絶縁膜をパター
ニングするためのレジストパターンの位置ずれを判定す
る際に、下層の導電膜に形成されているアライメント精
度計測マークを再び利用することが可能になる。
【0030】本発明に係るフォトマスクにおいて、アラ
イメントマーク部は、露光光の解像限界程度以下の開口
幅を持つ微細な開口パターンを有していることが好まし
い。
【0031】このようにすると、現像されたレジスト膜
に凹状部からなるアライメント精度計測マークを形成す
ることができる。このため、現像されたレジスト膜から
なるレジストパターンを用いて絶縁膜をエッチングした
ときに、該絶縁膜におけるレジストパターンのアライメ
ント精度計測マークと対応する部位には、開口部が形成
されず導電膜が埋め込まれないので、該絶縁膜の下側の
導電膜パターンに形成されているアライメント精度計測
マークを光学的に観察することができる。
【0032】本発明に係るフォトマスクにおいて、メイ
ンパターン部はハーフトーン型位相シフトマスクからな
り、アライメントマーク部は、露光光を減衰させず且つ
位相差を与えることなく通過させる複数の非遮光部と、
露光光を減衰させ且つ位相を反転させて通過させる複数
の遮光部とが交互に形成されてなる位相シフトマスク領
域を有していることが好ましい。
【0033】このようにすると、位相シフトマスク領域
を通過する光のエネルギーと位相シフトマスク領域の周
辺部を通過する光のエネルギーとの差に基づいて、現像
されたレジスト膜に、段差部を有するアライメント精度
計測マークを形成することができる。このため、現像さ
れたレジスト膜からなるレジストパターンを用いて絶縁
膜をエッチングしたときに、該絶縁膜におけるレジスト
パターンのアライメント精度計測マークと対応する部位
には、開口部が形成されず上層の導電膜が埋め込まれな
いので、下層の導電膜に形成されているアライメント精
度計測マークを光学的に観察することができる。
【0034】本発明に係るフォトマスクにおいて、メイ
ンパターン部はハーフトーン型位相シフトマスクからな
り、アライメントマーク部は、ハーフトーン型フォトマ
スクに形成されている遮光膜を有していることが好まし
い。
【0035】このようにすると、ハーフトーン型フォト
マスクに形成されている遮光膜を通過する光のエネルギ
ーと遮光膜の周辺部を通過する光のエネルギーとの差に
基づいて、現像されたレジスト膜に、段差部を有するア
ライメント精度計測マークを形成することができる。こ
のため、現像されたレジスト膜からなるレジストパター
ンを用いて絶縁膜をエッチングしたときに、該絶縁膜に
おけるレジストパターンのアライメント精度計測マーク
と対応する部位には、開口部が形成されず導電膜が埋め
込まれないので、該絶縁膜の下側の導電膜パターンに形
成されているアライメント精度計測マークを光学的に観
察することができる。
【0036】本発明に係るレジストパターンの形成方法
は、素子形成領域とは異なるアライメントマーク形成領
域に第1のアライメント精度計測マークを有する導電膜
パターンの上に絶縁膜を介してレジスト膜を形成する工
程と、レジスト膜にフォトマスクを介して露光光を照射
した後、レジスト膜を現像することにより、レジスト膜
の素子形成領域にメインパターンを形成すると共に、レ
ジスト膜のアライメントマーク形成領域に、レジスト膜
を貫通しない断面形状を有する第2のアライメント精度
計測マークを形成する工程とを備えている。
【0037】本発明に係るレジストパターンの形成方法
によると、レジスト膜のアライメントマーク形成領域
に、レジスト膜を貫通しない断面形状を有するアライメ
ント精度計測マークを形成するため、該レジスト膜から
なるレジストパターンを用いて絶縁膜をエッチングする
と、該絶縁膜におけるアライメント精度計測マークと対
応する部位には開口部が形成されない。このため、該絶
縁膜の上に上層の導電膜を堆積したときに、該絶縁膜に
おけるレジストパターンのアライメント精度計測マーク
と対応する部位には上層の導電膜が埋め込まれないの
で、下層の導電膜に形成されているアライメント精度計
測マークを光学的に観察することができる。つまり、絶
縁膜の上に上層の導電膜を堆積した後においても、下層
の導電膜に形成されているアライメント精度計測マーク
を光学的に観察できるので、上層の導電膜の上に堆積さ
れる絶縁膜をパターニングするためのレジストパターン
の位置ずれを判定する際に、下層の導電膜に形成されて
いるアライメント精度計測マークを再び利用することが
可能になる。
【0038】本発明に係るレジストパターンの形成方法
において、第2のアライメント精度計測マークの平面形
状は第1のアライメント精度計測マークの平面形状より
も小さいと共に、上方から見たときに第2のアライメン
ト精度計測マークは第1のアライメント精度計測マーク
の内部領域に形成されていることが好ましい。
【0039】このようにすると、第1のアライメント精
度計測マークと第2のアライメント精度計測マークとの
位置関係を光学的に計測できるので、第2のアライメン
ト精度計測マークの第1のアライメント精度計測マーク
に対する位置ずれを確実に計測することができる。
【0040】本発明に係るレジストパターンの形成方法
において、第2のアライメント精度計測マークは、レジ
スト膜に形成された凹状部からなることが好ましい。
【0041】このようにすると、現像されたレジスト膜
からなるレジストパターンを用いて絶縁膜をエッチング
したときに、該絶縁膜におけるレジストパターンのアラ
イメント精度計測マークと対応する部位には、開口部が
形成されず上層の導電膜が埋め込まれないので、下層の
導電膜に形成されているアライメント精度計測マークを
光学的に観察することができる。
【0042】本発明に係るレジストパターンの形成方法
において、第2のアライメント精度計測マークは、レジ
スト膜に形成された段差部を有していることが好まし
い。
【0043】このようにすると、現像されたレジスト膜
からなるレジストパターンを用いて絶縁膜をエッチング
したときに、該絶縁膜におけるレジストパターンのアラ
イメント精度計測マークと対応する部位には、開口部が
形成されず上層の導電膜が埋め込まれないので、下層の
導電膜に形成されているアライメント精度計測マークを
光学的に観察することができる。
【0044】本発明に係るアライメント精度計測方法
は、素子形成領域とは異なるアライメントマーク形成領
域に第1のアライメント精度計測マークを有する導電膜
パターンの上に絶縁膜を介してレジスト膜を形成する工
程と、レジスト膜にフォトマスクを介して露光光を照射
した後、レジスト膜を現像することにより、レジスト膜
の素子形成領域にメインパターンを形成すると共に、レ
ジスト膜のアライメントマーク形成領域に、レジスト膜
を貫通しない断面形状を有する第2のアライメント精度
計測マークを形成する工程と、第1のアライメント精度
計測マークと第2のアライメント精度計測マークとの位
置関係を光学的に計測することにより、第2のアライメ
ント精度計測マークの第1のアライメント精度計測マー
クに対する位置ずれを計測する工程とを備えている。
【0045】本発明に係るアライメント精度計測方法に
よると、レジスト膜のアライメントマーク形成領域に、
レジスト膜を貫通しない断面形状を有するアライメント
精度計測マークを形成するため、該レジスト膜からなる
レジストパターンを用いて絶縁膜をエッチングすると、
該絶縁膜におけるアライメント精度計測マークと対応す
る部位には開口部が形成されない。このため、該絶縁膜
の上に上層の導電膜を堆積したときに、該絶縁膜におけ
るレジストパターンのアライメント精度計測マークと対
応する部位には上層の導電膜が埋め込まれないので、下
層の導電膜に形成されているアライメント精度計測マー
クを光学的に観察することができる。従って、第1のア
ライメント精度計測マークと第2のアライメント精度計
測マークとの位置関係を光学的に計測することにより、
第2のアライメント精度計測マークの第1のアライメン
ト精度計測マークに対する位置ずれを確実に計測するこ
とができる。
【0046】本発明に係る半導体装置の製造方法は、半
導体基板上に、第1の導電膜からなり、第1のアライメ
ント精度計測マークを有する第1の導電膜パターンを形
成する工程と、第1の導電膜パターンの上に第1の絶縁
膜を形成する工程と、第1の絶縁膜の上に第1のレジス
ト膜を形成する工程と、第1のレジスト膜に第1のフォ
トマスクを介して露光光を照射した後、第1のレジスト
膜を現像することにより、第1のレジスト膜からなり、
第1のアライメント精度計測マークと対応する部位に、
第1のレジスト膜を貫通しない断面形状を持つ第2のア
ライメント精度計測マークを有する第1のレジストパタ
ーンを形成する工程と、第2のアライメント精度計測マ
ークの第1のアライメント精度計測マークに対する位置
ずれ量を光学的に計測し、位置ずれ量が許容範囲内であ
るときに、第1の絶縁膜に対して第1のレジストパター
ンをマスクとしてエッチングを行なって、第1の絶縁膜
からなる第1の絶縁膜パターンを形成する工程と、第1
の絶縁膜パターンの上に第2の導電膜を堆積して、該第
2の導電膜からなる第2の導電膜パターンを形成する工
程と、第2の導電膜パターンの上に第2の絶縁膜を形成
する工程と、第2の絶縁膜の上に第2のレジスト膜を形
成する工程と、第2のレジスト膜に第2のフォトマスク
を介して露光光を照射した後、第2のレジスト膜を現像
することにより、第2のレジスト膜からなり、第1のア
ライメント精度計測マークと対応する部位に、第2のレ
ジスト膜を貫通しない断面形状を持つ第3のアライメン
ト精度計測マークを有する第2のレジストパターンを形
成する工程と、第3のアライメント精度計測マークの第
1のアライメント精度計測マークに対する位置ずれ量を
光学的に計測し、位置ずれ量が許容範囲内であるとき
に、第2の絶縁膜に対して第2のレジストパターンをマ
スクとしてエッチングを行なって、第2の絶縁膜からな
る第2の絶縁膜パターンを形成する工程と、第2の絶縁
膜パターンの上に第3の導電膜を堆積して、該第3の導
電膜からなる第3の導電膜パターンを形成する工程とを
備えている。
【0047】本発明に係る半導体装置の製造方法による
と、第2のアライメント精度計測マークの第1のアライ
メント精度計測マークに対する位置ずれ量を光学的に計
測することにより、第1のレジストパターンの位置ずれ
を判定すると共に、第3のアライメント精度計測マーク
の第1のアライメント精度計測マークに対する位置ずれ
量を光学的に計測することにより、第2のレジストパタ
ーンの位置ずれを判定するため、第2のアライメント精
度計測マークと第3のアライメント精度計測マークとを
ほぼ同じ位置に形成することができる。
【0048】このため、第1のフォトマスク及び第2の
フォトマスクとして同一のマスクを用いることができ
る。また、第1のフォトマスクと第2のフォトマスクと
が異なるマスクの場合には、第1及び第2のフォトマス
クにおけるアライメント精度計測マーク領域の面積を低
減することができるので、第1及び第2のフォトマスク
におけるメインパターン領域の面積を増大することがで
きる。
【0049】本発明に係る半導体装置の製造方法におい
て、第1のフォトマスクはコンタクトホール形成用開口
部を有し、第2のフォトマスクは配線溝形成用開口部を
有し、第1の絶縁膜パターンにはコンタクトホールが形
成されており、第2の導電膜パターンはコンタクトホー
ルに形成されたコンタクトを有し、第2の絶縁膜パター
ンには、コンタクトホールと連通する配線溝が形成され
ており、第3の導電膜は配線溝に形成された埋め込み配
線を有していることが好ましい。
【0050】このようにすると、ダマシン構造を有する
多層配線を形成するためのフォトマスクにおけるメイン
パターン領域の面積を増大することができる。
【0051】本発明に係る半導体装置の製造方法におい
て、第1のフォトマスク及び第2のフォトマスクは、同
一のマスクであってコンタクトホール形成用開口部を有
し、第1の絶縁膜パターンにはコンタクトホールの下部
が形成されており、第2の導電膜パターンはコンタクト
ホールの下部に形成されたコンタクトの下部を有し、第
2の絶縁膜パターンには、コンタクトホールの下部と連
通するコンタクトホールの上部が形成されており、第3
の導電膜パターンはコンタクトの上部に形成されたコン
タクトの上部を有していることが好ましい。
【0052】このようにすると、同一のフォトマスクを
用いて、限界アスペクト比を超える深さを持つコンタク
トホールを、第1の絶縁膜パターンに形成されたコンタ
クトホールの下部と第2の絶縁膜パターンに形成された
コンタクトホールの上部との位置ずれを招くことなく形
成することができる。
【0053】
【発明の実施の形態】(第1の実施形態)以下、第1の
実施形態に係るフォトマスクについて、図1(a)〜
(d)を参照しながら説明する。尚、図1(a)〜
(d)において、破断線よりも右側の部分は、配線パタ
ーン及びコンタクトホールなどが形成されるメインパタ
ーン領域(素子形成領域)を示し、破断線よりも左側の
部分はアライメント精度計測マークが形成されるアライ
メント精度計測マーク領域を示している。
【0054】図1(a)は、第1の実施形態に係るフォ
トマスク101の平面構造を示し、図1(b)は、図1
(a)におけるIb−Ib線の断面構造を示し、図1
(c)は、フォトマスク101を用いてレジストパター
ンを形成したときの断面構造を示し、図1(d)は、フ
ォトマスク101を用いてレジストパターンを形成した
ときの平面構造を示している。
【0055】図1(a)、(b)に示すように、フォト
マスク101は、レジスト膜にメインパターンを形成す
るためのメインパターン部101Aと、レジスト膜に、
該レジスト膜が現像されたときに該レジスト膜を貫通し
ない断面形状を有するアライメント精度計測マークを形
成するためのアライメントマーク部101Bとを備えて
いる。
【0056】メインパターン部101Aには、レジスト
膜にコンタクトホールを形成するためのコンタクトホー
ル形成用開口部101aが形成されていると共に、アラ
イメントマーク部101Bには、露光光の解像限界(結
像限界)程度以下の開口径(最小幅)を持つ微細な開口
部101bが方形枠状に形成されている。尚、第1の実
施形態においては、メインパターン部101Aには、コ
ンタクトホール形成用開口部101aが形成されている
が、これに代えて、配線溝を形成するための配線溝形成
用開口部が形成されていてもよい。
【0057】図1(c)に示すように、半導体基板11
0の上に堆積されている被エッチング膜111の上にレ
ジスト膜112を形成し、該レジスト膜112に対して
第1の実施形態に係るフォトマスク101を介して露光
光を照射してパターン露光を行なった後、パターン露光
されたレジスト膜112を現像すると、図1(c)、
(d)に示すように、レジスト膜112におけるメイン
パターン領域にはコンタクトホール113が形成される
と共に、レジスト膜112におけるアライメント精度計
測マーク領域には、レジスト膜112を貫通しない断面
形状を有する方形枠状のアライメント精度計測マーク1
14が形成される。
【0058】フォトマスク101に形成されている微細
な開口部101bの開口径としては、プロセスの条件に
よっても異なるが、メインパターン領域に形成されるコ
ンタクトホール113の最小径H0 が0.2μmである
ときには、該最小径H0 の60%〜90%程度であるこ
とが好ましい。その理由は次の通りである。すなわち、
フォトマスク101の微細な開口部101bの開口径が
コンタクトホール113の最小径H0 の60%未満であ
ると、レジスト膜112にマスクパターン101Bが殆
ど転写されないため、アライメント精度計測マーク11
4を光学的測定装置により認識することが困難になるか
らである。これに対して、フォトマスク101の微細な
開口部101bの開口径がコンタクトホール113の最
小径H0の90%を超えると、アライメント精度計測マ
ーク114が凹状溝にならず、レジスト膜112に方形
枠状の開口部が形成されてしまい、被エッチング膜11
1に対してエッチングを行なったときに、被エッチング
膜111のアライメント精度計測マーク領域に開口部が
形成されてしまうためである。
【0059】図2(a)は、第1の実施形態の第1の変
形例に係るフォトマスクのアライメントマーク部102
Bの平面構造を示しており、該アライメントマーク部1
02Bには、露光光の解像限界程度以下の開口幅を持つ
方形枠状のスペースパターン102bが形成されてい
る。このようにすると、レジストパターン112のアラ
イメント精度計測マーク領域には、第1の実施形態と同
様、方形枠状の凹状溝からなりレジストパターン112
を貫通しない断面形状を持つアライメント精度計測マー
ク114を形成することができる。
【0060】図2(b)は、第1の実施形態の第2の変
形例に係るフォトマスクのアライメントマーク部103
Bの平面構造を示しており、該アライメントマーク部1
03Bには、露光光の解像限界程度以下の開口径を持つ
微細な開口部103bがアレイ状に形成されている。こ
のようにすると、図示は省略しているが、レジスト膜1
12のアライメント精度計測マーク領域には、方形の凹
状部からなりレジスト112を貫通しない断面形状を持
つアライメント精度計測マークを形成することができ
る。
【0061】図2(c)は、第1の実施形態の第3の変
形例に係るフォトマスクのアライメントマーク部104
Bの平面構造を示しており、該アライメントマーク部1
04Bには、0次の干渉光のみを露光装置の集光レンズ
に入射させるようなラインアンドスペース104bが形
成されている。このようにすると、レジスト膜112の
アライメント精度計測マーク領域には、方形の凹状部か
らなりレジスト膜112を貫通しない断面形状を持つア
ライメント精度計測マークを形成することができる。こ
の場合、0次の干渉光のみを集光レンズに入射させる理
由は、1次の干渉光が混入すると、レジスト膜112に
到達する光のエネルギーが飛躍的に増大し、レジスト膜
112を部分的に貫通する(不完全に貫通する)アライ
メント精度計測マークが形成されてしまうからである。
【0062】(第2の実施形態)以下、第2の実施形態
に係るフォトマスクについて、図3(a)〜(d)、図
4(a)〜(d)及び図5(a)〜(c)を参照しなが
ら説明する。尚、図3(a)〜(d)において、破断線
よりも右側の部分は、配線パターン及びコンタクトホー
ルなどが形成されるメインパターン領域(素子形成領
域)を示し、破断線よりも左側の部分はアライメント精
度計測マークが形成されるアライメント精度計測マーク
領域を示している。
【0063】図3(a)は、第2の実施形態に係るフォ
トマスク201の平面構造を示し、図3(b)は、図3
(a)におけるIIIb−IIIb線の断面構造を示し、図3
(c)は、フォトマスク201を用いてレジストパター
ンを形成したときの断面構造を示し、図3(d)は、フ
ォトマスク201を用いてレジストパターンを形成した
ときの平面構造を示している。
【0064】フォトマスク201は、ハーフトーン型位
相シフトマスクからなり、図3(a)、(b)に示すよ
うに、レジスト膜にメインパターンを形成するためのメ
インパターン部201Aと、レジスト膜に、該レジスト
膜が現像されたときに凸状部からなるアライメント精度
計測マークを形成するためのアライメントマーク部20
1Bとを備えている。
【0065】メインパターン部201Aは、ハーフトー
ン型位相シフトマスクからなり、レジスト膜にコンタク
トホールを形成するためのコンタクトホール形成用開口
部201aが形成されている。尚、第2の実施形態にお
いては、メインパターン部201Aには、コンタクトホ
ール形成用開口部201aが形成されているが、これに
代えて、配線溝を形成するための配線溝形成用開口部が
形成されていてもよい。
【0066】アライメントマーク部201Bには位相シ
フトマスク領域201bが形成されており、該位相シフ
トマスク領域201bには、入射光を実質的に減衰させ
ず且つ位相差を生じさせずに通過させる複数の非遮光部
(図4(a)、(b)及び図5(a)においてハッチン
グを付していない部分)と、入射光を減衰させ且つ18
0度の位相差を生じさせて通過させる複数の遮光部(図
4(a)、(b)及び図5(a)において破線のハッチ
ングを付している部分)とがピッチpで交互に設けられ
ている。
【0067】図3(c)に示すように、半導体基板21
0の上に堆積されている被エッチング膜211の上にレ
ジスト膜212を形成し、該レジスト膜212に対して
第2の実施形態に係るフォトマスク201を介して露光
光を照射してパターン露光を行なった後、パターン露光
されたレジスト膜212を現像すると、図3(c)、
(d)に示すように、レジスト膜212におけるメイン
パターン領域にはコンタクトホール213が形成される
と共に、レジスト膜212におけるアライメント精度計
測マーク領域には、周囲に段差部を有する凸状部からな
るアライメント精度計測マーク214が形成される。
【0068】ところで、非遮光部を通過する光と遮光部
を通過する光とが干渉を起こさない最大のピッチpMAX
は、露光光の波長をλ、露光光の可干渉率をσ、集光レ
ンズの開口数をNAとすると、pMAX =λ/(NA+N
Aσ)で表される。つまり、非遮光部及び遮光部のピッ
チpが最大ピッチpMAX 以下であると、レジスト膜に到
達する光は0次の干渉光のみになる。
【0069】図4(c)は、非遮光部を通過する光(実
線の矢印で示す)の振幅Ea 及び位相、並びに遮光部を
通過する光(破線の矢印で示す)の振幅Ea ×√T(但
し、Tは遮光部の透過率である)及び位相を示してお
り、非遮光部を通過する光と遮光部を通過する光とは互
いに逆の位相を持っている。
【0070】ここで、図4(d)に示すように、ピッチ
pに対する非遮光部の幅寸法dの比率をa(=d/p)
とすると、レジスト膜212に到達する光は、[数1]
に示す振幅Eを持つ定在波となる。
【0071】
【数1】
【0072】[数1]において、レジスト膜212に到
達する光のエネルギーが0になる条件、つまり振幅E=
0になる条件を求めると、比率aは、[数2]に示され
る。
【0073】
【数2】
【0074】ところで、例えば、開口数NA=0.6、
露光光の可干渉率σ=0.75のKrFエキシマレーザ
ステッパ(露光光の波長λ=0.248μm)を露光光
源として、遮光部の透過率が6%である位相シフトマス
クを用いてパターン露光した場合において、レジスト膜
212上に0次の干渉光のみが入射する条件となるピッ
チの最大値は、pMAX =0.24μmである。
【0075】従って、[数2]において、p=0.24
μmとなる非遮光部の開口幅d(=p×a)は、[数
3]から0.11μmとなる。
【0076】
【数3】
【0077】尚、実際には、位相シフトマスク領域20
1bの加工精度に限界があるので、遮光部の実効ピッチ
0 としては、0.8pMAX <p0 <1.2pMAX の範
囲内になる。
【0078】また、[数1]において、レジスト膜21
2に到達する光のエネルギーが0になる条件つまり振幅
E=0になる条件を求めたが、位相シフトマスク領域2
01bを通過してレジスト膜212に到達する光のエネ
ルギーは0でなくてもよい。すなわち、振幅Eとして
は、位相シフトマスク領域201bを通過してレジスト
膜212に到達する光のエネルギーと、位相シフトマス
ク領域201bの周辺部を通過してレジスト膜212に
到達する光のエネルギーとの差によって、レジスト膜2
12に凸状部からなるアライメント精度計測マーク21
4が形成される(周囲に段差部が形成される)値であれ
ばよい。
【0079】第2の実施形態によると、微細なパターン
を持つ位相シフトマスク領域201bを形成する必要が
あるため、高度な加工精度が要求されるが、位相シフト
マスク領域201bは、メインパターン領域に形成され
る位相シフトマスク領域と同一の工程で形成できるの
で、工程数の増加を招くことなく、アライメントマーク
部201Bを形成することができる。
【0080】尚、位相シフトマスク領域201bとして
は、図5(a)に示すように、遮光部と非遮光部とがX
方向及びY方向に交互に設けられているパターン形状、
図5(b)に示すように、遮光部がドット状に点在して
なるパターン形状、又は、図5(c)に示すように、遮
光部と非遮光部とがラインアンドスペース状に交互に形
成されてなるパターン形状であってもよい。
【0081】(第3の実施形態)以下、第3の実施形態
に係るフォトマスクについて、図6(a)〜(d)を参
照しながら説明する。尚、図6(a)〜(d)におい
て、破断線よりも右側の部分は、配線パターン及びコン
タクトホールなどが形成されるメインパターン領域(素
子形成領域)を示し、破断線よりも左側の部分はアライ
メント精度計測マークが形成されるアライメント精度計
測マーク領域を示している。
【0082】図6(a)は、第3の実施形態に係るフォ
トマスク301の平面構造を示し、図6(b)は、図6
(a)におけるVIb−VIb線の断面構造を示し、図6
(c)は、フォトマスク301を用いてレジストパター
ンを形成したときの断面構造を示し、図6(d)は、フ
ォトマスク301を用いてレジストパターンを形成した
ときの平面構造を示している。
【0083】フォトマスク301は、ハーフトーン型位
相シフトマスクからなり、図6(a)、(b)に示すよ
うに、レジスト膜にメインパターンを形成するためのメ
インパターン部301Aと、レジスト膜に、該レジスト
膜が現像されたときに凸状部からなるアライメント精度
計測マークを形成するためのアライメントマーク部30
1Bとを備えている。
【0084】メインパターン部301A及びアライメン
トマーク部301Bは、ハーフトーン型位相シフトマス
クからなり、メインパターン部301Aにはレジスト膜
にコンタクトホールを形成するためのコンタクトホール
形成用開口部301aが形成されていると共に、アライ
メントマーク部301Bには遮光膜301bが形成され
ている。尚、第3の実施形態においては、メインパター
ン部301Aには、コンタクトホール形成用開口部30
1aが形成されているが、これに代えて、配線溝を形成
するための配線溝形成用開口部が形成されていてもよ
い。
【0085】図6(c)に示すように、半導体基板31
0の上に堆積されている被エッチング膜311の上にレ
ジスト膜312を形成し、該レジスト膜312に対して
第3の実施形態に係るフォトマスク301を介して露光
光を照射してパターン露光を行なった後、パターン露光
されたレジスト膜312を現像すると、図6(c)、
(d)に示すように、レジスト膜312におけるメイン
パターン領域にはコンタクトホール313が形成される
と共に、レジスト膜312におけるアライメント精度計
測マーク領域には、周囲に段差部を有する凸状部からな
るアライメント精度計測マーク314が形成される。
【0086】第3の実施形態によると、アライメントマ
ーク部301Bには、ハーフトーン型位相シフトマスク
の上に遮光膜301bが形成されているため、遮光膜3
01bを通過する光のエネルギーと、遮光膜301bの
周辺部を通過する光のエネルギーとの差に基づいて、レ
ジスト膜312におけるアライメント精度計測マーク領
域には、周囲に段差部を有する凸状部からなるアライメ
ント精度計測マーク314が形成される。
【0087】第3の実施形態によると、第2の実施形態
に比べて、遮光膜301bを形成するための工程が増加
するが、遮光膜301bを形成するのみでよいから、高
度な加工精度は要求されない。
【0088】尚、遮光膜301bは、光を完全に遮断し
なくてもよく、遮光膜301bを通過してレジスト膜3
12に到達する光のエネルギーと、遮光膜301bの周
辺部を通過してレジスト膜312に到達する光のエネル
ギーとの差によって、レジスト膜312に凸状部に形成
される程度に光を遮断すればよい。
【0089】(第4の実施形態)以下、第4の実施形態
として、第1の実施形態に係るフォトマスクを用いるア
ライメント精度計測方法及び半導体装置の製造方法につ
いて、図7(a)〜(c)及び図8(a)、(b)を参
照しながら説明する。
【0090】まず、図7(a)に示すように、半導体基
板400の上に形成されている下地の絶縁膜401の上
に、金属配線又はゲート電極などからなる配線パターン
402を形成する。この場合、配線パターン402に
は、凹状部からなる第1のアライメント精度計測マーク
403を形成しておく。
【0091】次に、配線パターン402の上に下層の層
間絶縁膜404を堆積した後、該下層の層間絶縁膜40
4の上に第1のレジスト膜を形成し、その後、第1のレ
ジスト膜に対して、第1の実施形態に係るフォトマスク
405を用いてパターン露光した後、現像を行なって、
第1のレジストパターン406を形成する。このように
すると、第1のレジストパターン406のアライメント
精度計測マーク領域における第1のアライメント精度計
測マーク403と対応する部位には、方形枠状の凹状溝
からなり、第1のアライメント精度計測マーク403よ
りも一回り小さい第2のアライメント精度計測マーク4
07が形成される。
【0092】次に、第2のアライメント精度計測マーク
407の第1のアライメント精度計測マーク403に対
する位置ずれ量を光学的測定装置を用いて測定し、位置
ずれ量が許容範囲内であると判定されると、図7(b)
に示すように、下層の層間絶縁膜404に対して第1の
レジストパターン406をマスクとしてエッチングを行
なって、下層の層間絶縁膜404にコンタクトホールの
下部408を形成した後、該コンタクトホールの下部4
08に第1の金属膜を埋め込んで、コンタクトの下部4
09を形成する。この場合、アライメント精度計測マー
ク領域においては、下層の層間絶縁膜404に開口部が
形成されないので、第1のアライメント精度計測マーク
403には第1の金属膜が埋め込まれない。
【0093】次に、図7(c)に示すように、下層の層
間絶縁膜404の上に上層の層間絶縁膜410を堆積し
た後、該上層の層間絶縁膜410の上に第2のレジスト
膜を形成し、その後、該第2のレジスト膜に対して、前
回と同じフォトマスク405を用いてパターン露光した
後、現像を行なって、第2のレジストパターン411を
形成する。このようにすると、第1のレジストパターン
411におけるアライメント精度計測マーク領域におけ
る第1のアライメント精度計測マーク403と対応する
部位には、方形枠状の凹状溝からなり、第1のアライメ
ント精度計測マーク403よりも一回り小さい第3のア
ライメント精度計測マーク412が形成される。
【0094】次に、第3のアライメント精度計測マーク
412の第1のアライメント精度計測マーク403に対
する位置ずれ量を光学的測定装置を用いて測定し、位置
ずれ量が許容範囲内であると判定されると、図8(a)
に示すように、上層の層間絶縁膜410に対して第2の
レジストパターン411をマスクとしてエッチングを行
なって、上層の層間絶縁膜410にコンタクトホールの
上部413を形成する。
【0095】次に、コンタクトホールの上部413に第
2の金属膜を埋め込むと、図8(b)に示すように、コ
ンタクトの上部414が形成される。これによって、コ
ンタクトの下部409とコンタクトの上部414とから
なりアスペクト比が極めて高いコンタクトを確実に形成
することができる。
【0096】第4の実施形態によると、第1のレジスト
パターン406のアライメント精度計測マーク領域に
は、凹状溝からなり第1のレジストパターン406を貫
通しない第2のアライメント精度計測マーク407が形
成されるため、アライメント精度計測マーク領域におい
ては、下層の層間絶縁膜404に開口部が形成されない
ので、第1のアライメント精度計測マーク403には第
1の金属膜が埋め込まれない。このため、第1の金属膜
を堆積した後においても、第1のアライメント精度計測
マーク403を光学的測定装置により認識することがで
きるので、第3のアライメント精度計測マーク412の
第1のアライメント精度計測マーク403に対する位置
ずれ量を光学的に測定することができる。
【0097】また、アライメント精度計測マーク領域に
おいては、凹状溝からなり第2のレジストパターン41
1を貫通しない第3のアライメント精度計測マーク41
2が形成されるため、上層の層間絶縁膜410に開口部
が形成されないので、第2の金属膜を堆積してコンタク
トの上部414を形成する工程においても、第1のアラ
イメント精度計測マーク403に第2の金属膜が埋め込
まれない。従って、上層の層間絶縁膜404の上に、フ
ォトマスク105と異なるフォトマスクを用いて、他の
パターンを持つレジストパターンを形成する場合に、第
1のアライメント精度計測マーク403を再び用いるこ
とができる。
【0098】尚、第4の実施形態においては、第1の実
施形態に係るフォトマスクを用いたが、これに代えて、
第2又は第3の実施形態に係るフォトマスクを用いても
よい。
【0099】(第5の実施形態)以下、第5の実施形態
として、第1の実施形態に係るフォトマスクを用いるア
ライメント精度計測方法及び半導体装置の製造方法につ
いて、図9(a)〜(c)及び図10(a)〜(c)を
参照しながら説明する。
【0100】まず、図9(a)に示すように、半導体基
板500の上に形成されている下地の絶縁膜501の上
に、金属配線又はゲート電極などからなる配線パターン
502を形成する。この場合、配線パターン502に
は、凹状部からなる第1のアライメント精度計測マーク
503を形成しておく。その後、配線パターン502の
上に下層の層間絶縁膜504を堆積した後、該下層の層
間絶縁膜504の上に第1のレジスト膜505を形成す
る。
【0101】次に、図9(b)に示すように、第1のレ
ジスト膜505に対して、メインパターン領域にコンタ
クトホール形成用開口部を有する第1の実施形態に係る
フォトマスク506を用いてパターン露光した後、現像
を行なって、第1のレジスト膜505からなる第1のレ
ジストパターン507を形成する。このようにすると、
第1のレジストパターン507のアライメント精度計測
マーク領域における第1のアライメント精度計測マーク
503と対応する部位には、方形枠状の凹状溝からな
り、第1のアライメント精度計測マーク503よりも一
回り小さい第2のアライメント精度計測マーク508が
形成される。
【0102】次に、第2のアライメント精度計測マーク
508の第1のアライメント精度計測マーク503に対
する位置ずれ量を光学的測定装置を用いて測定し、位置
ずれ量が許容範囲内であると判定されると、図9(c)
に示すように、下層の層間絶縁膜504に対して第1の
レジストパターン507をマスクとしてエッチングを行
なって、下層の層間絶縁膜504にコンタクトホール5
09を形成する。
【0103】次に、図10(a)に示すように、コンタ
クトホール509に第1の金属膜を埋め込んで、コンタ
クト510を形成する。この場合、アライメント精度計
測マーク領域においては、下層の層間絶縁膜504に開
口部が形成されないので、第1のアライメント精度計測
マーク503には第1の金属膜が埋め込まれない。次
に、下層の層間絶縁膜504の上に、該下層の層間絶縁
膜504と異なる材料つまり下層の層間絶縁膜504に
対してエッチング選択性を有する材料からなる上層の層
間絶縁膜511を堆積した後、該上層の層間絶縁膜51
1の上に第2のレジスト膜512を形成する。尚、上層
の層間絶縁膜511を下層の層間絶縁膜504と同じ材
料により形成する場合には、下層の層間絶縁膜504と
上層の層間絶縁膜511との間にエッチングストッパー
膜を介在させておく。
【0104】次に、図10(b)に示すように、メイン
パターン領域に配線溝形成用開口部を有する第1の実施
形態に係るフォトマスク513を用いてパターン露光し
た後、現像を行なって、第2のレジスト膜512からな
る第2のレジストパターン514を形成する。このよう
にすると、第2のレジストパターン514のアライメン
ト精度計測マーク領域における第1のアライメント精度
計測マーク503と対応する部位には、方形枠状の凹状
溝からなり、第1のアライメント精度計測マーク503
よりも一回り小さい第3のアライメント精度計測マーク
515が形成される。
【0105】次に、第3のアライメント精度計測マーク
515の第1のアライメント精度計測マーク503に対
する位置ずれ量を光学的測定装置を用いて測定し、位置
ずれ量が許容範囲内であると判定されると、図10
(c)に示すように、上層の層間絶縁膜511に対して
第2のレジストパターン514をマスクとしてエッチン
グを行なって、上層の層間絶縁膜511に配線溝516
を形成した後、配線溝516に第2の金属膜を埋め込ん
で、埋め込み配線517を形成する。これによって、ダ
マシン構造を有する配線を確実に形成することができ
る。
【0106】第5の実施形態によると、第1のレジスト
パターン507のアライメント精度計測マーク領域に
は、凹状溝からなり第1のレジストパターン507を貫
通しない第2のアライメント精度計測マーク508が形
成されるため、アライメント精度計測マーク領域におい
ては、下層の層間絶縁膜504に開口部が形成されない
ので、第1のアライメント精度計測マーク503には第
1の金属膜が埋め込まれない。このため、第1の金属膜
を堆積した後においても、第1のアライメント精度計測
マーク503を光学的測定装置により認識することがで
きるので、第3のアライメント精度計測マーク515の
第1のアライメント精度計測マーク503に対する位置
ずれ量を光学的に測定することができる。
【0107】また、アライメント精度計測マーク領域に
おいては、凹状溝からなり第2のレジストパターン51
4を貫通しない第3のアライメント精度計測マーク51
5が形成されるため、上層の層間絶縁膜511に開口部
が形成されないので、第2の金属膜を堆積して埋め込み
配線517を形成する工程においても、第1のアライメ
ント精度計測マーク503に第2の金属膜が埋め込まれ
ない。従って、上層の層間絶縁膜511の上に、第3の
フォトマスクを用いて、他のパターンを持つレジストパ
ターンを形成する場合に、第1のアライメント精度計測
マーク503を再び用いることができる。
【0108】尚、第5の実施形態においては、第1の実
施形態に係るフォトマスクを用いたが、これに代えて、
第2又は第3の実施形態に係るフォトマスクを用いても
よい。
【0109】
【発明の効果】本発明に係るフォトマスクによると、レ
ジストパターンのアライメントマーク形成領域にレジス
ト膜を貫通しないアライメント精度計測マークが形成さ
れるため、該レジストパターンを用いてエッチングされ
た絶縁膜の上に上層の導電膜を堆積した後においても、
下層の導電膜に形成されているアライメント精度計測マ
ークを光学的に観察できるので、下層の導電膜に形成さ
れているアライメント精度計測マークを再利用すること
が可能になる。従って、同一のフォトマスクを用いて複
数回のエッチングを行なうことができると共に、異なる
フォトマスクを用いる場合には同じ位置にアライメント
マークを形成することができ、フォトマスクにおけるメ
インパターン領域の面積を増大することができる。
【0110】本発明に係るレジストパターンの形成方法
によると、レジストパターンのアライメントマーク形成
領域にレジスト膜を貫通しないアライメント精度計測マ
ークを形成するため、前述のように、同一のフォトマス
クを用いて複数回のエッチングを行なうことができると
共に、異なるフォトマスクを用いる場合には同じ位置に
アライメントマークを形成することができ、フォトマス
クにおけるメインパターン領域の面積を増大することが
できる。
【0111】本発明に係るアライメント精度計測方法に
よると、レジストパターンのアライメントマーク形成領
域にレジスト膜を貫通しないアライメント精度計測マー
クを形成するため、第1のアライメント精度計測マーク
と第2のアライメント精度計測マークとの位置関係を光
学的に計測できるので、第2のアライメント精度計測マ
ークの第1のアライメント精度計測マークに対する位置
ずれを確実に計測することができる。
【0112】本発明に係る半導体装置の製造方法による
と、第2のアライメント精度計測マークと第3のアライ
メント精度計測マークとをほぼ同じ位置に形成すること
ができるため、第1のフォトマスク及び第2のフォトマ
スクとして同一のマスクを用いることができると共に、
第1のフォトマスクと第2のフォトマスクとが異なるマ
スクの場合には、第1及び第2のフォトマスクにおける
メインパターン領域の面積を増大することができる。
【図面の簡単な説明】
【図1】(a)は第1の実施形態に係るフォトマスクの
平面図であり、(b)は(a)におけるIb−Ib線の
断面図であり、(c)は第1の実施形態に係るフォトマ
スクを用いて形成されたレジストパターンの断面図であ
り、(d)は第1の実施形態に係るフォトマスクを用い
て形成されたレジストパターンの平面図である。
【図2】(a)は第1の実施形態の第1の変形例に係る
フォトマスクの平面図であり、(b)は第1の実施形態
の第2の変形例に係るフォトマスクの平面図であり、
(c)は第1の実施形態の第3の変形例に係るフォトマ
スクの平面図である。
【図3】(a)は第2の実施形態に係るフォトマスクの
平面図であり、(b)は(a)におけるIIIb−IIIb線
の断面図であり、(c)は第2の実施形態に係るフォト
マスクを用いて形成されたレジストパターンの断面図で
あり、(d)は第2の実施形態に係るフォトマスクを用
いて形成されたレジストパターンの平面図である。
【図4】(a)は第2の実施形態に係るフォトマスクの
アライメントマーク部の拡大平面図であり、(b)及び
(c)は前記アライメントマーク部の位相シフトマスク
領域に形成される非遮光部及び遮光部を通過する光の動
作を説明する図であり、(d)は前記アライメントマー
ク部の位相シフトマスク領域に形成される遮光部の寸法
を説明する図である。
【図5】(a)〜(c)は第2の実施形態に係るフォト
マスクのアライメントマーク部における位相シフトマス
ク領域の部分平面図である。
【図6】(a)は第3の実施形態に係るフォトマスクの
平面図であり、(b)は(a)におけるVIb−VIb線の
断面図であり、(c)は第3の実施形態に係るフォトマ
スクを用いて形成されたレジストパターンの断面図であ
り、(d)は第3の実施形態に係るフォトマスクを用い
て形成されたレジストパターンの平面図である。
【図7】(a)〜(c)は第4の実施形態に係るアライ
メント精度測定方法及び半導体装置の製造方法の各工程
を示す断面図である。
【図8】(a)、(b)は第4の実施形態に係るアライ
メント精度測定方法及び半導体装置の製造方法の各工程
を示す断面図である。
【図9】(a)〜(c)は第5の実施形態に係るアライ
メント精度測定方法及び半導体装置の製造方法の各工程
を示す断面図である。
【図10】(a)〜(c)は第5の実施形態に係るアラ
イメント精度測定方法及び半導体装置の製造方法の各工
程を示す断面図である。
【図11】(a)、(c)は第1の従来例に係る半導体
装置の製造方法の各工程を示す断面図であり、(b)は
第1の従来例に係る半導体装置の製造方法において位置
ずれ量を測定する方法を説明する平面図である。
【図12】(a)〜(c)は第1の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。
【図13】(a)〜(d)は第2の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。
【符号の説明】
101 フォトマスク 101A メインパターン部 101B アライメントマーク部 101a コンタクトホール形成用開口部 101b 微細な開口部 102B アライメントマーク部 102b スペースパターン 103B アライメントマーク部 103b 微細な開口部 104B アライメントマーク部 104b ラインアンドスペース 110 半導体基板 111 被エッチング膜 112 レジスト膜 113 コンタクトホール 114 アライメント精度計測マーク 201 フォトマスク 201A メインパターン部 201a コンタクトホール形成用開口部 201B アライメントマーク部 201b 位相シフトマスク領域 210 半導体基板 211 被エッチング膜 212 レジスト膜 213 コンタクトホール 214 アライメント精度計測マーク 301 フォトマスク 301A メインパターン部 301a コンタクトホール形成用開口部 301B アライメントマーク部 301b 位相シフトマスク領域 310 半導体基板 311 被エッチング膜 312 レジスト膜 313 コンタクトホール 314 アライメント精度計測マーク 400 半導体基板 401 絶縁膜 402 配線パターン 403 第1のアライメント精度計測マーク 404 下層の層間絶縁膜 405 フォトマスク 406 第1のレジストパターン 407 第2のアライメント精度計測マーク 408 コンタクトホールの下部 409 コンタクトの下部 410 上層の層間絶縁膜 411 第2のレジストパターン 412 第3のアライメント精度計測マーク 413 コンタクトホールの上部 414 コンタクトの上部 500 半導体基板 501 絶縁膜 502 配線パターン 503 第1のアライメント精度計測マーク 504 下層の層間絶縁膜 505 第1のレジスト膜 506 フォトマスク 507 第1のレジストパターン 508 第2のアライメント精度計測マーク 509 コンタクトホール 510 コンタクト 511 上層の層間絶縁膜 512 第2のレジスト膜 513 第2のレジストパターン 514 フォトマスク 515 第3のアライメント精度計測マーク 516 配線溝 517 埋め込み配線

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 レジスト膜からなるレジストパターンを
    形成する際に用いられるフォトマスクであって、 前記レジスト膜にメインパターンを形成するためのメイ
    ンパターン部と、 前記レジスト膜に、該レジスト膜が現像されたときに該
    レジスト膜を貫通しない断面形状を有するアライメント
    精度計測マークを形成するためのアライメントマーク部
    とを備えていることを特徴とするフォトマスク。
  2. 【請求項2】 前記アライメントマーク部は、露光光の
    解像限界程度以下の開口幅を持つ微細な開口パターンを
    有していることを特徴とする請求項1に記載のフォトマ
    スク。
  3. 【請求項3】 前記メインパターン部はハーフトーン型
    位相シフトマスクからなり、 前記アライメントマーク部は、露光光を減衰させず且つ
    位相差を与えることなく通過させる複数の非遮光部と、
    前記露光光を減衰させ且つ位相を反転させて通過させる
    複数の遮光部とが交互に形成されてなる位相シフトマス
    ク領域を有していることを特徴とする請求項1に記載の
    フォトマスク。
  4. 【請求項4】 前記メインパターン部はハーフトーン型
    位相シフトマスクからなり、 前記アライメントマーク部は、前記ハーフトーン型フォ
    トマスクに形成されている遮光膜を有していることを特
    徴とする請求項1に記載のフォトマスク。
  5. 【請求項5】 素子形成領域とは異なるアライメントマ
    ーク形成領域に第1のアライメント精度計測マークを有
    する導電膜パターンの上に絶縁膜を介してレジスト膜を
    形成する工程と、 前記レジスト膜にフォトマスクを介して露光光を照射し
    た後、前記レジスト膜を現像することにより、前記レジ
    スト膜の素子形成領域にメインパターンを形成すると共
    に、前記レジスト膜のアライメントマーク形成領域に、
    前記レジスト膜を貫通しない断面形状を有する第2のア
    ライメント精度計測マークを形成する工程とを備えてい
    ることを特徴とするレジストパターンの形成方法。
  6. 【請求項6】 前記第2のアライメント精度計測マーク
    の平面形状は前記第1のアライメント精度計測マークの
    平面形状よりも小さいと共に、上方から見たときに前記
    第2のアライメント精度計測マークは前記第1のアライ
    メント精度計測マークの内部領域に形成されていること
    を特徴とする請求項5に記載のレジストパターンの形成
    方法。
  7. 【請求項7】 前記第2のアライメント精度計測マーク
    は、前記レジスト膜に形成された凹状部からなることを
    特徴とする請求項5に記載のレジストパターンの形成方
    法。
  8. 【請求項8】 前記第2のアライメント精度計測マーク
    は、前記レジスト膜に形成された段差部を有しているこ
    とを特徴とする請求項5に記載のレジストパターンの形
    成方法。
  9. 【請求項9】 素子形成領域とは異なるアライメントマ
    ーク形成領域に第1のアライメント精度計測マークを有
    する導電膜パターンの上に絶縁膜を介してレジスト膜を
    形成する工程と、 前記レジスト膜にフォトマスクを介して露光光を照射し
    た後、前記レジスト膜を現像することにより、前記レジ
    スト膜の素子形成領域にメインパターンを形成すると共
    に、前記レジスト膜のアライメントマーク形成領域に、
    前記レジスト膜を貫通しない断面形状を有する第2のア
    ライメント精度計測マークを形成する工程と、 前記第1のアライメント精度計測マークと前記第2のア
    ライメント精度計測マークとの位置関係を光学的に計測
    することにより、前記第2のアライメント精度計測マー
    クの前記第1のアライメント精度計測マークに対する位
    置ずれを計測する工程とを備えていることを特徴とする
    アライメント精度計測方法。
  10. 【請求項10】 半導体基板上に、第1の導電膜からな
    り、第1のアライメント精度計測マークを有する第1の
    導電膜パターンを形成する工程と、 前記第1の導電膜パターンの上に第1の絶縁膜を形成す
    る工程と、 前記第1の絶縁膜の上に第1のレジスト膜を形成する工
    程と、 前記第1のレジスト膜に第1のフォトマスクを介して露
    光光を照射した後、前記第1のレジスト膜を現像するこ
    とにより、前記第1のレジスト膜からなり、前記第1の
    アライメント精度計測マークと対応する部位に、前記第
    1のレジスト膜を貫通しない断面形状を持つ第2のアラ
    イメント精度計測マークを有する第1のレジストパター
    ンを形成する工程と、 前記第2のアライメント精度計測マークの前記第1のア
    ライメント精度計測マークに対する位置ずれ量を光学的
    に計測し、前記位置ずれ量が許容範囲内であるときに、
    前記第1の絶縁膜に対して前記第1のレジストパターン
    をマスクとしてエッチングを行なって、前記第1の絶縁
    膜からなる第1の絶縁膜パターンを形成する工程と、 前記第1の絶縁膜パターンの上に第2の導電膜を堆積し
    て、該第2の導電膜からなる第2の導電膜パターンを形
    成する工程と、 前記第2の導電膜パターンの上に第2の絶縁膜を形成す
    る工程と、 前記第2の絶縁膜の上に第2のレジスト膜を形成する工
    程と、 前記第2のレジスト膜に第2のフォトマスクを介して露
    光光を照射した後、前記第2のレジスト膜を現像するこ
    とにより、前記第2のレジスト膜からなり、前記第1の
    アライメント精度計測マークと対応する部位に、前記第
    2のレジスト膜を貫通しない断面形状を持つ第3のアラ
    イメント精度計測マークを有する第2のレジストパター
    ンを形成する工程と、 前記第3のアライメント精度計測マークの前記第1のア
    ライメント精度計測マークに対する位置ずれ量を光学的
    に計測し、前記位置ずれ量が許容範囲内であるときに、
    前記第2の絶縁膜に対して前記第2のレジストパターン
    をマスクとしてエッチングを行なって、前記第2の絶縁
    膜からなる第2の絶縁膜パターンを形成する工程と、 前記第2の絶縁膜パターンの上に第3の導電膜を堆積し
    て、該第3の導電膜からなる第3の導電膜パターンを形
    成する工程とを備えていることを特徴とする半導体装置
    の製造方法。
  11. 【請求項11】 前記第1のフォトマスクはコンタクト
    ホール形成用開口部を有し、 前記第2のフォトマスクは配線溝形成用開口部を有し、 前記第1の絶縁膜パターンにはコンタクトホールが形成
    されており、 前記第2の導電膜パターンは前記コンタクトホールに形
    成されたコンタクトを有し、 前記第2の絶縁膜パターンには、前記コンタクトホール
    と連通する配線溝が形成されており、 前記第3の導電膜は前記配線溝に形成された埋め込み配
    線を有していることを特徴とする請求項10に記載の半
    導体装置の製造方法。
  12. 【請求項12】 前記第1のフォトマスク及び第2のフ
    ォトマスクは、同一のマスクであってコンタクトホール
    形成用開口部を有し、 前記第1の絶縁膜パターンにはコンタクトホールの下部
    が形成されており、 前記第2の導電膜パターンは前記コンタクトホールの下
    部に形成されたコンタクトの下部を有し、 前記第2の絶縁膜パターンには、前記コンタクトホール
    の下部と連通するコンタクトホールの上部が形成されて
    おり、 前記第3の導電膜パターンは前記コンタクトの上部に形
    成されたコンタクトの上部を有していることを特徴とす
    る請求項10に記載の半導体装置の製造方法。
JP2000183206A 1999-07-13 2000-06-19 フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 Pending JP2001083688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000183206A JP2001083688A (ja) 1999-07-13 2000-06-19 フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-198783 1999-07-13
JP19878399 1999-07-13
JP2000183206A JP2001083688A (ja) 1999-07-13 2000-06-19 フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001083688A true JP2001083688A (ja) 2001-03-30

Family

ID=26511172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000183206A Pending JP2001083688A (ja) 1999-07-13 2000-06-19 フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001083688A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358048A (ja) * 2000-06-13 2001-12-26 Nec Corp 半導体装置及びその製造方法
JP2002296760A (ja) * 2001-04-02 2002-10-09 Nec Corp フォトマスク及びそれを用いた半導体装置の製造方法
JP2005235931A (ja) * 2004-02-18 2005-09-02 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
WO2007061025A1 (ja) * 2005-11-24 2007-05-31 Nikon Corporation マーク構造体、マーク計測装置、パターン形成装置及び検出装置、並びに検出方法及びデバイス製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
JP2009105438A (ja) * 2009-01-28 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置、半導体基板および半導体装置の製造方法
JP2010262212A (ja) * 2009-05-11 2010-11-18 Nsk Ltd 露光装置及び露光方法
JP2013024970A (ja) * 2011-07-19 2013-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014081409A (ja) * 2012-10-12 2014-05-08 Hoya Corp 電子デバイスの製造方法、表示装置の製造方法、フォトマスクの製造方法、及びフォトマスク
JP2016136283A (ja) * 2016-04-15 2016-07-28 Hoya株式会社 電子デバイスの製造方法、表示装置の製造方法、フォトマスクの製造方法、及びフォトマスク

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358048A (ja) * 2000-06-13 2001-12-26 Nec Corp 半導体装置及びその製造方法
JP2002296760A (ja) * 2001-04-02 2002-10-09 Nec Corp フォトマスク及びそれを用いた半導体装置の製造方法
JP2005235931A (ja) * 2004-02-18 2005-09-02 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
JP4501450B2 (ja) * 2004-02-18 2010-07-14 信越半導体株式会社 シリコンウェーハの評価方法
WO2007061025A1 (ja) * 2005-11-24 2007-05-31 Nikon Corporation マーク構造体、マーク計測装置、パターン形成装置及び検出装置、並びに検出方法及びデバイス製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
JP2009105438A (ja) * 2009-01-28 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置、半導体基板および半導体装置の製造方法
JP4714777B2 (ja) * 2009-01-28 2011-06-29 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010262212A (ja) * 2009-05-11 2010-11-18 Nsk Ltd 露光装置及び露光方法
JP2013024970A (ja) * 2011-07-19 2013-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014081409A (ja) * 2012-10-12 2014-05-08 Hoya Corp 電子デバイスの製造方法、表示装置の製造方法、フォトマスクの製造方法、及びフォトマスク
JP2016136283A (ja) * 2016-04-15 2016-07-28 Hoya株式会社 電子デバイスの製造方法、表示装置の製造方法、フォトマスクの製造方法、及びフォトマスク

Similar Documents

Publication Publication Date Title
KR940005282B1 (ko) 마스크, 마스크 제조방법 및 마스크를 사용하는 패턴형성방법
KR100201040B1 (ko) 위상 쉬프트 마스크 및 그 제조 방법
US5723236A (en) Photomasks and a manufacturing method thereof
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
JPH0661117A (ja) 半導体基板にパターン化されたレジスト層を形成する方法およびその方法に使用するレティクル
US6660437B2 (en) Alternating phase mask
KR100395048B1 (ko) 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법
US7030506B2 (en) Mask and method for using the mask in lithographic processing
KR20020072533A (ko) 하부 해상도 정렬 마크 윈도우를 구비하는 사진 식각 마스크
JP2001083688A (ja) フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
US6395432B1 (en) Methods of determining processing alignment in the forming of phase shift regions
US6514647B1 (en) Photomask, resist pattern formation method, method of determining alignment accuracy and method of fabricating semiconductor device
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
KR100772090B1 (ko) 반도체 제조용 노광 마스크의 제조방법
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100744680B1 (ko) 오버레이 버니어 및 그 제조 방법
JP2007233138A (ja) マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
KR970009821B1 (ko) 반도체소자의 제조방법
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR100320798B1 (ko) 레티클및이를이용한포토레지스트평가방법
KR100780761B1 (ko) 마스크 프로세스를 통한 위치 보정 제어 방법
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법