JP2001358048A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001358048A JP2001358048A JP2000176249A JP2000176249A JP2001358048A JP 2001358048 A JP2001358048 A JP 2001358048A JP 2000176249 A JP2000176249 A JP 2000176249A JP 2000176249 A JP2000176249 A JP 2000176249A JP 2001358048 A JP2001358048 A JP 2001358048A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- alignment mark
- semiconductor device
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】遮光膜のような面積の大きい金属膜を別途設け
ることなく、スクライブ線のアライメントマークの専有
面積を小さくすることができる半導体装置及びその製造
方法の提供。 【解決手段】第１乃至第８の絶縁層にスルーホールを形
成する際には、最下層の第１の配線層に設けたアライメ
ントマーク２ａを用いてアライメントを行い、絶縁層に
設けるアライメントマーク３ａ、５ａ、７ａは受け皿２
ｂ、４ｂ、６ｂを設けたスクライブ線の２つの領域に交
互に重ねて形成することにより、アライメントマークの
占有面積を小さくする。
ることなく、スクライブ線のアライメントマークの専有
面積を小さくすることができる半導体装置及びその製造
方法の提供。 【解決手段】第１乃至第８の絶縁層にスルーホールを形
成する際には、最下層の第１の配線層に設けたアライメ
ントマーク２ａを用いてアライメントを行い、絶縁層に
設けるアライメントマーク３ａ、５ａ、７ａは受け皿２
ｂ、４ｂ、６ｂを設けたスクライブ線の２つの領域に交
互に重ねて形成することにより、アライメントマークの
占有面積を小さくする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、スクライブ線等のアライメン
ト領域に形成するアライメントマークの占有面積を削減
することができる半導体装置及びその製造方法に関す
る。
の製造方法に関し、特に、スクライブ線等のアライメン
ト領域に形成するアライメントマークの占有面積を削減
することができる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】多層配線構造の半導体装置は、フォトリ
ソグラフィー法を用いて何層もの絶縁層や配線層を積層
して形成されるが、フォトリソグラフィーにより転写す
るパターンの位置決めを行うためにアライメントマーク
が用いられる。このアライメントマークは使用する露光
装置によって種々の形状となるが、一般的には数μｍ角
のマークを数個から数十個マトリクス状に配列して形成
されており、そのアライメントマークにレーザ光を照射
し、その反射光を検出、処理することにより、半導体基
板の位置決めが行なわれる。そして、マスクパターンが
転写されたレジストパターンを用いて成膜、エッチング
等の処理を施すことにより配線形成、スルーホール形成
等が行われる。
ソグラフィー法を用いて何層もの絶縁層や配線層を積層
して形成されるが、フォトリソグラフィーにより転写す
るパターンの位置決めを行うためにアライメントマーク
が用いられる。このアライメントマークは使用する露光
装置によって種々の形状となるが、一般的には数μｍ角
のマークを数個から数十個マトリクス状に配列して形成
されており、そのアライメントマークにレーザ光を照射
し、その反射光を検出、処理することにより、半導体基
板の位置決めが行なわれる。そして、マスクパターンが
転写されたレジストパターンを用いて成膜、エッチング
等の処理を施すことにより配線形成、スルーホール形成
等が行われる。
【０００３】ここで、従来のアライメントマークを用い
た半導体装置の製造方法に関して、図１５及び図１６を
参照して説明する（第１の従来例）。図１５及び図１６
は、従来の半導体装置の製造工程におけるアライメント
マークの形成方法を模式的に示す図であり、スクライブ
線等のアライメント領域の断面を表している。なお、本
従来例では、アライメント領域のみ図示し、トランジス
タ等が形成される回路パターン領域については図面を省
略する。
た半導体装置の製造方法に関して、図１５及び図１６を
参照して説明する（第１の従来例）。図１５及び図１６
は、従来の半導体装置の製造工程におけるアライメント
マークの形成方法を模式的に示す図であり、スクライブ
線等のアライメント領域の断面を表している。なお、本
従来例では、アライメント領域のみ図示し、トランジス
タ等が形成される回路パターン領域については図面を省
略する。
【０００４】まず、Ｓｉ等の半導体基板の回路パターン
領域に所定のトランジスタ等を形成する（図示せず）。
その後、図１５（ａ）に示すように、シリコン酸化膜等
からなる第１の絶縁層１、Ａｌ等の金属膜を堆積した
後、レジスト膜を形成し、予め下地の半導体基板上に形
成されたマーク（図示せず）を基準として露光を行う。
そして、露光によって形成されたレジストパターンをマ
スクとしてドライエッチング等の処理を施し、回路パタ
ーン領域に第１の配線層２を形成すると共に、スクライ
ブ線等のアライメント領域には第１の配線層２からなる
アライメントマーク２ａを形成する。なお、本従来例で
説明するアライメントマークは、３列のマークが所定の
間隔で数十行程度配列されたものとし、その行方向の断
面について説明する。
領域に所定のトランジスタ等を形成する（図示せず）。
その後、図１５（ａ）に示すように、シリコン酸化膜等
からなる第１の絶縁層１、Ａｌ等の金属膜を堆積した
後、レジスト膜を形成し、予め下地の半導体基板上に形
成されたマーク（図示せず）を基準として露光を行う。
そして、露光によって形成されたレジストパターンをマ
スクとしてドライエッチング等の処理を施し、回路パタ
ーン領域に第１の配線層２を形成すると共に、スクライ
ブ線等のアライメント領域には第１の配線層２からなる
アライメントマーク２ａを形成する。なお、本従来例で
説明するアライメントマークは、３列のマークが所定の
間隔で数十行程度配列されたものとし、その行方向の断
面について説明する。
【０００５】次に、第１の配線層２上に第２の絶縁層３
を堆積した後、レジスト膜を形成し、第１の配線層２で
形成したアライメントマーク２ａを基準として露光を行
い、露光によって形成されたレジストパターンをマスク
としてドライエッチング処理を施し、回路パターン領域
に第１のスルーホールを形成すると共に、アライメント
領域に第１のスルーホールが配列されたアライメントマ
ーク３ａを形成する。
を堆積した後、レジスト膜を形成し、第１の配線層２で
形成したアライメントマーク２ａを基準として露光を行
い、露光によって形成されたレジストパターンをマスク
としてドライエッチング処理を施し、回路パターン領域
に第１のスルーホールを形成すると共に、アライメント
領域に第１のスルーホールが配列されたアライメントマ
ーク３ａを形成する。
【０００６】なお、図示していない回路パターン領域で
は、第１の配線層２上に第１のスルーホールが形成され
るが、図１５（ａ）に示すアライメント領域では第２の
絶縁層３の下には第１の配線層２が形成されていないた
め、第２の絶縁層３の膜厚は回路パターン領域に比べて
厚くなっている。ここで、スルーホール形成は、回路パ
ターン領域の絶縁層の膜厚に合わせてドライエッチング
の条件が設定されるため、アライメント領域の第１のス
ルーホールは第２の絶縁層３を貫通せず、膜の途中の段
階でエッチングが終了した形状となっている。
は、第１の配線層２上に第１のスルーホールが形成され
るが、図１５（ａ）に示すアライメント領域では第２の
絶縁層３の下には第１の配線層２が形成されていないた
め、第２の絶縁層３の膜厚は回路パターン領域に比べて
厚くなっている。ここで、スルーホール形成は、回路パ
ターン領域の絶縁層の膜厚に合わせてドライエッチング
の条件が設定されるため、アライメント領域の第１のス
ルーホールは第２の絶縁層３を貫通せず、膜の途中の段
階でエッチングが終了した形状となっている。
【０００７】次に、図１５（ｂ）に示すように、第２の
絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジ
スト膜を形成し、上記金属膜が堆積したアライメントマ
ーク３ａを基準としてアライメントを行い、レジストパ
ターンを形成する。そして、図１５（ｃ）に示すよう
に、このレジストパターンをマスクとしてドライエッチ
ング処理を行い、回路パターン領域に第２の配線層４を
形成すると共に、アライメント領域にはアライメントマ
ーク４ａを形成する。
絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジ
スト膜を形成し、上記金属膜が堆積したアライメントマ
ーク３ａを基準としてアライメントを行い、レジストパ
ターンを形成する。そして、図１５（ｃ）に示すよう
に、このレジストパターンをマスクとしてドライエッチ
ング処理を行い、回路パターン領域に第２の配線層４を
形成すると共に、アライメント領域にはアライメントマ
ーク４ａを形成する。
【０００８】続いて、図１５（ｄ）に示すように、第２
の配線層４上に第３の絶縁層５を堆積した後、所定のレ
ジスト膜を形成し、第２の配線層４で形成されたアライ
メントマーク４ａを基準として露光を行い、所定の開口
を有するレジストパターンを形成する。その後、このレ
ジストパターンをマスクとして、ドライエッチングによ
り回路パターン領域に第３の絶縁層５を貫通する第２の
スルーホールを形成すると共に、アライメント領域に第
２のスルーホールを配列したアライメントマーク５ａを
形成する。
の配線層４上に第３の絶縁層５を堆積した後、所定のレ
ジスト膜を形成し、第２の配線層４で形成されたアライ
メントマーク４ａを基準として露光を行い、所定の開口
を有するレジストパターンを形成する。その後、このレ
ジストパターンをマスクとして、ドライエッチングによ
り回路パターン領域に第３の絶縁層５を貫通する第２の
スルーホールを形成すると共に、アライメント領域に第
２のスルーホールを配列したアライメントマーク５ａを
形成する。
【０００９】次に、図１６（ｅ）に示すように、第３の
絶縁層５上にＡｌ等の金属膜を堆積した後、所定のレジ
スト膜を形成し、上記金属膜が堆積したアライメントマ
ーク５ａを基準としてアライメントを行い、レジストパ
ターンを形成する。そして、図１６（ｆ）に示すよう
に、このレジストパターンをマスクとしてドライエッチ
ング処理を行い、回路パターン領域に第３の配線層６を
形成すると共に、アライメント領域にはアライメントマ
ーク６ａを形成する。その後、同様の工程を順次繰り返
すことによって、図１６（ｇ）に示すような複数の配線
層（本従来例は７層）が積層された半導体装置が製造さ
れる。
絶縁層５上にＡｌ等の金属膜を堆積した後、所定のレジ
スト膜を形成し、上記金属膜が堆積したアライメントマ
ーク５ａを基準としてアライメントを行い、レジストパ
ターンを形成する。そして、図１６（ｆ）に示すよう
に、このレジストパターンをマスクとしてドライエッチ
ング処理を行い、回路パターン領域に第３の配線層６を
形成すると共に、アライメント領域にはアライメントマ
ーク６ａを形成する。その後、同様の工程を順次繰り返
すことによって、図１６（ｇ）に示すような複数の配線
層（本従来例は７層）が積層された半導体装置が製造さ
れる。
【００１０】このように、従来は、各配線層４、６をパ
ターン形成する際には、その配線層直下の絶縁層３、５
のスルーホールからなるアライメントマーク３ａ、５ａ
を用いてアライメントを行い、スクライブ線等のアライ
メント領域上には配線金属からなるアライメントマーク
４ａ、６ａを新たに形成し、一方、各絶縁層３、５にス
ルーホールを形成する際には、その絶縁層の直下の配線
層２、４からなるアライメントマーク２ａ、４ａを用い
てアライメントを行い、アライメント領域上にもスルー
ホールからなるアライメントマーク３ａ、５ａを形成し
ている。
ターン形成する際には、その配線層直下の絶縁層３、５
のスルーホールからなるアライメントマーク３ａ、５ａ
を用いてアライメントを行い、スクライブ線等のアライ
メント領域上には配線金属からなるアライメントマーク
４ａ、６ａを新たに形成し、一方、各絶縁層３、５にス
ルーホールを形成する際には、その絶縁層の直下の配線
層２、４からなるアライメントマーク２ａ、４ａを用い
てアライメントを行い、アライメント領域上にもスルー
ホールからなるアライメントマーク３ａ、５ａを形成し
ている。
【００１１】すなわち、配線層と絶縁層を交互に積層す
る場合、各々の配線層形成と絶縁層のスルーホール形成
で新たなアライメントマークを形成するために、堆積す
る配線層と絶縁層の和に等しい数のアライメントマーク
がアライメント領域の新たな場所に形成されることにな
る。具体的には、本従来例のように７層の配線層を形成
する場合には、絶縁層と併せて計１４個のアライメント
マークが形成されることになる。
る場合、各々の配線層形成と絶縁層のスルーホール形成
で新たなアライメントマークを形成するために、堆積す
る配線層と絶縁層の和に等しい数のアライメントマーク
がアライメント領域の新たな場所に形成されることにな
る。具体的には、本従来例のように７層の配線層を形成
する場合には、絶縁層と併せて計１４個のアライメント
マークが形成されることになる。
【００１２】
【発明が解決しようとする課題】しかしながら、近年の
多層配線構造の半導体装置は、多層化によりアライメン
トマークの数が多くなると共に、微細化に伴ってより正
確なアライメントが要求されるために、アライメントマ
ークを構成するマークの配列数は多くなり、１つのアラ
イメントマークが占める面積も大きくなってきている。
一方、アライメントマークの形状は使用する露光装置に
より決定されるためにその形状を自在に変更することは
できず、半導体装置全体としてスクライブ線等のアライ
メント領域におけるアライメントマークの占有面積が大
きくなってしまい、スクライブ線に他のアクセサリーや
半導体装置の動作確認を行うためのチャックパターン等
を挿入することができないという問題が生じている。
多層配線構造の半導体装置は、多層化によりアライメン
トマークの数が多くなると共に、微細化に伴ってより正
確なアライメントが要求されるために、アライメントマ
ークを構成するマークの配列数は多くなり、１つのアラ
イメントマークが占める面積も大きくなってきている。
一方、アライメントマークの形状は使用する露光装置に
より決定されるためにその形状を自在に変更することは
できず、半導体装置全体としてスクライブ線等のアライ
メント領域におけるアライメントマークの占有面積が大
きくなってしまい、スクライブ線に他のアクセサリーや
半導体装置の動作確認を行うためのチャックパターン等
を挿入することができないという問題が生じている。
【００１３】この問題を解決する一つの方法として、各
々の絶縁層又は配線層に形成するアライメントマーク
を、基板の法線方向から見て相重なるように配置する方
法が特開平９−２３２２０７号公報等に記載されてい
る。この方法について図１７乃至図１９を参照して説明
する。図１７乃至図１９は第１の従来例の改良で、アラ
イメントマークの占める面積を削減する第２の従来例を
示す断面図であり、前記した第１の従来例と同様にアラ
イメント領域のみを図示している。
々の絶縁層又は配線層に形成するアライメントマーク
を、基板の法線方向から見て相重なるように配置する方
法が特開平９−２３２２０７号公報等に記載されてい
る。この方法について図１７乃至図１９を参照して説明
する。図１７乃至図１９は第１の従来例の改良で、アラ
イメントマークの占める面積を削減する第２の従来例を
示す断面図であり、前記した第１の従来例と同様にアラ
イメント領域のみを図示している。
【００１４】まず、前記した第１の従来例と同様に、Ｓ
ｉ等の半導体基板に所定のトランジスタ等を形成した
後、図１７（ａ）に示すように、シリコン酸化膜等から
なる第１の絶縁層１、Ａｌ等の金属膜を堆積する。その
後、所定のレジスト膜を形成し、予め半導体基板の所定
の位置に形成されたマーク（図示せず）を基準として露
光を行い、レジストパターンを形成する。そして、レジ
ストパターンをマスクとしてドライエッチングを行い、
回路パターン領域に第１の配線層２を形成すると共に、
アライメント領域の第１領域に金属膜がマトリクス状に
配列されたアライメントマーク２ａを形成する。
ｉ等の半導体基板に所定のトランジスタ等を形成した
後、図１７（ａ）に示すように、シリコン酸化膜等から
なる第１の絶縁層１、Ａｌ等の金属膜を堆積する。その
後、所定のレジスト膜を形成し、予め半導体基板の所定
の位置に形成されたマーク（図示せず）を基準として露
光を行い、レジストパターンを形成する。そして、レジ
ストパターンをマスクとしてドライエッチングを行い、
回路パターン領域に第１の配線層２を形成すると共に、
アライメント領域の第１領域に金属膜がマトリクス状に
配列されたアライメントマーク２ａを形成する。
【００１５】次に、第１の配線層２上に第２の絶縁膜３
を堆積した後、所定のレジスト膜を形成し、第１のアラ
イメントマーク２ａを基準として露光を行う。そして、
露光によって形成されたレジストパターンをマスクとし
てドライエッチングを行い、回路パターン領域に第２の
絶縁膜３を貫通する第１のスルーホールを形成すると共
に、アライメント領域の第２領域には第１のスルーホー
ルがマトリクス状に配列されたアライメントマーク３ａ
を形成する。なお、アライメントマーク３ａは第２の絶
縁層３を貫通せず、膜の途中の段階でエッチングが終了
するのは前記した第１の従来例と同様の理由による。
を堆積した後、所定のレジスト膜を形成し、第１のアラ
イメントマーク２ａを基準として露光を行う。そして、
露光によって形成されたレジストパターンをマスクとし
てドライエッチングを行い、回路パターン領域に第２の
絶縁膜３を貫通する第１のスルーホールを形成すると共
に、アライメント領域の第２領域には第１のスルーホー
ルがマトリクス状に配列されたアライメントマーク３ａ
を形成する。なお、アライメントマーク３ａは第２の絶
縁層３を貫通せず、膜の途中の段階でエッチングが終了
するのは前記した第１の従来例と同様の理由による。
【００１６】次に、図１７（ｂ）、（ｃ）に示すよう
に、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、
所定のレジスト膜を形成し、前工程で形成した第１のス
ルーホールからなるアライメントマーク３ａを基準とし
てアライメントを行い、レジストパターンを形成する。
そしてこのレジストパターンをマスクとしてドライエッ
チング処理を行うが、第２の従来例ではスクライブ線の
第３領域に第２の配線層４からなるアライメントマーク
４ａを形成すると共に、第１領域のアライメントマーク
２ａ上に遮光膜４ｄを形成する。
に、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、
所定のレジスト膜を形成し、前工程で形成した第１のス
ルーホールからなるアライメントマーク３ａを基準とし
てアライメントを行い、レジストパターンを形成する。
そしてこのレジストパターンをマスクとしてドライエッ
チング処理を行うが、第２の従来例ではスクライブ線の
第３領域に第２の配線層４からなるアライメントマーク
４ａを形成すると共に、第１領域のアライメントマーク
２ａ上に遮光膜４ｄを形成する。
【００１７】続いて、図１７（ｄ）に示すように、第２
の配線層４上に第３の絶縁層５を堆積した後、所定のレ
ジスト膜を形成し、アライメントマーク４ａを基準とし
て露光を行い、遮光層４ｄ上に開口を有するレジストパ
ターンを形成する。その後、このレジストパターンをマ
スクとして、ドライエッチングにより回路パターン領域
に第３の絶縁層５を貫通する第２のスルーホールを形成
し、アライメント領域の第１領域には遮光層４ｄまで到
達するアライメントマーク５ａを形成する。
の配線層４上に第３の絶縁層５を堆積した後、所定のレ
ジスト膜を形成し、アライメントマーク４ａを基準とし
て露光を行い、遮光層４ｄ上に開口を有するレジストパ
ターンを形成する。その後、このレジストパターンをマ
スクとして、ドライエッチングにより回路パターン領域
に第３の絶縁層５を貫通する第２のスルーホールを形成
し、アライメント領域の第１領域には遮光層４ｄまで到
達するアライメントマーク５ａを形成する。
【００１８】次に、図１８（ｅ）、（ｆ）に示すよう
に、第３の絶縁膜５上にＡｌ等の金属膜を堆積した後、
所定のレジスト膜を形成し、前工程で形成した第２のス
ルーホールからなるアライメントマーク５ａを基準とし
てアライメントを行い、レジストパターンを形成する。
そしてこのレジストパターンをマスクとしてドライエッ
チング処理を行い、アライメント領域の第４領域にアラ
イメントマーク６ａを形成すると共に、第３領域のアラ
イメントマーク４ａ上に遮光膜６ｄを形成する。
に、第３の絶縁膜５上にＡｌ等の金属膜を堆積した後、
所定のレジスト膜を形成し、前工程で形成した第２のス
ルーホールからなるアライメントマーク５ａを基準とし
てアライメントを行い、レジストパターンを形成する。
そしてこのレジストパターンをマスクとしてドライエッ
チング処理を行い、アライメント領域の第４領域にアラ
イメントマーク６ａを形成すると共に、第３領域のアラ
イメントマーク４ａ上に遮光膜６ｄを形成する。
【００１９】次に、図１８（ｇ）に示すように、第３の
配線層６上に第４の絶縁層７を堆積した後、所定のレジ
スト膜を形成し、第４領域のアライメントマーク６ａを
基準として露光を行い、遮光層６ｄ上に開口を有するレ
ジストパターンを形成する。その後、このレジストパタ
ーンをマスクとして、ドライエッチングにより遮光膜が
形成された第３領域に遮光膜まで到達する第３のスルー
ホールからなるアライメントマーク７ａを形成する。そ
の後、上記（ａ）乃至（ｇ）の工程を繰り返すことによ
って、図１９に示す半導体装置を製造することができ
る。
配線層６上に第４の絶縁層７を堆積した後、所定のレジ
スト膜を形成し、第４領域のアライメントマーク６ａを
基準として露光を行い、遮光層６ｄ上に開口を有するレ
ジストパターンを形成する。その後、このレジストパタ
ーンをマスクとして、ドライエッチングにより遮光膜が
形成された第３領域に遮光膜まで到達する第３のスルー
ホールからなるアライメントマーク７ａを形成する。そ
の後、上記（ａ）乃至（ｇ）の工程を繰り返すことによ
って、図１９に示す半導体装置を製造することができ
る。
【００２０】上記第２の従来例に示す方法では、配線層
からなるアライメントマーク２ａ、４ａ、１２ａの上層
には遮光膜４ｄ、６ｄ、１４ｄを介してスルーホールか
らなる別のアライメントマーク５ａ、７ａ、１５ａが形
成されているため、アライメントマークの占有率を削減
することはできるが、遮光膜はアライメントマーク全体
を覆うように形成する必要があり、アライメントマーク
はマークを数個×数十個配列して形成されるため、アラ
イメント領域には広い面積の遮光膜、具体的には数十μ
ｍ×数百μｍ程度の大きさの金属膜からなる遮光膜が多
数配置されることになる。
からなるアライメントマーク２ａ、４ａ、１２ａの上層
には遮光膜４ｄ、６ｄ、１４ｄを介してスルーホールか
らなる別のアライメントマーク５ａ、７ａ、１５ａが形
成されているため、アライメントマークの占有率を削減
することはできるが、遮光膜はアライメントマーク全体
を覆うように形成する必要があり、アライメントマーク
はマークを数個×数十個配列して形成されるため、アラ
イメント領域には広い面積の遮光膜、具体的には数十μ
ｍ×数百μｍ程度の大きさの金属膜からなる遮光膜が多
数配置されることになる。
【００２１】このようなアライメント領域は、半導体装
置の面積の有効活用のため、スクライブ線上、あるいは
スクライブ線の近傍に設けられており、スクライブ線領
域の大きな金属膜は、半導体ウェハから半導体チップを
分割するダイシング工程時にブレードに引き込まれて引
き剥がされ、剥がれた金属膜片がボンディングパッド等
の露出した金属配線上に付着して配線のショートを引き
起こしてしまうという問題が生じる。このショートは半
導体チップの外側にボンディングパッドが形成されるロ
ジック素子等の半導体装置において顕著に表れる。
置の面積の有効活用のため、スクライブ線上、あるいは
スクライブ線の近傍に設けられており、スクライブ線領
域の大きな金属膜は、半導体ウェハから半導体チップを
分割するダイシング工程時にブレードに引き込まれて引
き剥がされ、剥がれた金属膜片がボンディングパッド等
の露出した金属配線上に付着して配線のショートを引き
起こしてしまうという問題が生じる。このショートは半
導体チップの外側にボンディングパッドが形成されるロ
ジック素子等の半導体装置において顕著に表れる。
【００２２】このように、上記した第１の従来例では、
各層ごとにアライメントマークを設けなければならない
ため、アライメント領域のアライメントマークの占有面
積が大きくなってしまい、また、第２の従来例では、ア
ライメントマーク上層に遮光膜を設け、アライメントマ
ークを積層することによってマークの専有面積を小さく
することができるが、ダイシング時にスクライブ線の近
傍にあるアライメントマークの金属膜が剥がれ、ボンデ
ィングパッドに散在することによりショートの原因とな
ってしまう。
各層ごとにアライメントマークを設けなければならない
ため、アライメント領域のアライメントマークの占有面
積が大きくなってしまい、また、第２の従来例では、ア
ライメントマーク上層に遮光膜を設け、アライメントマ
ークを積層することによってマークの専有面積を小さく
することができるが、ダイシング時にスクライブ線の近
傍にあるアライメントマークの金属膜が剥がれ、ボンデ
ィングパッドに散在することによりショートの原因とな
ってしまう。
【００２３】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、遮光膜のような面積の
大きい金属膜を別途設けることなく、スクライブ線のア
ライメントマークの専有面積を小さくすることができる
半導体装置及びその製造方法を提供することにある。
のであって、その主たる目的は、遮光膜のような面積の
大きい金属膜を別途設けることなく、スクライブ線のア
ライメントマークの専有面積を小さくすることができる
半導体装置及びその製造方法を提供することにある。
【００２４】
【問題を解決するための手段】上記目的を達成するた
め、本発明は、配線層と絶縁層とを交互に積層し、各々
の層の位置合わせを所定のアライメント領域に設けたア
ライメントマークを用いて行う多層配線構造の半導体装
置の製造方法において、前記配線層を形成するに際し、
該配線層直下の前記絶縁層に設けたスルーホールが配列
されたアライメントマークを用いて位置合わせを行い、
各々の前記絶縁層にスルーホールを形成するに際し、最
下層の前記配線層に設けたアライメントマークを用いて
位置合わせを行うものである。
め、本発明は、配線層と絶縁層とを交互に積層し、各々
の層の位置合わせを所定のアライメント領域に設けたア
ライメントマークを用いて行う多層配線構造の半導体装
置の製造方法において、前記配線層を形成するに際し、
該配線層直下の前記絶縁層に設けたスルーホールが配列
されたアライメントマークを用いて位置合わせを行い、
各々の前記絶縁層にスルーホールを形成するに際し、最
下層の前記配線層に設けたアライメントマークを用いて
位置合わせを行うものである。
【００２５】本発明においては、前記配線層を形成する
に際し、該配線層直上の前記絶縁層に設ける前記アライ
メントマークの各スルーホールが形成される位置に、少
なくとも前記スルーホール底部の外形より大きい形状
の、前記配線層からなる下敷きを配設することが好まし
い。
に際し、該配線層直上の前記絶縁層に設ける前記アライ
メントマークの各スルーホールが形成される位置に、少
なくとも前記スルーホール底部の外形より大きい形状
の、前記配線層からなる下敷きを配設することが好まし
い。
【００２６】また、本発明においては、各々の前記絶縁
層に形成する前記アライメントマークを、前記所定のア
ライメント領域の２又は３の領域に順次形成し、基板の
法線方向から見て、各々の領域の前記アライメントマー
クを相重なるように配置する構成とすることができる。
層に形成する前記アライメントマークを、前記所定のア
ライメント領域の２又は３の領域に順次形成し、基板の
法線方向から見て、各々の領域の前記アライメントマー
クを相重なるように配置する構成とすることができる。
【００２７】また、本発明は、配線層と絶縁層とが交互
に積層され、所定のアライメント領域に設けたアライメ
ントマークを用いて各々の層が位置合わせされる多層配
線構造の半導体装置において、各々の前記絶縁層にはス
ルーホールが配列されたアライメントマークを有し、基
板側から数えて２層目以降の前記配線層には、該配線層
直上の前記絶縁層の位置合わせに用いるアライメントマ
ークが形成されていないものである。
に積層され、所定のアライメント領域に設けたアライメ
ントマークを用いて各々の層が位置合わせされる多層配
線構造の半導体装置において、各々の前記絶縁層にはス
ルーホールが配列されたアライメントマークを有し、基
板側から数えて２層目以降の前記配線層には、該配線層
直上の前記絶縁層の位置合わせに用いるアライメントマ
ークが形成されていないものである。
【００２８】本発明においては、各々の前記絶縁層に形
成される前記アライメントマークの各スルーホール下部
に、該絶縁層直下の前記配線層からなる下敷きを有し、
該下敷きが、基板の法線方向から見て、少なくとも前記
のスルーホール底部の外形よりも大きい形状で形成され
ていることが好ましい。
成される前記アライメントマークの各スルーホール下部
に、該絶縁層直下の前記配線層からなる下敷きを有し、
該下敷きが、基板の法線方向から見て、少なくとも前記
のスルーホール底部の外形よりも大きい形状で形成され
ていることが好ましい。
【００２９】また、本発明においては、各々の前記絶縁
層に形成する前記アライメントマークが、前記所定のア
ライメント領域の２または３の領域に順次形成され、基
板の法線方向から見て、各々の領域の前記アライメント
マークが相重なるように配置されている構成とすること
ができる。
層に形成する前記アライメントマークが、前記所定のア
ライメント領域の２または３の領域に順次形成され、基
板の法線方向から見て、各々の領域の前記アライメント
マークが相重なるように配置されている構成とすること
ができる。
【００３０】
【発明の実施の形態】本発明に係る多層配線構造の半導
体装置の製造方法は、その好ましい一実施の形態におい
て、第１乃至第８の絶縁層にスルーホールを形成する際
には、最下層の第１の配線層に設けたアライメントマー
ク（図１０の２ａ）を用いてアライメントを行い、絶縁
層に設けるアライメントマーク（図１０の３ａ、５ａ、
７ａ）はスクライブ線等の２つの領域に交互に重ねて形
成することにより、アライメントマークの占有面積を小
さくすることができる。
体装置の製造方法は、その好ましい一実施の形態におい
て、第１乃至第８の絶縁層にスルーホールを形成する際
には、最下層の第１の配線層に設けたアライメントマー
ク（図１０の２ａ）を用いてアライメントを行い、絶縁
層に設けるアライメントマーク（図１０の３ａ、５ａ、
７ａ）はスクライブ線等の２つの領域に交互に重ねて形
成することにより、アライメントマークの占有面積を小
さくすることができる。
【００３１】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００３２】［実施例１］まず、本発明の第１の実施例
に係るアライメントマークを用いた半導体装置の製造方
法について、図１乃至図６を参照して説明する。図１乃
至図３は、第１の実施例に係る半導体装置の製造方法を
工程順に示す断面図であり、アライメントマークが形成
されるスクライブ線等のアライメント領域の断面を表し
ている。また、図４は、本発明で用いるアライメントマ
ークの配列を模式的に示す平面図であり、図５及び図６
はアライメントマークで反射されたアライメント用レー
ザ光の強度分布を示す実測データである。
に係るアライメントマークを用いた半導体装置の製造方
法について、図１乃至図６を参照して説明する。図１乃
至図３は、第１の実施例に係る半導体装置の製造方法を
工程順に示す断面図であり、アライメントマークが形成
されるスクライブ線等のアライメント領域の断面を表し
ている。また、図４は、本発明で用いるアライメントマ
ークの配列を模式的に示す平面図であり、図５及び図６
はアライメントマークで反射されたアライメント用レー
ザ光の強度分布を示す実測データである。
【００３３】まず、Ｓｉ等の半導体基板上に素子分離絶
縁膜、ゲート電極等を設け、所定のトランジスタ等を形
成する（図示せず）。その後、図１（ａ）に示すよう
に、シリコン酸化膜等からなる第１の絶縁層１を１．３
μｍ程度の膜厚で堆積した後、図示しない回路パターン
の所定の領域にスルーホールを形成する。その後、スパ
ッタ法によりＴｉ／ＴｉＮ等の下地金属を７０ｎｍ程度
の膜厚で堆積した後、Ａｌ等の金属膜を４００ｎｍ程度
の膜厚で形成する。続いて、レジスト膜を形成し、半導
体基板に予め形成されたマーク（図示せず）を基準とし
て露光を行う。
縁膜、ゲート電極等を設け、所定のトランジスタ等を形
成する（図示せず）。その後、図１（ａ）に示すよう
に、シリコン酸化膜等からなる第１の絶縁層１を１．３
μｍ程度の膜厚で堆積した後、図示しない回路パターン
の所定の領域にスルーホールを形成する。その後、スパ
ッタ法によりＴｉ／ＴｉＮ等の下地金属を７０ｎｍ程度
の膜厚で堆積した後、Ａｌ等の金属膜を４００ｎｍ程度
の膜厚で形成する。続いて、レジスト膜を形成し、半導
体基板に予め形成されたマーク（図示せず）を基準とし
て露光を行う。
【００３４】そして、露光によって形成されたレジスト
パターンをマスクとしてプラズマエッチング等のドライ
エッチングを行い、回路パターン領域に第１の配線層２
を形成する。その際、アライメント領域の第１領域には
金属膜がマトリクス状に配列されたアライメントマーク
２ａを形成すると共に、第２領域には次工程で形成され
るスルーホールの下敷きとなる受け皿２ｂを形成する。
パターンをマスクとしてプラズマエッチング等のドライ
エッチングを行い、回路パターン領域に第１の配線層２
を形成する。その際、アライメント領域の第１領域には
金属膜がマトリクス状に配列されたアライメントマーク
２ａを形成すると共に、第２領域には次工程で形成され
るスルーホールの下敷きとなる受け皿２ｂを形成する。
【００３５】ここで、受け皿２ｂはスルーホールの外形
よりもやや大きい程度の形状で、互いに分離するように
形成することによって、従来例のように大きな面積の金
属膜がスクライブ線領域に残ることを防止することがで
きる。また後述するように、受け皿２ｂを設けることに
よって、その上層に形成する絶縁層の膜厚を回路パター
ン領域とアライメント領域とで均等にすることができ、
アライメントマーク形状のウェハ面内均一性を向上させ
ることもできる。なお、アライメントマークとしては、
図４に示すように、３列のマークが所定の間隔で数十行
程度配列された形状のマークを用いている。
よりもやや大きい程度の形状で、互いに分離するように
形成することによって、従来例のように大きな面積の金
属膜がスクライブ線領域に残ることを防止することがで
きる。また後述するように、受け皿２ｂを設けることに
よって、その上層に形成する絶縁層の膜厚を回路パター
ン領域とアライメント領域とで均等にすることができ、
アライメントマーク形状のウェハ面内均一性を向上させ
ることもできる。なお、アライメントマークとしては、
図４に示すように、３列のマークが所定の間隔で数十行
程度配列された形状のマークを用いている。
【００３６】次に、図１（ｂ）に示すように、第１の配
線層２上にシリコン酸化膜等を堆積した後、ＣＭＰ（Ch
emical Mechanical Polishing）法やエッチバック法に
より平坦化を行い、再度、シリコン酸化膜等を堆積する
ことによって膜厚１．３μｍ程度の第２の絶縁層３を形
成する。その後、所定のレジスト膜を形成し、第１の配
線層２よりなるアライメントマーク２ａを基準として露
光を行う。そして、露光によって形成されたレジストパ
ターンをマスクとしてドライエッチングを行い、回路パ
ターン領域に第１のスルーホールを形成すると共に、ア
ライメント領域の第２領域の受け皿２ｂ上に第１のスル
ーホールがマトリクス状に配列されたアライメントマー
ク３ａを形成する。
線層２上にシリコン酸化膜等を堆積した後、ＣＭＰ（Ch
emical Mechanical Polishing）法やエッチバック法に
より平坦化を行い、再度、シリコン酸化膜等を堆積する
ことによって膜厚１．３μｍ程度の第２の絶縁層３を形
成する。その後、所定のレジスト膜を形成し、第１の配
線層２よりなるアライメントマーク２ａを基準として露
光を行う。そして、露光によって形成されたレジストパ
ターンをマスクとしてドライエッチングを行い、回路パ
ターン領域に第１のスルーホールを形成すると共に、ア
ライメント領域の第２領域の受け皿２ｂ上に第１のスル
ーホールがマトリクス状に配列されたアライメントマー
ク３ａを形成する。
【００３７】なお、第１の従来例では、第１のスルーホ
ール開孔時のアライメント領域の第２の絶縁層３の膜厚
は第１の配線層２がない分、第１の配線層２がある回路
パターン領域よりも厚くなっていたため、アライメント
マーク３ａは第２の絶縁層３の途中でエッチングが終了
していたが、本実施例では、第２の絶縁層３の下層には
前工程で形成した受け皿２ｂが配置されているため、第
２の絶縁層３の膜厚は回路パターン領域とアライメント
領域で同じとなり、第２のアライメントマーク３ａは第
２の絶縁層を貫通して形成される。なお、スルーホール
を形成する絶縁層の膜厚によっては、受け皿２ｂを形成
することによってスルーホールの段差が小さくなりす
ぎ、逆にアライメントが困難になるような場合がある
が、その場合は受け皿２ｂを形成する必要はない。
ール開孔時のアライメント領域の第２の絶縁層３の膜厚
は第１の配線層２がない分、第１の配線層２がある回路
パターン領域よりも厚くなっていたため、アライメント
マーク３ａは第２の絶縁層３の途中でエッチングが終了
していたが、本実施例では、第２の絶縁層３の下層には
前工程で形成した受け皿２ｂが配置されているため、第
２の絶縁層３の膜厚は回路パターン領域とアライメント
領域で同じとなり、第２のアライメントマーク３ａは第
２の絶縁層を貫通して形成される。なお、スルーホール
を形成する絶縁層の膜厚によっては、受け皿２ｂを形成
することによってスルーホールの段差が小さくなりす
ぎ、逆にアライメントが困難になるような場合がある
が、その場合は受け皿２ｂを形成する必要はない。
【００３８】次に、図１（ｃ）に示すように、第２の絶
縁層３上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した
後、レジスト膜を形成し、第１のスルーホール内部に上
記金属膜が堆積したアライメントマーク３ａを基準とし
て露光を行う。この際、アライメントマーク３ａは上述
したように第２の絶縁層３を貫通して形成されているた
め、アライメントマーク形状のウェハ面内均一性を向上
させることができ、アライメントマークの計測誤差を軽
減することができる。
縁層３上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した
後、レジスト膜を形成し、第１のスルーホール内部に上
記金属膜が堆積したアライメントマーク３ａを基準とし
て露光を行う。この際、アライメントマーク３ａは上述
したように第２の絶縁層３を貫通して形成されているた
め、アライメントマーク形状のウェハ面内均一性を向上
させることができ、アライメントマークの計測誤差を軽
減することができる。
【００３９】そして、図１（ｄ）に示すように、露光に
よって形成されたレジストパターンをマスクとしてドラ
イエッチングを行い、回路パターン領域に第２の配線層
４を形成する。その際、アライメント領域には新たなア
ライメントマークは形成せず、第３領域にはその上層に
形成される第３の絶縁層５のスルーホールの下敷きとな
る受け皿４ｂを形成する。また、アライメントマーク３
ａ上にはスルーホールを迫り出すように蓋４ｃを形成す
ることもできる。これは、アライメントマーク３ａ内壁
に堆積した第２の配線層２からなるサイドウォールが剥
がれることを防止するためのものである。
よって形成されたレジストパターンをマスクとしてドラ
イエッチングを行い、回路パターン領域に第２の配線層
４を形成する。その際、アライメント領域には新たなア
ライメントマークは形成せず、第３領域にはその上層に
形成される第３の絶縁層５のスルーホールの下敷きとな
る受け皿４ｂを形成する。また、アライメントマーク３
ａ上にはスルーホールを迫り出すように蓋４ｃを形成す
ることもできる。これは、アライメントマーク３ａ内壁
に堆積した第２の配線層２からなるサイドウォールが剥
がれることを防止するためのものである。
【００４０】次に、図２（ｅ）に示すように、第２の配
線層４上にシリコン酸化膜等からなる第３の絶縁層５を
１．３μｍ程度の膜厚で堆積した後、所定のレジスト膜
を形成して露光を行うが、本実施例では第２の絶縁層３
の場合と同様に、図１（ａ）の第１の配線層で形成した
アライメントマーク２ａを使用することを特徴としてい
る。すなわち、従来は第３の絶縁層５のアライメントは
その直下の第２の配線層４で形成したアライメントマー
クを用いて行っていたが、本実施例では第３の絶縁層５
及び第２の絶縁層３の積層膜がアライメントのためのＨ
ｅ−Ｎｅ等のレーザ光やハロゲン光を十分透過し、ま
た、第１のアライメントマーク２ａ上にはアライメント
光を反射する金属膜が形成されていないことから、アラ
イメントマーク２ａを基準としてアライメントを行って
いる。
線層４上にシリコン酸化膜等からなる第３の絶縁層５を
１．３μｍ程度の膜厚で堆積した後、所定のレジスト膜
を形成して露光を行うが、本実施例では第２の絶縁層３
の場合と同様に、図１（ａ）の第１の配線層で形成した
アライメントマーク２ａを使用することを特徴としてい
る。すなわち、従来は第３の絶縁層５のアライメントは
その直下の第２の配線層４で形成したアライメントマー
クを用いて行っていたが、本実施例では第３の絶縁層５
及び第２の絶縁層３の積層膜がアライメントのためのＨ
ｅ−Ｎｅ等のレーザ光やハロゲン光を十分透過し、ま
た、第１のアライメントマーク２ａ上にはアライメント
光を反射する金属膜が形成されていないことから、アラ
イメントマーク２ａを基準としてアライメントを行って
いる。
【００４１】このように、本実施例ではアライメントマ
ーク２ａを基準として露光を行い、第２の配線層４で形
成した受け皿４ｂ上に開口を有するレジストパターンを
形成した後、このレジストパターンをマスクとして、ド
ライエッチングにより回路パターン領域に第３の絶縁層
５を貫通する第２のスルーホールを形成し、アライメン
ト領域の第３領域の受け皿４ｂ上にも第２のスルーホー
ルを配列したアライメントマーク５ａを形成する。
ーク２ａを基準として露光を行い、第２の配線層４で形
成した受け皿４ｂ上に開口を有するレジストパターンを
形成した後、このレジストパターンをマスクとして、ド
ライエッチングにより回路パターン領域に第３の絶縁層
５を貫通する第２のスルーホールを形成し、アライメン
ト領域の第３領域の受け皿４ｂ上にも第２のスルーホー
ルを配列したアライメントマーク５ａを形成する。
【００４２】同様に、第３の絶縁層５上にＴｉ／Ｔｉ
Ｎ、Ａｌ等の金属膜を堆積した後、前工程で形成した第
２のスルーホールからなるアライメントマーク５ａを基
準として、回路パターン領域に第３の配線層６を形成す
ると共に、アライメント領域の第４領域にはその上層に
形成するスルーホールからなるアライメントマークの下
敷きとなる受け皿６ｂを形成する。そして、第３の配線
層６上にシリコン酸化膜等からなる第４絶縁層７を堆積
した後、（ｂ）の工程と同様に、第１のアライメントマ
ーク２ａを基準として露光を行い、アライメント領域の
第４領域の受け皿６ｂ上に第３のスルーホールを配列し
たアライメントマーク７ａを形成する。その後、同様の
工程を繰り返すことによって図３に示すような複数の配
線層が多層に積層された半導体装置が製造される。
Ｎ、Ａｌ等の金属膜を堆積した後、前工程で形成した第
２のスルーホールからなるアライメントマーク５ａを基
準として、回路パターン領域に第３の配線層６を形成す
ると共に、アライメント領域の第４領域にはその上層に
形成するスルーホールからなるアライメントマークの下
敷きとなる受け皿６ｂを形成する。そして、第３の配線
層６上にシリコン酸化膜等からなる第４絶縁層７を堆積
した後、（ｂ）の工程と同様に、第１のアライメントマ
ーク２ａを基準として露光を行い、アライメント領域の
第４領域の受け皿６ｂ上に第３のスルーホールを配列し
たアライメントマーク７ａを形成する。その後、同様の
工程を繰り返すことによって図３に示すような複数の配
線層が多層に積層された半導体装置が製造される。
【００４３】ここで、第２乃至第８の絶縁層及び最上層
のポリイミド等からなる保護膜のスルーホール形成にお
けるアライメントに際しても、Ｈｅ−Ｎｅ等のレーザ
光、ハロゲン光等のアライメント光は積層された絶縁層
を十分透過することを確認している。本願発明者の実験
によれば、第６の配線層１２に実験用のアライメントマ
ークを形成し、第７の絶縁層１３のスルーホール形成の
ためのアライメントを、第１の配線層２で形成したアラ
イメントマーク２ａと上記実験用のアライメントマーク
とでそれぞれ行い、両者のアライメントの信号強度を比
較した。その結果を図５及び図６に示す。
のポリイミド等からなる保護膜のスルーホール形成にお
けるアライメントに際しても、Ｈｅ−Ｎｅ等のレーザ
光、ハロゲン光等のアライメント光は積層された絶縁層
を十分透過することを確認している。本願発明者の実験
によれば、第６の配線層１２に実験用のアライメントマ
ークを形成し、第７の絶縁層１３のスルーホール形成の
ためのアライメントを、第１の配線層２で形成したアラ
イメントマーク２ａと上記実験用のアライメントマーク
とでそれぞれ行い、両者のアライメントの信号強度を比
較した。その結果を図５及び図６に示す。
【００４４】図５及び図６はアライメントマークで反射
したアライメント光の強度分布を示す図であり、図５は
第７領域に示す第６の配線層１２で形成した実験用のア
ライメントマークのデータ、図６は第１の配線層２で形
成したアライメントマーク２ａのデータである。なお、
図の横軸はスクライブ線上の距離、縦軸は反射光の強度
を示している。この両者を比較すると、図６ではアライ
メント光が第２〜第７の６層の絶縁層を通過した後の波
形であるにも関わらず、反射光の波形は第７の絶縁層の
みを透過した図５の波形とほとんど差異がなく、第１の
配線層２で形成したアライメントマーク２ａのみを用い
てアライメントを行うことができることが分かる。
したアライメント光の強度分布を示す図であり、図５は
第７領域に示す第６の配線層１２で形成した実験用のア
ライメントマークのデータ、図６は第１の配線層２で形
成したアライメントマーク２ａのデータである。なお、
図の横軸はスクライブ線上の距離、縦軸は反射光の強度
を示している。この両者を比較すると、図６ではアライ
メント光が第２〜第７の６層の絶縁層を通過した後の波
形であるにも関わらず、反射光の波形は第７の絶縁層の
みを透過した図５の波形とほとんど差異がなく、第１の
配線層２で形成したアライメントマーク２ａのみを用い
てアライメントを行うことができることが分かる。
【００４５】この反射光の波形は、透過する絶縁層の材
料、膜厚等の条件によって左右されるが、本願発明者
は、配線層としてＴｉ／ＴｉＮ、Ａｌを８層積層し、層
間絶縁層として膜厚１．３μｍ程度のシリコン酸化膜を
堆積し、更に最上層にポリイミドからなる保護膜を堆積
した構造の半導体装置の製造においても、第１のアライ
メントマーク２ａを使用することができることを確認し
ている。
料、膜厚等の条件によって左右されるが、本願発明者
は、配線層としてＴｉ／ＴｉＮ、Ａｌを８層積層し、層
間絶縁層として膜厚１．３μｍ程度のシリコン酸化膜を
堆積し、更に最上層にポリイミドからなる保護膜を堆積
した構造の半導体装置の製造においても、第１のアライ
メントマーク２ａを使用することができることを確認し
ている。
【００４６】このように、本実施例のアライメントマー
クを用いた半導体装置の製造方法によれば、第１の配線
層２の加工に際して形成したアライメントマーク２ａを
用いて、その上層に堆積するすべての絶縁層にスルーホ
ールを形成することができるため、各々の配線層に新た
なアライメントマークを形成する必要がなく、従来例に
比べてアライメントマークの数を削減することができ
る。従って、アライメント領域を小さくでき、他のアク
セサリや動作確認のためのチェックパターン等を配置す
ることができる。また、従来例のように面積の大きい遮
光膜等の金属膜を設ける必要がないため、アライメント
領域がスクライブ線に形成されている場合、ダイシング
時に金属片が散在することによるショートが発生するこ
とはない。上記効果は、配線層を３層以上設ける場合に
現れ、更に多層に積層するほど顕著となるが、本願発明
者の実験によれば、上記方法を用いて配線層を８層積層
した半導体装置を製造することができることを確認して
いる。
クを用いた半導体装置の製造方法によれば、第１の配線
層２の加工に際して形成したアライメントマーク２ａを
用いて、その上層に堆積するすべての絶縁層にスルーホ
ールを形成することができるため、各々の配線層に新た
なアライメントマークを形成する必要がなく、従来例に
比べてアライメントマークの数を削減することができ
る。従って、アライメント領域を小さくでき、他のアク
セサリや動作確認のためのチェックパターン等を配置す
ることができる。また、従来例のように面積の大きい遮
光膜等の金属膜を設ける必要がないため、アライメント
領域がスクライブ線に形成されている場合、ダイシング
時に金属片が散在することによるショートが発生するこ
とはない。上記効果は、配線層を３層以上設ける場合に
現れ、更に多層に積層するほど顕著となるが、本願発明
者の実験によれば、上記方法を用いて配線層を８層積層
した半導体装置を製造することができることを確認して
いる。
【００４７】なお、本実施例では、配線層の材料として
Ｔｉ／ＴｉＮ、Ａｌを用い、絶縁層の材料としてシリコ
ン酸化膜を用いた例について記載したが、本発明は上記
実施例に限定されるものではなく、配線層としてタング
ステン等の他の導電材料、絶縁層としてシリコン窒化
膜、シリコン酸化膜とシリコン窒化膜の積層膜、ＳＯ
Ｇ、他の絶縁材料を用いることもできる。
Ｔｉ／ＴｉＮ、Ａｌを用い、絶縁層の材料としてシリコ
ン酸化膜を用いた例について記載したが、本発明は上記
実施例に限定されるものではなく、配線層としてタング
ステン等の他の導電材料、絶縁層としてシリコン窒化
膜、シリコン酸化膜とシリコン窒化膜の積層膜、ＳＯ
Ｇ、他の絶縁材料を用いることもできる。
【００４８】［実施例２］次に、本発明の第２の実施例
に係るアライメントマークを用いた半導体装置の製造方
法について、図７乃至図１０を参照して説明する。図７
乃至図１０は、第２の実施例に係る半導体装置の製造方
法を工程順に示す断面図であり、アライメントマークが
形成されるスクライブ線等のアライメント領域の形状を
示す図である。なお、本実施例と前記した第１の実施例
との相違点は、アライメントマークの占有面積を更に削
減するために、絶縁層のスルーホールを交互に積層して
形成していることであり、その他の条件に関しては第１
の実施例と同様である。
に係るアライメントマークを用いた半導体装置の製造方
法について、図７乃至図１０を参照して説明する。図７
乃至図１０は、第２の実施例に係る半導体装置の製造方
法を工程順に示す断面図であり、アライメントマークが
形成されるスクライブ線等のアライメント領域の形状を
示す図である。なお、本実施例と前記した第１の実施例
との相違点は、アライメントマークの占有面積を更に削
減するために、絶縁層のスルーホールを交互に積層して
形成していることであり、その他の条件に関しては第１
の実施例と同様である。
【００４９】まず、前記した第１の実施例と同様に、Ｓ
ｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を
形成し、その上にシリコン酸化膜等からなる第１の絶縁
層１を１．３μｍ程度の膜厚で堆積する。続いて、Ｔｉ
／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００
ｎｍ程度の膜厚で堆積した後、半導体基板に予め形成さ
れたマーク（図示せず）を基準として、回路パターン領
域に第１の配線層２を形成すると共に、アライメント領
域の第１領域には第１のアライメントマーク２ａを、第
２領域には次工程で形成されるスルーホールの下敷きと
なる受け皿２ｂを形成する（図７（ａ）参照）。
ｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を
形成し、その上にシリコン酸化膜等からなる第１の絶縁
層１を１．３μｍ程度の膜厚で堆積する。続いて、Ｔｉ
／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００
ｎｍ程度の膜厚で堆積した後、半導体基板に予め形成さ
れたマーク（図示せず）を基準として、回路パターン領
域に第１の配線層２を形成すると共に、アライメント領
域の第１領域には第１のアライメントマーク２ａを、第
２領域には次工程で形成されるスルーホールの下敷きと
なる受け皿２ｂを形成する（図７（ａ）参照）。
【００５０】次に、図７（ｂ）に示すように、第１の配
線層２上にシリコン酸化膜等からなる第２の絶縁層３を
ＣＭＰ法、エッチバック法等で平坦化して１．３μｍ程
度の膜厚で形成した後、第１のアライメントマーク２ａ
を基準として、回路パターン領域に第１のスルーホール
を形成すると共に、アライメント領域の第２領域の受け
皿２ｂ上に第１のスルーホールをマトリクス状に配列し
たアライメントマーク３ａを形成する。
線層２上にシリコン酸化膜等からなる第２の絶縁層３を
ＣＭＰ法、エッチバック法等で平坦化して１．３μｍ程
度の膜厚で形成した後、第１のアライメントマーク２ａ
を基準として、回路パターン領域に第１のスルーホール
を形成すると共に、アライメント領域の第２領域の受け
皿２ｂ上に第１のスルーホールをマトリクス状に配列し
たアライメントマーク３ａを形成する。
【００５１】続いて、図７（ｃ）、（ｄ）に示すよう
に、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、
上記アライメントマーク３ａを基準として露光を行い、
回路パターン領域に第２の配線層４を形成すると共に、
第３領域にはその上層に形成される第３の絶縁層５のス
ルーホールの下敷きとなる受け皿４ｂと、第１のスルー
ホールを迫り出すように蓋４ｃを形成する。
に、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、
上記アライメントマーク３ａを基準として露光を行い、
回路パターン領域に第２の配線層４を形成すると共に、
第３領域にはその上層に形成される第３の絶縁層５のス
ルーホールの下敷きとなる受け皿４ｂと、第１のスルー
ホールを迫り出すように蓋４ｃを形成する。
【００５２】次に、第１の配線層２上に第３の絶縁層５
を堆積した後、前記した第１の実施例と同様に、第１の
配線層２で形成したアライメントマーク２ａを基準とし
て露光を行い、回路パターン領域に第３の絶縁層５を貫
通する第２のスルーホールを形成すると共に、第３領域
の受け皿４ｂ上にも第２のスルーホールを配列したアラ
イメントマーク５ａを形成する。その後、第３の絶縁層
５上にＡｌ等の金属膜を堆積する（図８（ｅ）、（ｆ）
参照）。
を堆積した後、前記した第１の実施例と同様に、第１の
配線層２で形成したアライメントマーク２ａを基準とし
て露光を行い、回路パターン領域に第３の絶縁層５を貫
通する第２のスルーホールを形成すると共に、第３領域
の受け皿４ｂ上にも第２のスルーホールを配列したアラ
イメントマーク５ａを形成する。その後、第３の絶縁層
５上にＡｌ等の金属膜を堆積する（図８（ｅ）、（ｆ）
参照）。
【００５３】続いて、前工程で形成した第２のスルーホ
ールからなるアライメントマーク５ａを基準として第３
の配線層６を形成するが、本実施例では、前記した第１
の実施例と異なり、第１の配線層で形成した受け皿が配
置されたスクライブ線の第２領域に、その上層に形成す
るスルーホールからなるアライメントマークの下敷きと
なる受け皿６ｂを重ねて形成する（図８（ｇ）参照）。
ールからなるアライメントマーク５ａを基準として第３
の配線層６を形成するが、本実施例では、前記した第１
の実施例と異なり、第１の配線層で形成した受け皿が配
置されたスクライブ線の第２領域に、その上層に形成す
るスルーホールからなるアライメントマークの下敷きと
なる受け皿６ｂを重ねて形成する（図８（ｇ）参照）。
【００５４】そして、図８（ｈ）に示すように、第３の
配線層６上に第４絶縁層７を堆積した後、（ｅ）の工程
と同様に、アライメントマーク２ａを基準として露光を
行い、パターン回路領域に第３のスルーホールを形成す
ると共に、アライメント領域の第２領域の受け皿６ｂ上
に第３のスルーホールを配列したアライメントマーク７
ａを形成する。その後、図９（ｉ）、（ｊ）に示すよう
に、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、
アライメントマーク７ａを基準として露光を行い、回路
パターン領域に第４の配線層８を形成すると共に、アラ
イメント領域の第３領域にはその上層に形成される第５
の絶縁層のスルーホールの下敷きとなる受け皿８ｂと、
第３のスルーホールを迫り出すように蓋８ｃを形成す
る。以下、同様の工程を繰り返すことによって、図１０
（ａ）に示すような複数の配線層が多層に積層された半
導体装置を製造することができる。
配線層６上に第４絶縁層７を堆積した後、（ｅ）の工程
と同様に、アライメントマーク２ａを基準として露光を
行い、パターン回路領域に第３のスルーホールを形成す
ると共に、アライメント領域の第２領域の受け皿６ｂ上
に第３のスルーホールを配列したアライメントマーク７
ａを形成する。その後、図９（ｉ）、（ｊ）に示すよう
に、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、
アライメントマーク７ａを基準として露光を行い、回路
パターン領域に第４の配線層８を形成すると共に、アラ
イメント領域の第３領域にはその上層に形成される第５
の絶縁層のスルーホールの下敷きとなる受け皿８ｂと、
第３のスルーホールを迫り出すように蓋８ｃを形成す
る。以下、同様の工程を繰り返すことによって、図１０
（ａ）に示すような複数の配線層が多層に積層された半
導体装置を製造することができる。
【００５５】ここで、第３のスルーホールを第１のスル
ーホール上に重ねて形成しているが、第３のスルーホー
ル下部には受け皿６ｂが形成されているため、スルーホ
ール形成のためのドライエッチングを過剰に行っても、
受け皿６ｂがエッチングストッパとなるため、下層の第
１のスルーホールと連結することはない。また、第４の
配線層８形成のためのアライメントに際して、配線層金
属が基板全体を覆っているため、下層の第１のスルーホ
ールからなるアライメントマーク３ａや第１のスルーホ
ール内部に形成された第２の配線層４がアライメントの
障害になることもない。
ーホール上に重ねて形成しているが、第３のスルーホー
ル下部には受け皿６ｂが形成されているため、スルーホ
ール形成のためのドライエッチングを過剰に行っても、
受け皿６ｂがエッチングストッパとなるため、下層の第
１のスルーホールと連結することはない。また、第４の
配線層８形成のためのアライメントに際して、配線層金
属が基板全体を覆っているため、下層の第１のスルーホ
ールからなるアライメントマーク３ａや第１のスルーホ
ール内部に形成された第２の配線層４がアライメントの
障害になることもない。
【００５６】また、複数の絶縁層が積層された状態であ
っても、アライメントのためのレーザ光は絶縁層を十分
透過するため、上層の絶縁層にスルーホールを形成する
際のアライメントも第１の配線層２からなるアライメン
トマーク２ａを基準として行うことができるのは、前記
した第１の実施例と同様である。なお、絶縁膜の材質、
膜厚によってアライメント光が検出しにくくなる場合に
は、図１０（ｂ）に示すように、任意の配線層（図では
第４の配線層）に予備のアライメントマーク１８を設
け、アライメントマーク２ａの代わりに使用することも
できる。
っても、アライメントのためのレーザ光は絶縁層を十分
透過するため、上層の絶縁層にスルーホールを形成する
際のアライメントも第１の配線層２からなるアライメン
トマーク２ａを基準として行うことができるのは、前記
した第１の実施例と同様である。なお、絶縁膜の材質、
膜厚によってアライメント光が検出しにくくなる場合に
は、図１０（ｂ）に示すように、任意の配線層（図では
第４の配線層）に予備のアライメントマーク１８を設
け、アライメントマーク２ａの代わりに使用することも
できる。
【００５７】このように、本実施例のアライメントマー
クを用いた半導体装置の製造方法によれば、第１の配線
層２の加工に際して形成したアライメントマーク２ａを
用いて、その上層に堆積するすべての絶縁層にスルーホ
ールを形成し、また、スルーホールは交互に下層のスル
ーホールと重なる位置に形成するため、前記した第１の
実施例よりも、更にアライメントマークの数及び占有面
積を削減することができる。従って、チップサイズを有
効に活用することができ、他のアクセサリや動作確認の
ためのチェックパターン等を配置することができる。
クを用いた半導体装置の製造方法によれば、第１の配線
層２の加工に際して形成したアライメントマーク２ａを
用いて、その上層に堆積するすべての絶縁層にスルーホ
ールを形成し、また、スルーホールは交互に下層のスル
ーホールと重なる位置に形成するため、前記した第１の
実施例よりも、更にアライメントマークの数及び占有面
積を削減することができる。従って、チップサイズを有
効に活用することができ、他のアクセサリや動作確認の
ためのチェックパターン等を配置することができる。
【００５８】［実施例３］次に、本発明の第３の実施例
に係るアライメントマークを用いた半導体装置の製造方
法について、図１１乃至図１４を参照して説明する。図
１１乃至図１４は、第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図であり、アライメントマー
クが形成されるスクライブ線領域の形状を示す図であ
る。なお、本実施例と前記した第２の実施例との相違点
は、絶縁層のスルーホールを３つの領域に順次積層して
形成することであり、その他の条件に関しては第２の実
施例と同様である。
に係るアライメントマークを用いた半導体装置の製造方
法について、図１１乃至図１４を参照して説明する。図
１１乃至図１４は、第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図であり、アライメントマー
クが形成されるスクライブ線領域の形状を示す図であ
る。なお、本実施例と前記した第２の実施例との相違点
は、絶縁層のスルーホールを３つの領域に順次積層して
形成することであり、その他の条件に関しては第２の実
施例と同様である。
【００５９】まず、前記した第２の実施例と同様に、Ｓ
ｉ等の半導体基板上に第１の絶縁層１と、第１の配線層
２、アライメントマーク２ａ及び受け皿２ｂと、第２の
絶縁層３及び第１のスルーホールからなるアライメント
マーク３ａと、第２の配線層４及び受け皿４ｂと、第３
の絶縁層５及び第２のスルーホールからなるアライメン
トマーク５ａとを形成する（図１１（ａ）乃至図１２
（ｅ）参照）。
ｉ等の半導体基板上に第１の絶縁層１と、第１の配線層
２、アライメントマーク２ａ及び受け皿２ｂと、第２の
絶縁層３及び第１のスルーホールからなるアライメント
マーク３ａと、第２の配線層４及び受け皿４ｂと、第３
の絶縁層５及び第２のスルーホールからなるアライメン
トマーク５ａとを形成する（図１１（ａ）乃至図１２
（ｅ）参照）。
【００６０】次に、図１２（ｆ）に示すように、Ｔｉ／
ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎ
ｍ程度の膜厚で堆積した後、第２のスルーホールからな
るアライメントマーク５ａを基準として第３の配線層６
を形成するが、本実施例では、前記した第２の実施例と
異なり、アライメント領域の第４領域に、その上層に形
成するスルーホールからなるアライメントマークの下敷
きとなる受け皿６ｂを形成する（図１２（ｇ）参照）。
そして、図１２（ｈ）に示すように、第３の配線層６上
に第４の絶縁層７を堆積した後、前記した第１及び第２
の実施例と同様に、第１のアライメントマーク１ａを基
準として露光を行い、スクライブ線の第４領域の受け皿
６ｂ上に第３のスルーホールを配列したアライメントマ
ーク７ａを形成する。
ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎ
ｍ程度の膜厚で堆積した後、第２のスルーホールからな
るアライメントマーク５ａを基準として第３の配線層６
を形成するが、本実施例では、前記した第２の実施例と
異なり、アライメント領域の第４領域に、その上層に形
成するスルーホールからなるアライメントマークの下敷
きとなる受け皿６ｂを形成する（図１２（ｇ）参照）。
そして、図１２（ｈ）に示すように、第３の配線層６上
に第４の絶縁層７を堆積した後、前記した第１及び第２
の実施例と同様に、第１のアライメントマーク１ａを基
準として露光を行い、スクライブ線の第４領域の受け皿
６ｂ上に第３のスルーホールを配列したアライメントマ
ーク７ａを形成する。
【００６１】その後、図１３（ｉ）、（ｊ）に示すよう
に、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、
上記アライメントマーク７ａを基準として露光を行い、
アライメント領域の第２領域にその上層に形成される第
４の絶縁層９のスルーホールの下敷きとなる受け皿８ｂ
と、第３のスルーホールを迫り出すように蓋８ｃを形成
する。以下、同様の工程を繰り返すことによって、図１
４に示すような複数の配線層が多層に積層された半導体
装置を製造することができる。
に、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、
上記アライメントマーク７ａを基準として露光を行い、
アライメント領域の第２領域にその上層に形成される第
４の絶縁層９のスルーホールの下敷きとなる受け皿８ｂ
と、第３のスルーホールを迫り出すように蓋８ｃを形成
する。以下、同様の工程を繰り返すことによって、図１
４に示すような複数の配線層が多層に積層された半導体
装置を製造することができる。
【００６２】ここで、本実施例ではスルーホールを３つ
の領域に順次重ねて形成しているが、その理由は、各々
の絶縁層の膜厚によってはスルーホールに形成されるサ
イドウォールの剥がれを防止するための蓋の凹凸がその
上層の受け皿に反映されてスルーホールの形状が乱れる
場合があり、このような場合には上下のスルーホール間
に挟まれる絶縁層を多くして凹凸の影響を緩和するため
である。従って、本実施例のようにスルーホールを形成
する領域が３つの場合に限らず、適宜製造条件に合わせ
て領域を増やすことができる。
の領域に順次重ねて形成しているが、その理由は、各々
の絶縁層の膜厚によってはスルーホールに形成されるサ
イドウォールの剥がれを防止するための蓋の凹凸がその
上層の受け皿に反映されてスルーホールの形状が乱れる
場合があり、このような場合には上下のスルーホール間
に挟まれる絶縁層を多くして凹凸の影響を緩和するため
である。従って、本実施例のようにスルーホールを形成
する領域が３つの場合に限らず、適宜製造条件に合わせ
て領域を増やすことができる。
【００６３】また、複数の絶縁層が積層された状態であ
っても、アライメント光は絶縁層を十分透過するため、
上層の絶縁層にスルーホールを形成する際に第１の配線
層２で形成したアライメントマーク２ａを基準として行
うことができるのは、前記した第１及び第２の実施例と
同様である。なお、絶縁膜の材質、膜厚によってアライ
メント光が検出しにくくなる場合には、第２の実施例と
同様に、任意の配線層に予備のアライメントマークを設
けてもよい。
っても、アライメント光は絶縁層を十分透過するため、
上層の絶縁層にスルーホールを形成する際に第１の配線
層２で形成したアライメントマーク２ａを基準として行
うことができるのは、前記した第１及び第２の実施例と
同様である。なお、絶縁膜の材質、膜厚によってアライ
メント光が検出しにくくなる場合には、第２の実施例と
同様に、任意の配線層に予備のアライメントマークを設
けてもよい。
【００６４】このように、本実施例のアライメントマー
クを用いた半導体装置の製造方法によれば、第１の配線
層で形成したアライメントマーク２ａを用いて、その上
層に堆積するすべての絶縁層にスルーホールを形成し、
また、スルーホールは３つの領域で順次下層のスルーホ
ールと重なる位置に形成するため、各々の配線層に新た
なアライメントマークを形成する従来例と比較してアラ
イメントマークの数及び占有面積を削減することができ
る。
クを用いた半導体装置の製造方法によれば、第１の配線
層で形成したアライメントマーク２ａを用いて、その上
層に堆積するすべての絶縁層にスルーホールを形成し、
また、スルーホールは３つの領域で順次下層のスルーホ
ールと重なる位置に形成するため、各々の配線層に新た
なアライメントマークを形成する従来例と比較してアラ
イメントマークの数及び占有面積を削減することができ
る。
【００６５】
【発明の効果】以上説明したように、本発明のアライメ
ントマークを用いた半導体装置の製造方法によれば下記
記載の効果を奏する。
ントマークを用いた半導体装置の製造方法によれば下記
記載の効果を奏する。
【００６６】本発明の第１の効果は、アライメントマー
クの占有面積を小さくすることによってチップサイズを
有効に利用することができるということである。その理
由は、第１の配線層で形成したアライメントマークを用
いて、その上層に堆積するすべての絶縁層並びに最上層
の半導体装置の保護膜となるポリイミド層のスルーホー
ルを形成しているからである。また、絶縁層にスルーホ
ールを形成するに際し、スルーホールからなるアライメ
ントマークを重ね置き、新たな領域にアライメントマー
クを形成しないからである。
クの占有面積を小さくすることによってチップサイズを
有効に利用することができるということである。その理
由は、第１の配線層で形成したアライメントマークを用
いて、その上層に堆積するすべての絶縁層並びに最上層
の半導体装置の保護膜となるポリイミド層のスルーホー
ルを形成しているからである。また、絶縁層にスルーホ
ールを形成するに際し、スルーホールからなるアライメ
ントマークを重ね置き、新たな領域にアライメントマー
クを形成しないからである。
【００６７】本発明の第２の効果は、スルーホール上の
配線層のパターン形成を精度よく行うことができるとい
うことである。その理由は、スルーホールの下部領域に
下敷きとなる受け皿を設け、スルーホールを受け皿まで
貫通させてアライメントマークを形成することにより、
アライメントマーク形状のウェハ面内均一性を向上させ
ることができるからである。
配線層のパターン形成を精度よく行うことができるとい
うことである。その理由は、スルーホールの下部領域に
下敷きとなる受け皿を設け、スルーホールを受け皿まで
貫通させてアライメントマークを形成することにより、
アライメントマーク形状のウェハ面内均一性を向上させ
ることができるからである。
【００６８】また、本発明の第３の効果は、半導体装置
の実装時におけるショートの原因となる金属膜片の発生
を防止することができるということである。その理由
は、下層のアライメントマークからの反射光を防止する
ための遮光膜を設ける必要がないからである。
の実装時におけるショートの原因となる金属膜片の発生
を防止することができるということである。その理由
は、下層のアライメントマークからの反射光を防止する
ための遮光膜を設ける必要がないからである。
【図１】本発明の第１の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図２】本発明の第１の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図３】本発明の第１の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図４】本発明の第１の実施例に係るアライメントマー
クの構成を示す平面図である。
クの構成を示す平面図である。
【図５】本発明の第１の実施例に係るアライメントマー
クを用いたアライメント光の反射強度を示す図である。
クを用いたアライメント光の反射強度を示す図である。
【図６】本発明の第１の実施例に係るアライメントマー
クを用いたアライメント光の反射強度を示す図である。
クを用いたアライメント光の反射強度を示す図である。
【図７】本発明の第２の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図８】本発明の第２の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図９】本発明の第２の実施例に係るアライメントマー
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
クを用いた半導体装置の製造方法を示す工程断面図であ
り、アライメントマーク領域の断面を示す図である。
【図１０】本発明の第２の実施例に係るアライメントマ
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
【図１１】本発明の第３の実施例に係るアライメントマ
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
【図１２】本発明の第３の実施例に係るアライメントマ
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
【図１３】本発明の第３の実施例に係るアライメントマ
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
【図１４】本発明の第３の実施例に係るアライメントマ
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
ークを用いた半導体装置の製造方法を示す工程断面図で
あり、アライメントマーク領域の断面を示す図である。
【図１５】第１の従来例のアライメントマークを用いた
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
【図１６】第１の従来例のアライメントマークを用いた
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
【図１７】第２の従来例のアライメントマークを用いた
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
【図１８】第２の従来例のアライメントマークを用いた
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
【図１９】第２の従来例のアライメントマークを用いた
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
１ 第１の絶縁層 ２ 第１の配線層 ２ａ アライメントマーク（第１配線層） ２ｂ、４ｂ、６ｂ 受け皿 ２ｃ、４ｃ、６ｃ 蓋 ２ｄ、４ｄ、６ｄ 遮光膜 ３ 第２の絶縁層 ３ａ アライメントマーク（第１スルーホール） ４ 第２の配線層 ４ａ アライメントマーク（第１配線層） ５ 第３の絶縁層 ５ａ アライメントマーク（第２スルーホール） ６ 第３の配線層 ６ａ アライメントマーク（第３配線層） ７ 第４の絶縁層 ７ａ アライメントマーク（第３スルーホール） ８ 第４の配線層 ８ａ アライメントマーク（第４配線層） ９ 第５の絶縁層 ９ａ アライメントマーク（第４スルーホール） １０ 第５の配線層 １１ 第６の絶縁層 １２ 第６の配線層 １３ 第７の絶縁層 １５ 第８の絶縁層 １６ 第８の配線層 １７ 保護膜 １８ 予備のアライメントマーク
Claims (12)
- 【請求項１】配線層と絶縁層とを交互に積層し、各々の
層の位置合わせを所定のアライメント領域に設けたアラ
イメントマークを用いて行う多層配線構造の半導体装置
の製造方法において、 前記配線層を形成するに際し、該配線層直下の前記絶縁
層に設けたスルーホールが配列されたアライメントマー
クを用いて位置合わせを行い、 各々の前記絶縁層にスルーホールを形成するに際し、最
下層の前記配線層に設けたアライメントマークを用いて
位置合わせを行うことを特徴とする半導体装置の製造方
法。 - 【請求項２】前記配線層を形成するに際し、該配線層直
上の前記絶縁層に設ける前記アライメントマークの各ス
ルーホールが形成される位置に、少なくとも前記スルー
ホール底部の外形より大きい形状の、前記配線層からな
る下敷きを配設することを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】前記配線層を形成するに際し、該配線層直
下の前記絶縁層に設けた前記アライメントマークの各ス
ルーホール内壁から前記配線層が迫り出して凸部が形成
されるように、前記配線層のエッチングを行うことを特
徴とする請求項１又は２に記載の半導体装置の製造方
法。 - 【請求項４】各々の前記絶縁層に形成する前記アライメ
ントマークを、前記所定のアライメント領域内の２又は
３の領域に順次形成し、基板の法線方向から見て、各々
の領域の前記アライメントマークを相重なるように配置
することを特徴とする請求項１乃至３のいずれか一項に
記載の半導体装置の製造方法。 - 【請求項５】前記絶縁層がシリコン酸化膜又はポリイミ
ドからなり、前記配線層を少なくとも３層以上形成す
る、請求項１乃至４のいずれか一項に記載の半導体装置
の製造方法。 - 【請求項６】前記アライメントマークをスクライブ線領
域に設ける、請求項１乃至５のいずれか一項に記載の半
導体装置の製造方法。 - 【請求項７】配線層と絶縁層とが交互に積層され、所定
のアライメント領域に設けたアライメントマークを用い
て各々の層が位置合わせされる多層配線構造の半導体装
置において、 各々の前記絶縁層にはスルーホールが配列されたアライ
メントマークを有し、 基板側から数えて２層目以降の前記配線層には、該配線
層直上の前記絶縁層の位置合わせに用いるアライメント
マークが形成されていないことを特徴とする半導体装
置。 - 【請求項８】各々の前記絶縁層に形成される前記アライ
メントマークの各スルーホール下部に、該絶縁層直下の
前記配線層からなる下敷きを有し、該下敷きが、基板の
法線方向から見て、少なくとも前記のスルーホール底部
の外形よりも大きい形状で形成されていることを特徴と
する請求項７記載の半導体装置。 - 【請求項９】各々の前記絶縁層に形成される前記アライ
メントマークの各スルーホール上部外縁に、前記絶縁層
直上の配線層からなり、前記スルーホールから迫り出す
ように形成された凸部を有することを特徴とする請求項
７又は８に記載の半導体装置。 - 【請求項１０】各々の前記絶縁層に形成する前記アライ
メントマークが、前記所定のアライメント領域内の２ま
たは３の領域に順次形成され、基板の法線方向から見
て、各々の領域の前記アライメントマークが相重なるよ
うに配置されていることを特徴とする請求項７乃至９の
いずれか一項に記載の半導体装置。 - 【請求項１１】前記絶縁層がシリコン酸化膜又はポリイ
ミドからなり、前記配線層を少なくとも３層以上有する
請求項７乃至１０のいずれか一項に記載の半導体装置。 - 【請求項１２】前記アライメントマークがスクライブ線
領域に形成されている、請求項７乃至１１のいずれか一
項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176249A JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
| US09/877,179 US6514851B2 (en) | 2000-06-13 | 2001-06-11 | Method of fabrication of multilayer semiconductor wiring structure with reduced alignment mark area |
| EP01114247A EP1164639B1 (en) | 2000-06-13 | 2001-06-12 | Alignment marks for manufacturing semiconductor device |
| KR1020010033253A KR20010112104A (ko) | 2000-06-13 | 2001-06-13 | 반도체장치 및 그 제조방법 |
| US10/281,236 US6617669B2 (en) | 2000-06-13 | 2002-10-28 | Multilayer semiconductor wiring structure with reduced alignment mark area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176249A JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358048A true JP2001358048A (ja) | 2001-12-26 |
| JP4504515B2 JP4504515B2 (ja) | 2010-07-14 |
Family
ID=18677989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176249A Expired - Fee Related JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6514851B2 (ja) |
| EP (1) | EP1164639B1 (ja) |
| JP (1) | JP4504515B2 (ja) |
| KR (1) | KR20010112104A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106929A1 (ja) * | 2004-04-27 | 2005-11-10 | Fujitsu Limited | 半導体ウェハ及びその製造方法 |
| JP2009038115A (ja) * | 2007-07-31 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US7601605B2 (en) | 2006-03-22 | 2009-10-13 | Seiko Epson Corporation | Method for manufacturing semiconductor device, method for forming alignment mark, and semiconductor device |
| JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2012064967A (ja) * | 2011-11-28 | 2012-03-29 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| KR101332858B1 (ko) * | 2012-03-09 | 2013-11-22 | 앰코 테크놀로지 코리아 주식회사 | 멀티 스택 다이의 정렬 인식 장치 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
| JP4373874B2 (ja) * | 2004-08-04 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置、半導体基板 |
| JP4168344B2 (ja) * | 2004-09-27 | 2008-10-22 | セイコーエプソン株式会社 | 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法 |
| US7288836B2 (en) * | 2005-08-29 | 2007-10-30 | United Microelectronics Corp. | Stacked alignment mark and method for manufacturing thereof |
| US20070167056A1 (en) * | 2006-01-17 | 2007-07-19 | Universal Scientific Industrial Co., Ltd. | Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof |
| KR101274828B1 (ko) * | 2006-01-30 | 2013-06-13 | 가부시키가이샤 니콘 | 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체 |
| JP4712641B2 (ja) * | 2006-08-09 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体ウエハとその試験方法 |
| JP5425363B2 (ja) * | 2006-11-28 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び表示装置 |
| US7998640B2 (en) | 2007-06-30 | 2011-08-16 | Sandisk Corporation | Mask reuse in semiconductor processing |
| US7830028B2 (en) * | 2007-06-30 | 2010-11-09 | Sandisk Corporation | Semiconductor test structures |
| US7932157B2 (en) * | 2007-06-30 | 2011-04-26 | Sandisk Corporation | Test structure formation in semiconductor processing |
| US8115113B2 (en) | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
| JP5259211B2 (ja) | 2008-02-14 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9076798B2 (en) * | 2009-05-11 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dicing structures for semiconductor substrates and methods of fabrication thereof |
| CN103019052B (zh) * | 2011-09-23 | 2015-10-21 | 中芯国际集成电路制造(北京)有限公司 | 光刻对准标记以及包含其的掩模板和半导体晶片 |
| US9006584B2 (en) | 2013-08-06 | 2015-04-14 | Texas Instruments Incorporated | High voltage polymer dielectric capacitor isolation device |
| JP6300301B2 (ja) * | 2013-11-20 | 2018-03-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017053999A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 半導体装置および検査パターン配置方法 |
| CN106597818B (zh) * | 2015-10-19 | 2018-09-14 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| KR102563921B1 (ko) | 2016-02-02 | 2023-08-04 | 삼성전자 주식회사 | 반도체 소자 |
| WO2018125079A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Systems, methods and devices for creating alignment features or registration features |
| US11114407B2 (en) * | 2018-06-15 | 2021-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out package and manufacturing method thereof |
| KR20220088538A (ko) | 2020-12-18 | 2022-06-28 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274017A (ja) * | 1995-03-29 | 1996-10-18 | Seiko Epson Corp | 露光方法及び露光装置 |
| JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
| JP2001083688A (ja) * | 1999-07-13 | 2001-03-30 | Matsushita Electronics Industry Corp | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297473B2 (ja) * | 1992-07-31 | 2002-07-02 | キヤノン株式会社 | 半導体装置の製造方法 |
| JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5545593A (en) * | 1993-09-30 | 1996-08-13 | Texas Instruments Incorporated | Method of aligning layers in an integrated circuit device |
| JP3420391B2 (ja) * | 1995-06-20 | 2003-06-23 | キヤノン株式会社 | 電気回路基板におけるアライメントマーク構造 |
| JPH09270465A (ja) * | 1995-07-19 | 1997-10-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| US5834845A (en) * | 1995-09-21 | 1998-11-10 | Advanced Micro Devices, Inc. | Interconnect scheme for integrated circuits |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| US5933744A (en) * | 1998-04-02 | 1999-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment method for used in chemical mechanical polishing process |
| JPH11354415A (ja) * | 1998-06-10 | 1999-12-24 | Matsushita Electron Corp | アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置 |
| US6248484B1 (en) * | 1999-06-25 | 2001-06-19 | Chartered Semiconductor Manufacturing Ltd. | Hybrid alignment marks for optimal alignment of three-dimensional layers |
| US6261918B1 (en) * | 1999-10-04 | 2001-07-17 | Conexant Systems, Inc. | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture |
| JP2001210571A (ja) * | 2000-01-25 | 2001-08-03 | Daido Steel Co Ltd | アライメントマークの形成方法 |
| JP2002025899A (ja) * | 2000-07-10 | 2002-01-25 | Oki Electric Ind Co Ltd | アライメントマークおよびアライメント方法 |
-
2000
- 2000-06-13 JP JP2000176249A patent/JP4504515B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-11 US US09/877,179 patent/US6514851B2/en not_active Expired - Fee Related
- 2001-06-12 EP EP01114247A patent/EP1164639B1/en not_active Expired - Lifetime
- 2001-06-13 KR KR1020010033253A patent/KR20010112104A/ko not_active Application Discontinuation
-
2002
- 2002-10-28 US US10/281,236 patent/US6617669B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274017A (ja) * | 1995-03-29 | 1996-10-18 | Seiko Epson Corp | 露光方法及び露光装置 |
| JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
| JP2001083688A (ja) * | 1999-07-13 | 2001-03-30 | Matsushita Electronics Industry Corp | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106929A1 (ja) * | 2004-04-27 | 2005-11-10 | Fujitsu Limited | 半導体ウェハ及びその製造方法 |
| US7601605B2 (en) | 2006-03-22 | 2009-10-13 | Seiko Epson Corporation | Method for manufacturing semiconductor device, method for forming alignment mark, and semiconductor device |
| JP2009038115A (ja) * | 2007-07-31 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US8183700B2 (en) | 2007-07-31 | 2012-05-22 | Fuji Electric Co., Ltd. | Semiconductor device having alignment mark and its manufacturing method |
| JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2012064967A (ja) * | 2011-11-28 | 2012-03-29 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| KR101332858B1 (ko) * | 2012-03-09 | 2013-11-22 | 앰코 테크놀로지 코리아 주식회사 | 멀티 스택 다이의 정렬 인식 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1164639B1 (en) | 2012-08-08 |
| KR20010112104A (ko) | 2001-12-20 |
| US20030057452A1 (en) | 2003-03-27 |
| US6617669B2 (en) | 2003-09-09 |
| JP4504515B2 (ja) | 2010-07-14 |
| EP1164639A2 (en) | 2001-12-19 |
| US20010050437A1 (en) | 2001-12-13 |
| US6514851B2 (en) | 2003-02-04 |
| EP1164639A3 (en) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4504515B2 (ja) | 半導体装置及びその製造方法 | |
| TWI464842B (zh) | 電子元件封裝體及其製造方法 | |
| US20070001312A1 (en) | Semiconductor chip and method of manufacturing the same | |
| JPH05102322A (ja) | 半導体装置の製造方法 | |
| JP3004313B2 (ja) | 半導体装置の製造方法 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPH06208994A (ja) | 半導体装置およびその製造方法 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| KR100668960B1 (ko) | 반도체 소자의 금속 배선 및 그의 형성 방법 | |
| KR100243002B1 (ko) | 반도체 소자의 금속배열키를 이용한 금속배선방법 | |
| KR100835442B1 (ko) | 반도체 소자의 패드 구조 및 그 제조 방법 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH0290511A (ja) | 半導体装置 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR100224716B1 (ko) | 반도체장치의 제조방법 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| JPH07122632A (ja) | 半導体装置 | |
| JP2006332444A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH03185750A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |