JPH09270465A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09270465A JPH09270465A JP19394896A JP19394896A JPH09270465A JP H09270465 A JPH09270465 A JP H09270465A JP 19394896 A JP19394896 A JP 19394896A JP 19394896 A JP19394896 A JP 19394896A JP H09270465 A JPH09270465 A JP H09270465A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- plug
- insulating film
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 接続孔に埋め込んだプラグ用金属を層間絶縁
膜よりも上部に突出するように形成する。 【解決手段】 配線２、層間絶縁膜３を形成し、層間絶
縁膜３に接続穴を形成する。その接続穴を完全に埋め込
むように熱ＣＶＤ技術によりプラグ用金属膜としてタン
グステンのブランケット膜を堆積する。その後、タング
ステン膜が接続穴にのみ残るようにタングステン膜の全
面エッチバックを行ない、タングステンプラグ７を形成
する。その後、ＣＨＦ3とＣ2Ｆ6の混合ガスを用いて、
ＳｉＯ2膜３の全面エッチバックを行ない、タングステ
ンプラグ７の一部をＳｉＯ2膜３の上面から突出させ
る。次に、スパッタリング法によりＴｉ膜８ａを形成し
た後、高温スパッタリング法によりＡｌＳｉＣｕ膜８ｂ
を形成し、ＡｌＳｉＣｕ膜８ｂとＴｉ膜８ａをパターン
化して２層目の配線８を形成する。
膜よりも上部に突出するように形成する。 【解決手段】 配線２、層間絶縁膜３を形成し、層間絶
縁膜３に接続穴を形成する。その接続穴を完全に埋め込
むように熱ＣＶＤ技術によりプラグ用金属膜としてタン
グステンのブランケット膜を堆積する。その後、タング
ステン膜が接続穴にのみ残るようにタングステン膜の全
面エッチバックを行ない、タングステンプラグ７を形成
する。その後、ＣＨＦ3とＣ2Ｆ6の混合ガスを用いて、
ＳｉＯ2膜３の全面エッチバックを行ない、タングステ
ンプラグ７の一部をＳｉＯ2膜３の上面から突出させ
る。次に、スパッタリング法によりＴｉ膜８ａを形成し
た後、高温スパッタリング法によりＡｌＳｉＣｕ膜８ｂ
を形成し、ＡｌＳｉＣｕ膜８ｂとＴｉ膜８ａをパターン
化して２層目の配線８を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は基板ウエハを被う絶
縁膜が形成され、その絶縁膜には下層との接続を施す領
域に上層配線との接続孔が開けられ、その接続孔にはプ
ラグ用金属が埋め込まれ、その絶縁膜上には上部配線が
形成されて接続孔のプラグ用金属を介して下層と接続さ
れている配線構造をもつ半導体装置の製造方法に関する
ものである。
縁膜が形成され、その絶縁膜には下層との接続を施す領
域に上層配線との接続孔が開けられ、その接続孔にはプ
ラグ用金属が埋め込まれ、その絶縁膜上には上部配線が
形成されて接続孔のプラグ用金属を介して下層と接続さ
れている配線構造をもつ半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】多層配線をもつ半導体集積回路装置で
は、素子が作り込まれた基板上に下層配線を形成し、そ
の上に絶縁膜を形成し、その絶縁膜に下層配線と上層配
線との接続を行なうための接続孔を形成した後、その接
続孔にプラグ用金属を埋め込んだ後、絶縁膜上に上層配
線を形成してその接続孔のプラグ用金属を介して下層配
線と上層配線とを接続する。
は、素子が作り込まれた基板上に下層配線を形成し、そ
の上に絶縁膜を形成し、その絶縁膜に下層配線と上層配
線との接続を行なうための接続孔を形成した後、その接
続孔にプラグ用金属を埋め込んだ後、絶縁膜上に上層配
線を形成してその接続孔のプラグ用金属を介して下層配
線と上層配線とを接続する。
【０００３】図１（Ａ）〜（Ｄ）はその一例を示したも
のである。 （Ａ）素子が形成されたシリコン基板１上に１層目のメ
タル配線２を形成し、その上に層間絶縁膜３を形成し、
層間絶縁膜３に接続孔４を形成する。このとき、アライ
メントマークを形成する位置にはアライメントマーク用
の孔４ａも同時に形成する。 （Ｂ）接続孔４と孔４ａを埋め込むためのプラグ用金属
膜５を形成する。 （Ｃ）金属膜５を孔４と４ａにのみ残すために、エッチ
バック法により絶縁膜３上の金属膜５を取り除く。この
とき絶縁膜３上には金属膜５の残渣が生じないように、
このエッチバックはオーバエッチしなければならない。
その結果孔４，４ａに埋め込まれたプラグ用金属７の上
端面の高さが絶縁膜３の高さよりも低くなる凹み（リセ
ス）６が生じる。 （Ｄ）その後、上層配線用の金属膜８を形成し、リソグ
ラフィーとエッチングによってパターン化を施すことに
より上層配線を形成する。
のである。 （Ａ）素子が形成されたシリコン基板１上に１層目のメ
タル配線２を形成し、その上に層間絶縁膜３を形成し、
層間絶縁膜３に接続孔４を形成する。このとき、アライ
メントマークを形成する位置にはアライメントマーク用
の孔４ａも同時に形成する。 （Ｂ）接続孔４と孔４ａを埋め込むためのプラグ用金属
膜５を形成する。 （Ｃ）金属膜５を孔４と４ａにのみ残すために、エッチ
バック法により絶縁膜３上の金属膜５を取り除く。この
とき絶縁膜３上には金属膜５の残渣が生じないように、
このエッチバックはオーバエッチしなければならない。
その結果孔４，４ａに埋め込まれたプラグ用金属７の上
端面の高さが絶縁膜３の高さよりも低くなる凹み（リセ
ス）６が生じる。 （Ｄ）その後、上層配線用の金属膜８を形成し、リソグ
ラフィーとエッチングによってパターン化を施すことに
より上層配線を形成する。
【０００４】しかし、この方法では工程（Ｃ）のエッチ
バックでリセス６が生じる結果、上層配線の信頼性が低
下する問題が生じる。そこで、接続孔に埋め込まれたプ
ラグ用金属の上端面にリセスが生じないようにする方法
として図１（ｃ）及び（ｄ）に示されるようなＣＭＰ
（Chemical Mechanical Polishing；化学機械的研磨）
方法が提案されている（特開昭６２−１０２５４３号公
報参照）。その方法では、図１（Ａ）及び（Ｂ）のよう
にプラグ用金属用の金属膜５を形成した後、（ｃ）のよ
うに化学機械的研磨装置により研磨することにより絶縁
膜３及びプラグ用金属７の表面を平坦化する。その後、
（ｄ）のように上層配線用の金属膜８を形成し、それを
パターン化して上層配線とする。
バックでリセス６が生じる結果、上層配線の信頼性が低
下する問題が生じる。そこで、接続孔に埋め込まれたプ
ラグ用金属の上端面にリセスが生じないようにする方法
として図１（ｃ）及び（ｄ）に示されるようなＣＭＰ
（Chemical Mechanical Polishing；化学機械的研磨）
方法が提案されている（特開昭６２−１０２５４３号公
報参照）。その方法では、図１（Ａ）及び（Ｂ）のよう
にプラグ用金属用の金属膜５を形成した後、（ｃ）のよ
うに化学機械的研磨装置により研磨することにより絶縁
膜３及びプラグ用金属７の表面を平坦化する。その後、
（ｄ）のように上層配線用の金属膜８を形成し、それを
パターン化して上層配線とする。
【０００５】図１（ｃ）及び（ｄ）に示されるような化
学機械的研磨法によれば、接続孔に埋め込まれたプラグ
用金属にはリセス６が発生せず、上層配線の信頼性が向
上する。しかし、図２（Ａ）に示されるように、接続穴
と上層配線８にずれが生じた場合、接触部の面積は斜線
で示される部分のみとなり、接触面積が低下してその部
分での電流密度が増加する。また、接続穴部での抵抗が
増加する問題もある。図２（Ａ）に示されるように接続
穴の対角線方向にずれが生じた場合、重なり部分の面積
が最小となる。いま、一辺ｘμｍの接続穴を考え、その
対角線方向のずれが０.１μｍとすると、その接触面積
は（x-0.1/21/2)2μｍ2となる。接続穴の径が小さくな
るほどアライメントずれの影響が深刻になってくる。
学機械的研磨法によれば、接続孔に埋め込まれたプラグ
用金属にはリセス６が発生せず、上層配線の信頼性が向
上する。しかし、図２（Ａ）に示されるように、接続穴
と上層配線８にずれが生じた場合、接触部の面積は斜線
で示される部分のみとなり、接触面積が低下してその部
分での電流密度が増加する。また、接続穴部での抵抗が
増加する問題もある。図２（Ａ）に示されるように接続
穴の対角線方向にずれが生じた場合、重なり部分の面積
が最小となる。いま、一辺ｘμｍの接続穴を考え、その
対角線方向のずれが０.１μｍとすると、その接触面積
は（x-0.1/21/2)2μｍ2となる。接続穴の径が小さくな
るほどアライメントずれの影響が深刻になってくる。
【０００６】接続穴の径が微細化した場合は、マスクが
正方形であっても実際の仕上りは円形となり、図２
（Ｂ）に示されるように、仕上り半径ｒμｍの接続穴
で、上層配線のアライメントがｙμｍずれた場合の重な
り部（図２（Ｂ）の斜線部）の面積は 2{2πR2×cos-1(y/2R)/360 - (2/y)Rsin(cos-1(y/2R))}
μｍ2 となる。この場合も、ずれ量ｙを０.１μｍとした場
合、半径Ｒ＝０.４μｍとすると、重なり部分は接続穴
面積の７７.７％まで減少する。このように、穴の径が
縮小するほどアライメントずれの影響が大きくなるのは
明らかである。
正方形であっても実際の仕上りは円形となり、図２
（Ｂ）に示されるように、仕上り半径ｒμｍの接続穴
で、上層配線のアライメントがｙμｍずれた場合の重な
り部（図２（Ｂ）の斜線部）の面積は 2{2πR2×cos-1(y/2R)/360 - (2/y)Rsin(cos-1(y/2R))}
μｍ2 となる。この場合も、ずれ量ｙを０.１μｍとした場
合、半径Ｒ＝０.４μｍとすると、重なり部分は接続穴
面積の７７.７％まで減少する。このように、穴の径が
縮小するほどアライメントずれの影響が大きくなるのは
明らかである。
【０００７】また、このときアライメントマークの孔の
プラグ用金属にもリセスがなくなる結果、上層配線のパ
ターン化の際のアライメントが困難になってしまう問題
が生じる。図１（Ｄ）ではアライメントマークの孔でも
リセスが生じる結果、その上の金属膜で形成されるアラ
イメントマークに凹凸が生じ、アライメントが可能であ
った。
プラグ用金属にもリセスがなくなる結果、上層配線のパ
ターン化の際のアライメントが困難になってしまう問題
が生じる。図１（Ｄ）ではアライメントマークの孔でも
リセスが生じる結果、その上の金属膜で形成されるアラ
イメントマークに凹凸が生じ、アライメントが可能であ
った。
【０００８】そこで、上層配線のアライメントずれが生
じた場合でも、接続穴に埋め込まれたプラグ用金属と上
層配線との接続部分の面積を確保して接続穴部での電流
集中や抵抗増大を防ぎ、またアライメントマークの形成
も可能にするためには、プラグ用金属は絶縁膜よりも上
部に突出するように形成し、上層配線はプラグ用金属の
上面のみでなく、側面とも接触するようにすることであ
る。
じた場合でも、接続穴に埋め込まれたプラグ用金属と上
層配線との接続部分の面積を確保して接続穴部での電流
集中や抵抗増大を防ぎ、またアライメントマークの形成
も可能にするためには、プラグ用金属は絶縁膜よりも上
部に突出するように形成し、上層配線はプラグ用金属の
上面のみでなく、側面とも接触するようにすることであ
る。
【０００９】プラグ用金属を絶縁膜よりも上部に突出す
るように形成する方法として、層間絶縁膜に接続孔をあ
け、その層間絶縁膜上からプラグ用金属膜を形成した
後、金属用スラリーを用いたＣＭＰ法により接続孔以外
の部分のプラグ用金属膜を除去する第１ステップと、続
いて絶縁膜用のスラリーを用いたＣＭＰ法により層間絶
縁膜表面が接続孔のプラグ用金属表面より低くなるまで
研磨を行なう第２ステップとからなる２ステップＣＭＰ
法が提案されている（米国特許第5,244,534号参照）。
るように形成する方法として、層間絶縁膜に接続孔をあ
け、その層間絶縁膜上からプラグ用金属膜を形成した
後、金属用スラリーを用いたＣＭＰ法により接続孔以外
の部分のプラグ用金属膜を除去する第１ステップと、続
いて絶縁膜用のスラリーを用いたＣＭＰ法により層間絶
縁膜表面が接続孔のプラグ用金属表面より低くなるまで
研磨を行なう第２ステップとからなる２ステップＣＭＰ
法が提案されている（米国特許第5,244,534号参照）。
【００１０】
【発明が解決しようとする課題】２ステップＣＭＰ法で
は、絶縁膜用のスラリーを用いたＣＭＰ法により層間絶
縁膜表面が接続孔のプラグ用金属表面より低くなるまで
研磨を行なう第２ステップのスラリーの選択や条件設定
など、制御が難しく、再現性を得にくい問題がある。本
発明は、接続孔に埋め込んだプラグ用金属を層間絶縁膜
よりも上部に突出するように形成するために、２ステッ
プＣＭＰ法よりも制御が容易で、再現性も得やすくなる
方法を提供することを目的とするものである。
は、絶縁膜用のスラリーを用いたＣＭＰ法により層間絶
縁膜表面が接続孔のプラグ用金属表面より低くなるまで
研磨を行なう第２ステップのスラリーの選択や条件設定
など、制御が難しく、再現性を得にくい問題がある。本
発明は、接続孔に埋め込んだプラグ用金属を層間絶縁膜
よりも上部に突出するように形成するために、２ステッ
プＣＭＰ法よりも制御が容易で、再現性も得やすくなる
方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】本発明の製造方法は以下
の工程（Ａ）から（Ｇ）を含んでいる。（Ａ）絶縁膜上
にパターン化された下層配線をもつ下地、又は半導体基
板の一部を露出させた下地上に層間絶縁膜を形成する工
程、（Ｂ）その層間絶縁膜を全体的に平坦化する工程、
（Ｃ）その絶縁膜に下層との接続を施すための接続孔を
形成する工程、（Ｄ）その絶縁膜上からプラグ用金属膜
を形成し、接続孔以外の部分のプラグ用金属膜を除去し
て接続孔をプラグ用金属で埋め込む工程、（Ｅ）層間絶
縁膜にエッチバックを施して膜厚を減少させることによ
り接続孔に埋め込まれたプラグ用金属をその層間絶縁膜
表面から突出させる工程、（Ｆ）層間絶縁膜上からプラ
グ用金属とは異なる材質の上層配線用金属膜を形成する
工程、（Ｇ）上層配線用金属膜のエッチング速度がプラ
グ用金属のエッチング速度より大きくなる条件での上層
配線用金属膜エッチングを含む上層配線用金属膜のパタ
ーン化工程。
の工程（Ａ）から（Ｇ）を含んでいる。（Ａ）絶縁膜上
にパターン化された下層配線をもつ下地、又は半導体基
板の一部を露出させた下地上に層間絶縁膜を形成する工
程、（Ｂ）その層間絶縁膜を全体的に平坦化する工程、
（Ｃ）その絶縁膜に下層との接続を施すための接続孔を
形成する工程、（Ｄ）その絶縁膜上からプラグ用金属膜
を形成し、接続孔以外の部分のプラグ用金属膜を除去し
て接続孔をプラグ用金属で埋め込む工程、（Ｅ）層間絶
縁膜にエッチバックを施して膜厚を減少させることによ
り接続孔に埋め込まれたプラグ用金属をその層間絶縁膜
表面から突出させる工程、（Ｆ）層間絶縁膜上からプラ
グ用金属とは異なる材質の上層配線用金属膜を形成する
工程、（Ｇ）上層配線用金属膜のエッチング速度がプラ
グ用金属のエッチング速度より大きくなる条件での上層
配線用金属膜エッチングを含む上層配線用金属膜のパタ
ーン化工程。
【００１２】工程（Ｄ）における接続孔以外の部分のプ
ラグ用金属膜の除去は、エッチバック法により、又はＣ
ＭＰ法により行なう。接続孔と同時にアライメントマー
クに用いる孔も形成し、上層配線と同時にアライメント
マーク用の金属パターンも形成することが好ましい。エ
ッチバックによりプラグ用金属を層間絶縁膜表面から突
出させる高さは０.１μｍ以上とするのが好ましい。
ラグ用金属膜の除去は、エッチバック法により、又はＣ
ＭＰ法により行なう。接続孔と同時にアライメントマー
クに用いる孔も形成し、上層配線と同時にアライメント
マーク用の金属パターンも形成することが好ましい。エ
ッチバックによりプラグ用金属を層間絶縁膜表面から突
出させる高さは０.１μｍ以上とするのが好ましい。
【００１３】アライメントマークの好ましい例は、幅Ｌ
3、間隔Ｌ1をもって配列されたプラグ用金属の組が間隔
Ｌ2をもって配置されたものであり、Ｌ1≦０.７μｍ、
Ｌ2≧１０Ｌ1及びＬ3≦１.０μｍである。層間絶縁膜の
エッチバックをフッ素を含有するガスを用いて行なうの
が好ましい。
3、間隔Ｌ1をもって配列されたプラグ用金属の組が間隔
Ｌ2をもって配置されたものであり、Ｌ1≦０.７μｍ、
Ｌ2≧１０Ｌ1及びＬ3≦１.０μｍである。層間絶縁膜の
エッチバックをフッ素を含有するガスを用いて行なうの
が好ましい。
【００１４】プラグ用金属がＡｌ−Ｓｉ合金、Ａｌ−Ｃ
ｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金、Ａｌ、Ｔｉ、ＴｉＮ、
ＴｉＳｉ2、Ｔｉ3Ａｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕから
選ばれた単層体又は２種以上の積層体であり、上層配線
用金属がＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ
−Ｃｕ合金、Ａｌ、Ｔｉ、ＴｉＮ、ＴｉＳｉ2、Ｔｉ3Ａ
ｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕから選ばれた単層体又は
２種以上の積層体であることが好ましい。
ｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金、Ａｌ、Ｔｉ、ＴｉＮ、
ＴｉＳｉ2、Ｔｉ3Ａｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕから
選ばれた単層体又は２種以上の積層体であり、上層配線
用金属がＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ
−Ｃｕ合金、Ａｌ、Ｔｉ、ＴｉＮ、ＴｉＳｉ2、Ｔｉ3Ａ
ｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕから選ばれた単層体又は
２種以上の積層体であることが好ましい。
【００１５】
【実施例】図３は本発明の製造方法を適用して製造され
る半導体装置の一例の要部を表わしたものである。ＭＯ
Ｓトランジスタその他の半導体素子が作り込まれたシリ
コン基板１上に１層目の金属配線２が例えば膜厚５００
ｎｍのＡｌＳｉＣｕ膜をリソグラフィーとエッチングに
よりパターン化することにより形成されている。シリコ
ン基板１及び金属配線２を被う層間絶縁膜３が例えば膜
厚１.２μｍのＳｉＯ2膜により形成されており、層間絶
縁膜３には配線領域で１層目と２層目の配線を接続する
接続孔４が形成され、アライメントマーク領域でアライ
メントマーク用の孔４ａが形成され、孔４と４ａにはそ
れぞれタングステンなどのプラグ用金属７が埋め込まれ
ている。プラグ用金属７の先端面は層間絶縁膜３の表面
よりも突出している。その突出量は０.１μｍ以上、例
えば０.４μｍである。その突出量は層間絶縁膜３のエ
ッチバックのより決定されるが、層間絶縁膜３のエッチ
バック後に金属配線２又はゲート電極が露出しないよう
に設定する必要がある。例えば、層間絶縁膜の膜厚が１
μｍ、ゲート電極の膜厚が０.３μｍの場合、その突出
量は０.７μｍ以下にする必要がある。
る半導体装置の一例の要部を表わしたものである。ＭＯ
Ｓトランジスタその他の半導体素子が作り込まれたシリ
コン基板１上に１層目の金属配線２が例えば膜厚５００
ｎｍのＡｌＳｉＣｕ膜をリソグラフィーとエッチングに
よりパターン化することにより形成されている。シリコ
ン基板１及び金属配線２を被う層間絶縁膜３が例えば膜
厚１.２μｍのＳｉＯ2膜により形成されており、層間絶
縁膜３には配線領域で１層目と２層目の配線を接続する
接続孔４が形成され、アライメントマーク領域でアライ
メントマーク用の孔４ａが形成され、孔４と４ａにはそ
れぞれタングステンなどのプラグ用金属７が埋め込まれ
ている。プラグ用金属７の先端面は層間絶縁膜３の表面
よりも突出している。その突出量は０.１μｍ以上、例
えば０.４μｍである。その突出量は層間絶縁膜３のエ
ッチバックのより決定されるが、層間絶縁膜３のエッチ
バック後に金属配線２又はゲート電極が露出しないよう
に設定する必要がある。例えば、層間絶縁膜の膜厚が１
μｍ、ゲート電極の膜厚が０.３μｍの場合、その突出
量は０.７μｍ以下にする必要がある。
【００１６】層間絶縁膜３上には２層目の金属配線とア
ライメントマークが金属膜８により形成されている。金
属膜８は例えば厚さが５００ｎｍのＡｌＳｉＣｕ膜であ
る。アライメントマークを用いた位置決め方法としては
アライメントマークにレーザ光を照射し、その反射光か
らアライメントマークを検出するＬＳＡ（Laser StepAl
ignment）法と、画像認識により行なうＦＩＡ（Field I
mage Alignment）法が行われている。本発明が対象とす
る金属膜によるアライメントマークの場合は、金属膜表
面の凹凸が大きく、ＬＳＡ法では乱反射が起こってしま
うため、ＦＩＡ法が使用されている。ＦＩＡ法ではアラ
イメントマークの高さとして０.３μｍ以上あることが
好ましい。
ライメントマークが金属膜８により形成されている。金
属膜８は例えば厚さが５００ｎｍのＡｌＳｉＣｕ膜であ
る。アライメントマークを用いた位置決め方法としては
アライメントマークにレーザ光を照射し、その反射光か
らアライメントマークを検出するＬＳＡ（Laser StepAl
ignment）法と、画像認識により行なうＦＩＡ（Field I
mage Alignment）法が行われている。本発明が対象とす
る金属膜によるアライメントマークの場合は、金属膜表
面の凹凸が大きく、ＬＳＡ法では乱反射が起こってしま
うため、ＦＩＡ法が使用されている。ＦＩＡ法ではアラ
イメントマークの高さとして０.３μｍ以上あることが
好ましい。
【００１７】図３のように接続孔４のプラグ用金属７の
先端が突出することにより上層配線８との接触面積が大
きくなって接続の信頼性が向上するとともに、アライメ
ントマークでは上層金属膜により形成されたアライメン
トマークに凹凸が生じ、ＦＩＡ法による検出が可能にな
る。
先端が突出することにより上層配線８との接触面積が大
きくなって接続の信頼性が向上するとともに、アライメ
ントマークでは上層金属膜により形成されたアライメン
トマークに凹凸が生じ、ＦＩＡ法による検出が可能にな
る。
【００１８】第１の実施例を図４により説明する。ここ
では、２層配線を形成する部分のみを示したものであ
る。 （Ａ）平坦なシリコン基板１ａ上にプラズマＣＶＤ法に
より約２００ｎｍのＳｉＯ2膜１ｂを形成する。シリコ
ン基板１ａ上にＳｉＯ2膜１ｂが形成されたものをシリ
コン基板１ということもある。その上にスパッタリング
法により約６００ｎｍのＡｌＳｉＣｕ合金膜を形成し、
それをリソグラフィーとエッチングによりパターン化す
ることにより一層目の金属配線２を形成する。その後、
層間絶縁膜３としてＳｉＯ2膜を堆積する。このとき、
配線２上のＳｉＯ2膜３の厚さが約８００ｎｍとなるよ
うに堆積時間を選ぶ。その後、ＣＭＰ技術によりＳｉＯ
2膜３の表面を平坦化する。
では、２層配線を形成する部分のみを示したものであ
る。 （Ａ）平坦なシリコン基板１ａ上にプラズマＣＶＤ法に
より約２００ｎｍのＳｉＯ2膜１ｂを形成する。シリコ
ン基板１ａ上にＳｉＯ2膜１ｂが形成されたものをシリ
コン基板１ということもある。その上にスパッタリング
法により約６００ｎｍのＡｌＳｉＣｕ合金膜を形成し、
それをリソグラフィーとエッチングによりパターン化す
ることにより一層目の金属配線２を形成する。その後、
層間絶縁膜３としてＳｉＯ2膜を堆積する。このとき、
配線２上のＳｉＯ2膜３の厚さが約８００ｎｍとなるよ
うに堆積時間を選ぶ。その後、ＣＭＰ技術によりＳｉＯ
2膜３の表面を平坦化する。
【００１９】（Ｂ）リソグラフィーとエッチングにより
１層目と２層目の配線を接続するための約０.４μｍ径
の接続穴を形成する。その接続穴を完全に埋め込むよう
に熱ＣＶＤ技術によりプラグ用金属膜として例えばタン
グステンのブランケット膜を堆積する。その後、タング
ステン膜が接続穴にのみ残るようにタングステン膜の全
面エッチバックを行ない、タングステンプラグ７を形成
する。その後、ＣＨＦ3とＣ2Ｆ6の混合ガスを用いて、
ＳｉＯ2膜３の全面エッチバックを行ない、タングステ
ンプラグ７の一部をＳｉＯ2膜３の上面から突出させ
る。このときの突出量は約９５ｎｍｎとした。必要な突
出量については後で図５を用いて詳細に検討する。
１層目と２層目の配線を接続するための約０.４μｍ径
の接続穴を形成する。その接続穴を完全に埋め込むよう
に熱ＣＶＤ技術によりプラグ用金属膜として例えばタン
グステンのブランケット膜を堆積する。その後、タング
ステン膜が接続穴にのみ残るようにタングステン膜の全
面エッチバックを行ない、タングステンプラグ７を形成
する。その後、ＣＨＦ3とＣ2Ｆ6の混合ガスを用いて、
ＳｉＯ2膜３の全面エッチバックを行ない、タングステ
ンプラグ７の一部をＳｉＯ2膜３の上面から突出させ
る。このときの突出量は約９５ｎｍｎとした。必要な突
出量については後で図５を用いて詳細に検討する。
【００２０】（Ｃ）次に、スパッタリング法によりＴｉ
膜８ａを約５０ｎｍの厚さに形成した後、高温スパッタ
リング法により２００℃で約２００ｎｍ、５００℃で約
４００ｎｍのＡｌＳｉＣｕ膜８ｂを形成する。ＡｌＳｉ
Ｃｕ膜の流動性により、ステップカバレッジは１００％
である。ステップカバレッジ１００％とは、段差部の側
壁に形成される厚さが平坦部での膜厚に等しいことをい
う。
膜８ａを約５０ｎｍの厚さに形成した後、高温スパッタ
リング法により２００℃で約２００ｎｍ、５００℃で約
４００ｎｍのＡｌＳｉＣｕ膜８ｂを形成する。ＡｌＳｉ
Ｃｕ膜の流動性により、ステップカバレッジは１００％
である。ステップカバレッジ１００％とは、段差部の側
壁に形成される厚さが平坦部での膜厚に等しいことをい
う。
【００２１】（Ｄ）リソグラフィーとエッチングにより
ＡｌＳｉＣｕ膜８ｂとＴｉ膜８ａをパターン化し、２層
目の配線８を形成する。その後、プラズマＣＶＤ法によ
りＰＳＧ膜２０を約２００ｎｍの厚さに形成し、その上
にシリコン窒化膜２２を約８００ｎｍの厚さに形成す
る。
ＡｌＳｉＣｕ膜８ｂとＴｉ膜８ａをパターン化し、２層
目の配線８を形成する。その後、プラズマＣＶＤ法によ
りＰＳＧ膜２０を約２００ｎｍの厚さに形成し、その上
にシリコン窒化膜２２を約８００ｎｍの厚さに形成す
る。
【００２２】図５により上層配線８の位置がずれた場合
に必要なプラグ７の突出量について説明する。いま、
０.４μｍ径の接続穴のプラグを考える。接続穴は実際
には０.４μｍの直径の円形に形成されているものとす
る。このとき、プラグ７の上面の面積は０.１２６μｍ2
であり、上層配線８がリソグラフィー時に最大で０.１
μｍずれた場合、プラグ上面での重なり部分は０.０９
８μｍ2となるから、それにプラグ側面での接触部の面
積を合わせてプラグ７の上面の全面積以上にするには、
プラグの突出量を少なくとも９４.５ｎｍとする必要が
ある。
に必要なプラグ７の突出量について説明する。いま、
０.４μｍ径の接続穴のプラグを考える。接続穴は実際
には０.４μｍの直径の円形に形成されているものとす
る。このとき、プラグ７の上面の面積は０.１２６μｍ2
であり、上層配線８がリソグラフィー時に最大で０.１
μｍずれた場合、プラグ上面での重なり部分は０.０９
８μｍ2となるから、それにプラグ側面での接触部の面
積を合わせてプラグ７の上面の全面積以上にするには、
プラグの突出量を少なくとも９４.５ｎｍとする必要が
ある。
【００２３】アライメント時のずれ量に対する接続孔で
の抵抗値の変化を、この実施例とプラグ用金属を絶縁膜
から突出させない比較例とで比較する。接続部のパター
ンは図６（Ａ）に平面図が示されるように、プラグ７に
対して上層配線８がずれており、その断面図（Ｂ）に示
されるずれ量ＯＬを変化させて、接続孔の抵抗を測定し
たものである。接続孔は円形に形成され、プラグ７と第
２層目配線８との関係は図６（Ｃ）に示されるようにモ
デル化して考える。０.４μｍ径の接続孔１個当りの抵
抗とアライメントずれ量の関係を図７に示す。ずれ量は
図６（Ｂ)，(Ｃ）にＯＬとして表現されたものであり、
接続孔と２層目配線とが離れていく方向を負にとってい
る。
の抵抗値の変化を、この実施例とプラグ用金属を絶縁膜
から突出させない比較例とで比較する。接続部のパター
ンは図６（Ａ）に平面図が示されるように、プラグ７に
対して上層配線８がずれており、その断面図（Ｂ）に示
されるずれ量ＯＬを変化させて、接続孔の抵抗を測定し
たものである。接続孔は円形に形成され、プラグ７と第
２層目配線８との関係は図６（Ｃ）に示されるようにモ
デル化して考える。０.４μｍ径の接続孔１個当りの抵
抗とアライメントずれ量の関係を図７に示す。ずれ量は
図６（Ｂ)，(Ｃ）にＯＬとして表現されたものであり、
接続孔と２層目配線とが離れていく方向を負にとってい
る。
【００２４】図７の比較結果から、（Ａ）の比較例で
は、ずれ量が０.１６μｍより大きくなると接続孔の抵
抗が増加しているのに対し、実施例ではずれ量が０.２
２μｍまでは抵抗増加がみられない。
は、ずれ量が０.１６μｍより大きくなると接続孔の抵
抗が増加しているのに対し、実施例ではずれ量が０.２
２μｍまでは抵抗増加がみられない。
【００２５】図８はアライメントマークも突出したプラ
グ用金属を用いて形成するようにした半導体装置に本発
明を適用した実施例を示したものである。この実施例で
は、プラグ用金属を接続穴に埋め込む工程にＣＭＰ法を
用いている。 （Ａ）シリコン基板１上に厚さが約５００ｎｍのＡｌＳ
ｉＣｕ膜を堆積し、それをリソグラフィーとエッチング
によりパターン化することにより１層目金属配線２を形
成する。その後、層間絶縁膜３として厚さが１.２μｍ
のＳｉＯ2膜を堆積し、リソグラフィーとエッチングに
より、１層目と２層目の金属配線を接続する接続孔４と
アライメントマーク用の孔４ａを同時に形成する。
グ用金属を用いて形成するようにした半導体装置に本発
明を適用した実施例を示したものである。この実施例で
は、プラグ用金属を接続穴に埋め込む工程にＣＭＰ法を
用いている。 （Ａ）シリコン基板１上に厚さが約５００ｎｍのＡｌＳ
ｉＣｕ膜を堆積し、それをリソグラフィーとエッチング
によりパターン化することにより１層目金属配線２を形
成する。その後、層間絶縁膜３として厚さが１.２μｍ
のＳｉＯ2膜を堆積し、リソグラフィーとエッチングに
より、１層目と２層目の金属配線を接続する接続孔４と
アライメントマーク用の孔４ａを同時に形成する。
【００２６】（Ｂ）孔４と４ａを埋め込むためのプラグ
用金属膜５として例えばタングステンのブランケット膜
を約７００ｎｍの厚さに堆積する。 （Ｃ）ＣＭＰ法により、層間絶縁膜３上の金属膜５が全
て研磨され、さらに金属膜５の残渣が層間絶縁膜３上に
残らないように研磨を行なう。
用金属膜５として例えばタングステンのブランケット膜
を約７００ｎｍの厚さに堆積する。 （Ｃ）ＣＭＰ法により、層間絶縁膜３上の金属膜５が全
て研磨され、さらに金属膜５の残渣が層間絶縁膜３上に
残らないように研磨を行なう。
【００２７】（Ｄ）続いて、ＣＦ4系のガスを用いて層
間絶縁膜３のエッチバックを行なう。このエッチバック
はプラグ用金属７の頭部が層間絶縁膜３の表面から０.
３μｍ以上突出するまで行ない、そのエッチング時間は
約４０秒である。 （Ｅ）層間絶縁膜３上から２層目金属配線用の金属膜８
として例えばＡｌＳｉＣｕ膜を約５００ｎｍの厚さにス
パッタリング法により形成し、リソグラフィーとエッチ
ングによりパターン化を行なって上層配線とアライメン
トマーク用のパターンを同時に形成する。
間絶縁膜３のエッチバックを行なう。このエッチバック
はプラグ用金属７の頭部が層間絶縁膜３の表面から０.
３μｍ以上突出するまで行ない、そのエッチング時間は
約４０秒である。 （Ｅ）層間絶縁膜３上から２層目金属配線用の金属膜８
として例えばＡｌＳｉＣｕ膜を約５００ｎｍの厚さにス
パッタリング法により形成し、リソグラフィーとエッチ
ングによりパターン化を行なって上層配線とアライメン
トマーク用のパターンを同時に形成する。
【００２８】工程（Ｄ）のエッチバックの際、ＣＦ4系
のガスを使用することによりプラグ用金属７の表面に選
択的に保護膜が堆積する。そのため、層間絶縁膜３から
突出したプラグ用金属７はエッジ部分を削られることが
なく、その上に形成されるアライメントマーク用の金属
膜８の表面にも明瞭な凹凸が生じ、アライメント精度を
向上させるうえで効果がある。
のガスを使用することによりプラグ用金属７の表面に選
択的に保護膜が堆積する。そのため、層間絶縁膜３から
突出したプラグ用金属７はエッジ部分を削られることが
なく、その上に形成されるアライメントマーク用の金属
膜８の表面にも明瞭な凹凸が生じ、アライメント精度を
向上させるうえで効果がある。
【００２９】図９（Ａ）にアライメントマークの一例の
断面図を示す。層間絶縁膜３にアライメントマーク用の
孔が開けられ、その孔にプラグ用金属７が埋め込まれて
アライメントマークが形成されている。そのアライメン
トマークは幅がＬ3で間隔Ｌ1をもって隣接したプラグ用
金属対１０ａ，１０ｂが、他方のプラグ用金属対１２
ａ，１２ｂと間隔Ｌ2をもって配置されたものである。
上層金属膜８としては高温金属膜、例えば高温アルミニ
ウム膜が用いられることが多い。高温金属膜表面は平坦
化されやすく、十分な段差が生じにくい。そこで、高温
アルミニウム膜について２つの突部１０ａ，１０ｂの間
隔と、その上に形成された層間絶縁膜のエッチレート
（Ｅ.Ｒ.）の関係を調べると、図９（Ｂ）に示されるよ
うにその間隔Ｌ1が小さくなるとエッチレートが小さく
なり、ある値以上では一定のエッチレートを維持でき
る。Ｌ1が０.７μｍ程度になると一定値のエッチレート
の８０％程度に減少する。そこで、図４（Ａ）のような
アライメントマークにおいては、 Ｌ1≦０.７μｍ、Ｌ2≧１０Ｌ1及びＬ3≦１.０μｍ とすることにより、上層金属膜８の膜厚の一部を減少さ
せるようなエッチバックを施すことにより、間隔Ｌ2部
分に凹部を形成することができる。アライメントマーク
はその間隔Ｌ2での凹部のエッジ部分１４ａと１４ｂを
ＦＩＡ法で検出することによりアライメントを行なうこ
とができるようになる。
断面図を示す。層間絶縁膜３にアライメントマーク用の
孔が開けられ、その孔にプラグ用金属７が埋め込まれて
アライメントマークが形成されている。そのアライメン
トマークは幅がＬ3で間隔Ｌ1をもって隣接したプラグ用
金属対１０ａ，１０ｂが、他方のプラグ用金属対１２
ａ，１２ｂと間隔Ｌ2をもって配置されたものである。
上層金属膜８としては高温金属膜、例えば高温アルミニ
ウム膜が用いられることが多い。高温金属膜表面は平坦
化されやすく、十分な段差が生じにくい。そこで、高温
アルミニウム膜について２つの突部１０ａ，１０ｂの間
隔と、その上に形成された層間絶縁膜のエッチレート
（Ｅ.Ｒ.）の関係を調べると、図９（Ｂ）に示されるよ
うにその間隔Ｌ1が小さくなるとエッチレートが小さく
なり、ある値以上では一定のエッチレートを維持でき
る。Ｌ1が０.７μｍ程度になると一定値のエッチレート
の８０％程度に減少する。そこで、図４（Ａ）のような
アライメントマークにおいては、 Ｌ1≦０.７μｍ、Ｌ2≧１０Ｌ1及びＬ3≦１.０μｍ とすることにより、上層金属膜８の膜厚の一部を減少さ
せるようなエッチバックを施すことにより、間隔Ｌ2部
分に凹部を形成することができる。アライメントマーク
はその間隔Ｌ2での凹部のエッジ部分１４ａと１４ｂを
ＦＩＡ法で検出することによりアライメントを行なうこ
とができるようになる。
【００３０】プラグ用金属対１０ａ，１０ｂとプラグ用
金属対１２ａ，１２ｂはそれぞれ１対のプラグ用金属を
含んでいるが、それらのプラグ用金属対を、３個以上の
プラグ用金属が間隔Ｌ1をもって配列されたプラグ用金
属の組にしてもよい。
金属対１２ａ，１２ｂはそれぞれ１対のプラグ用金属を
含んでいるが、それらのプラグ用金属対を、３個以上の
プラグ用金属が間隔Ｌ1をもって配列されたプラグ用金
属の組にしてもよい。
【００３１】
【発明の効果】本発明は、接続孔に埋め込んだプラグ用
金属を層間絶縁膜よりも上部に突出するように形成する
方法として、接続孔をプラグ用金属で埋め込んだ後、層
間絶縁膜にエッチバックを施して膜厚を減少させること
により接続孔に埋め込まれたプラグ用金属を層間絶縁膜
表面から突出させるようにしたので、層間絶縁膜のＣＭ
Ｐによりプラグ用金属を層間絶縁膜表面から突出させる
２ステップＣＭＰ法よりも制御が容易で、再現性も得や
すくなる。接続孔に埋め込まれたプラグ用金属、又はさ
らにアライメント用の孔に埋め込まれたプラグ用金属ま
でも層間絶縁膜表面より突出しているため、アライメン
ト精度の低下を防ぐことが可能になるとともに、接続孔
部分では上層配線との接触面積が増大して接続の信頼性
も向上する。プラグ用金属を層間絶縁膜表面から突出さ
せるエッチバック法としてＣＦ4系のガスを使用するこ
とにより、プラグ用金属の突出した部分のエッジ部分が
削られるのを防ぎ、アライメントマークの検出をより高
精度に行なえるようになる。
金属を層間絶縁膜よりも上部に突出するように形成する
方法として、接続孔をプラグ用金属で埋め込んだ後、層
間絶縁膜にエッチバックを施して膜厚を減少させること
により接続孔に埋め込まれたプラグ用金属を層間絶縁膜
表面から突出させるようにしたので、層間絶縁膜のＣＭ
Ｐによりプラグ用金属を層間絶縁膜表面から突出させる
２ステップＣＭＰ法よりも制御が容易で、再現性も得や
すくなる。接続孔に埋め込まれたプラグ用金属、又はさ
らにアライメント用の孔に埋め込まれたプラグ用金属ま
でも層間絶縁膜表面より突出しているため、アライメン
ト精度の低下を防ぐことが可能になるとともに、接続孔
部分では上層配線との接触面積が増大して接続の信頼性
も向上する。プラグ用金属を層間絶縁膜表面から突出さ
せるエッチバック法としてＣＦ4系のガスを使用するこ
とにより、プラグ用金属の突出した部分のエッジ部分が
削られるのを防ぎ、アライメントマークの検出をより高
精度に行なえるようになる。
【図１】従来の配線形成工程を示す工程断面図である。
【図２】接続穴と上層配線にずれが生じた場合を示す平
面図であり、（Ａ）は矩形パターンと考えた場合、
（Ｂ）は円形パターンと考えた場合である。
面図であり、（Ａ）は矩形パターンと考えた場合、
（Ｂ）は円形パターンと考えた場合である。
【図３】一実施例の製造方法により製造される半導体装
置の配線とアライメントマーク部分を示す断面図であ
る。
置の配線とアライメントマーク部分を示す断面図であ
る。
【図４】第１の実施例を示す工程断面図である。
【図５】上層配線の位置がずれた場合に、プラグの必要
な突出量を計算するための図で、（Ａ）は平面図、
（Ｂ）は（Ａ）のＡ−Ａ'線位置での断面図である。
な突出量を計算するための図で、（Ａ）は平面図、
（Ｂ）は（Ａ）のＡ−Ａ'線位置での断面図である。
【図６】プラグに対して上層配線がずれた場合を示す図
であり、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は断
面図である。
であり、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は断
面図である。
【図７】接続孔１個当りの抵抗とアライメントずれ量の
関係を示す図であり、（Ａ）はプラグが絶縁膜から突出
していない比較例の場合、（Ｂ）は一実施例の場合であ
る。
関係を示す図であり、（Ａ）はプラグが絶縁膜から突出
していない比較例の場合、（Ｂ）は一実施例の場合であ
る。
【図８】他の実施例の製造方法を示す工程断面図であ
る。
る。
【図９】アライメントマークを示す断面図（Ａ）と突部
の間隔と高温アルミニウム膜のエッチレートとの関係を
示す図である。
の間隔と高温アルミニウム膜のエッチレートとの関係を
示す図である。
１ シリコン基板 ２ 下層金属配線 ３ 層間絶縁膜 ４ 接続孔 ４ａ アライメント用の孔 ５ プラグ用金属膜 ７ プラグ用金属 ８ 上層配線及びアライメントマーク用の上層金属
膜
膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 和典 東京都大田区中馬込１丁目３番６号 株式 会社リコー内
Claims (8)
- 【請求項１】 以下の工程（Ａ）から（Ｇ）を含む半導
体装置の製造方法。 （Ａ）絶縁膜上にパターン化された下層配線をもつ下
地、又は半導体基板の一部を露出させた下地上に層間絶
縁膜を形成する工程、 （Ｂ）その層間絶縁膜を全体的に平坦化する工程、 （Ｃ）その絶縁膜に下層との接続を施すための接続孔を
形成する工程、 （Ｄ）その絶縁膜上からプラグ用金属膜を形成し、接続
孔以外の部分のプラグ用金属膜を除去して接続孔をプラ
グ用金属で埋め込む工程、 （Ｅ）前記層間絶縁膜にエッチバックを施して膜厚を減
少させることにより接続孔に埋め込まれたプラグ用金属
をその層間絶縁膜表面から突出させる工程、 （Ｆ）前記層間絶縁膜上からプラグ用金属とは異なる材
質の上層配線用金属膜を形成する工程、 （Ｇ）上層配線用金属膜のエッチング速度がプラグ用金
属のエッチング速度より大きくなる条件での上層配線用
金属膜エッチングを含む上層配線用金属膜のパターン化
工程。 - 【請求項２】 工程（Ｄ）における接続孔以外の部分の
プラグ用金属膜の除去をエッチバック法により行なう請
求項１に記載の半導体装置の製造方法。 - 【請求項３】 工程（Ｄ）における接続孔以外の部分の
プラグ用金属膜の除去を化学機械的研磨法により行なう
請求項１に記載の半導体装置の製造方法。 - 【請求項４】 接続孔と同時にアライメントマークに用
いる孔も形成し、上層配線と同時にアライメントマーク
用の金属パターンも形成する請求項１から３のいずれか
に記載の半導体装置の製造方法。 - 【請求項５】 工程（Ｅ）における層間絶縁膜のエッチ
バックによりプラグ用金属を層間絶縁膜表面から突出さ
せる高さを０.１μｍ以上とする請求項１から４のいず
れかに記載の半導体装置の製造方法。 - 【請求項６】 アライメントマークは幅Ｌ3、間隔Ｌ1を
もって配列されたプラグ用金属の組が間隔Ｌ2をもって
配置されたものであり、Ｌ1≦０.７μｍ、Ｌ2≧１０Ｌ1
及びＬ3≦１.０μｍである請求項４に記載の半導体装置
の製造方法。 - 【請求項７】 工程（Ｅ）における層間絶縁膜のエッチ
バックをフッ素を含有するガスを用いて行なう請求項１
から６のいずれかに記載の半導体装置の製造方法。 - 【請求項８】 プラグ用金属がＡｌ−Ｓｉ合金、Ａｌ−
Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金、Ａｌ、Ｔｉ、Ｔｉ
Ｎ、ＴｉＳｉ2、Ｔｉ3Ａｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕ
から選ばれた単層体又は２種以上の積層体であり、 上層配線用金属がＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａ
ｌ−Ｓｉ−Ｃｕ合金、Ａｌ、Ｔｉ、ＴｉＮ、ＴｉＳ
ｉ2、Ｔｉ3Ａｌ、Ｃｕ、Ｗ、ＷＳｉ及びＡｕから選ばれ
た単層体又は２種以上の積層体である請求項１から７の
いずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19394896A JPH09270465A (ja) | 1995-07-19 | 1996-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20656295 | 1995-07-19 | ||
| JP3876396 | 1996-01-31 | ||
| JP8-38763 | 1996-01-31 | ||
| JP7-206562 | 1996-01-31 | ||
| JP19394896A JPH09270465A (ja) | 1995-07-19 | 1996-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270465A true JPH09270465A (ja) | 1997-10-14 |
Family
ID=27289936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19394896A Pending JPH09270465A (ja) | 1995-07-19 | 1996-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270465A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| KR20010112104A (ko) * | 2000-06-13 | 2001-12-20 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
| JP2010219541A (ja) * | 2010-04-20 | 2010-09-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2017208419A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2017212299A (ja) * | 2016-05-24 | 2017-11-30 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1996
- 1996-07-03 JP JP19394896A patent/JPH09270465A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20010112104A (ko) * | 2000-06-13 | 2001-12-20 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
| JP2010219541A (ja) * | 2010-04-20 | 2010-09-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2017208419A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2017212299A (ja) * | 2016-05-24 | 2017-11-30 | ローム株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| JP2897248B2 (ja) | 半導体装置の製造方法 | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US5665642A (en) | Process of making a semiconductor device with a multilayer wiring and pillar formation | |
| JPH09270465A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPH06168906A (ja) | 半導体装置とその製造方法 | |
| JP3253750B2 (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JP2001028392A (ja) | 半導体装置の製造方法 | |
| JPH08250589A (ja) | 半導体装置の製造方法 | |
| JP2884849B2 (ja) | 半導体装置の製造方法 | |
| JPH0697165A (ja) | 半導体装置及びその製造方法 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| US6383930B1 (en) | Method to eliminate copper CMP residue of an alignment mark for damascene processes | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 |