JP2017212299A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2017212299A JP2017212299A JP2016103580A JP2016103580A JP2017212299A JP 2017212299 A JP2017212299 A JP 2017212299A JP 2016103580 A JP2016103580 A JP 2016103580A JP 2016103580 A JP2016103580 A JP 2016103580A JP 2017212299 A JP2017212299 A JP 2017212299A
- Authority
- JP
- Japan
- Prior art keywords
- via electrode
- insulating film
- film
- sidewall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 238000009966 trimming Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 12
- 229910019974 CrSi Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 230000000116 mitigating effect Effects 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 128
- 238000009413 insulation Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 316
- 239000010410 layer Substances 0.000 description 91
- 230000004888 barrier function Effects 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 238000004544 sputter deposition Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000006061 abrasive grain Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】絶縁膜に埋め込まれたビア電極と絶縁膜上に配置された抵抗体膜とが電気的に接続される構成において、抵抗体膜の成膜性を向上でき、抵抗体膜とビア電極とを良好に電気的に接続できる半導体装置およびその製造方法を提供する。【解決手段】半導体装置１は、半導体基板２上に配置された第２層間絶縁膜５を含む。第２層間絶縁膜５にはビア電極１９が埋め込まれている。ビア電極１９は、第２層間絶縁膜５の上面５ａよりも上方に突出した突出部２８を有している。ビア電極１９の突出部２８の側壁２８ａは、サイドウォール３２により被覆されている。そして、ビア電極１９に電気的に接続されるように、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａに沿って抵抗体膜３０が配置されている。【選択図】図２
Description
本発明は、ビア電極に電気的に接続された抵抗体膜を備えた半導体装置およびその製造方法に関する。
特許文献１には、シリコン基板（半導体基板）と、シリコン基板上に配置された層間絶縁膜（絶縁膜）と、層間絶縁膜に埋め込まれた導電性プラグ（ビア電極）と、導電性プラグに電気的に接続されるように層間絶縁膜上に配置された薄膜抵抗体（抵抗体膜）とを備えた半導体装置が開示されている。
一般的に、絶縁膜に埋め込まれたビア電極と絶縁膜上に配置された抵抗体膜とが絶縁膜上で電気的に接続される構成では、ビア電極に電気的に接続された抵抗体膜に対して安定したオーミック性が要求される。つまり、抵抗体膜の抵抗値は、ビア電極から供給される電流や電圧の大きさに関わらず変動が少ないことが好ましい。しかし、抵抗体膜が絶縁膜上でビア電極に電気的に接続される構成では、ビア電極と抵抗体膜とのオーミック性が不安定になるという問題がある。
本願発明者らは、この問題がビア電極と抵抗体膜との接続部に起因していることを突き止めた。絶縁膜にビア電極が埋め込まれた構成では、その製造過程において、絶縁膜の上面よりも上方に突出した突出部を有するビア電極が形成されることがある。抵抗体膜は、ビア電極の上面、突出部の側壁および絶縁膜の上面を被覆するように、これらに沿って形成される。そのため、抵抗体膜において、突出部の側壁に沿う部分、とりわけビア電極の上面および突出部の側壁によって形成される角部に沿う部分は、薄く形成されるか、または、全く形成されない虞がある。その結果、抵抗体膜とビア電極との接続部における電気的な接続が不十分となり、ビア電極と抵抗体膜とのオーミック性が不安定となる。
そこで、本発明は、絶縁膜に埋め込まれたビア電極と絶縁膜上に配置された抵抗体膜とが絶縁膜上で電気的に接続される構成において、抵抗体膜の成膜性を向上でき、抵抗体膜とビア電極とを良好に電気的に接続できる半導体装置およびその製造方法を提供することを目的とする。
本発明の一局面に係る半導体装置は、半導体基板と、前記半導体基板上に配置された絶縁膜と、前記絶縁膜の上面よりも上方に突出した突出部を有しており、前記絶縁膜に埋め込まれたビア電極と、前記ビア電極の前記突出部の側壁を被覆するサイドウォールと、前記ビア電極に電気的に接続されるように、前記絶縁膜の上面、前記サイドウォールの表面および前記ビア電極の上面に沿って配置された抵抗体膜とを含む。
本発明の他の局面に係る半導体装置は、半導体基板と、前記半導体基板上に配置された絶縁膜と、前記絶縁膜の上面よりも上方に突出した突出部を有しており、前記絶縁膜に埋め込まれたビア電極と、前記ビア電極の前記突出部の側方に配置され、前記絶縁膜の上面と前記ビア電極の上面との間に形成された段差部の高低差を緩和するための段差緩和構造と、前記ビア電極に電気的に接続されるように、前記段差緩和構造、前記絶縁膜の上面および前記ビア電極の上面に沿って配置された抵抗体膜とを含む。
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に導電体を選択的に埋め込むことにより、前記絶縁膜の上面よりも上方に突出した突出部を有するビア電極を形成するビア電極形成工程と、前記ビア電極の突出部を被覆するように前記絶縁膜上にサイドウォール材料を堆積した後、当該サイドウォール材料を選択的に除去することにより、前記ビア電極の前記突出部の側壁を被覆するサイドウォールを形成するサイドウォール形成工程と、前記ビア電極に電気的に接続されるように、前記絶縁膜の上面、前記サイドウォールの表面および前記ビア電極の上面に沿う抵抗体膜を形成する抵抗体膜形成工程とを含む。
本発明の一局面に係る半導体装置によれば、ビア電極の突出部の側壁を被覆するサイドウォールが配置されており、絶縁膜の上面、サイドウォールの表面およびビア電極の上面に沿って抵抗体膜が配置されている。このサイドウォールにより、ビア電極の上面と絶縁膜の上面との間に形成された段差部の高低差を緩和できる。これにより、絶縁膜の上面およびビア電極の上面を被覆する抵抗体膜の成膜性を向上させることができるから、抵抗体膜とビア電極とを良好に電気的に接続させることができる。その結果、ビア電極と抵抗体膜とのオーミック性の安定性を向上させることができる。
本発明の他の局面に係る半導体装置によれば、ビア電極の上面と絶縁膜の上面との間に形成された段差部の高低差を緩和するための段差緩和構造が、ビア電極の突出部の側方に配置されている。この段差緩和構造によって、絶縁膜の上面およびビア電極の上面を被覆する抵抗体膜の成膜性を向上させることができるから、抵抗体膜とビア電極とを良好に電気的に接続させることができる。その結果、ビア電極と抵抗体膜とのオーミック性の安定性を向上させることができる。
本発明の半導体装置の製造方法によれば、サイドウォール形成工程において形成されるサイドウォールにより、ビア電極の上面と絶縁膜の上面との間に形成された段差部の高低差を緩和できる。これにより、抵抗体膜を良好な成膜性で、絶縁膜の上面、サイドウォールの表面およびビア電極の上面を被覆するように形成できるから、抵抗体膜とビア電極とを良好に電気的に接続させることができる。その結果、ビア電極と抵抗体膜とのオーミック性の安定性を向上させることができる半導体装置を製造できる。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な縦断面図である。図２は、図１に示される一点鎖線IIにより囲まれた領域の拡大断面図である。
半導体装置１は、半導体基板２と、半導体基板２上に積層された複数の層間絶縁膜４，５，６とを含む。半導体基板２は、たとえば、その表面に能動素子や受動素子等の半導体素子３が作り込まれたシリコン基板からなる。複数の層間絶縁膜４，５，６には、半導体基板２の表面側から順に第１層間絶縁膜４、本発明の絶縁膜の一例としての第２層間絶縁膜５、および第３層間絶縁膜６が含まれる。第１層間絶縁膜４、第２層間絶縁膜５および第３層間絶縁膜６は、たとえば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）の単層構造からなる。
図１は、本発明の一実施形態に係る半導体装置１の模式的な縦断面図である。図２は、図１に示される一点鎖線IIにより囲まれた領域の拡大断面図である。
半導体装置１は、半導体基板２と、半導体基板２上に積層された複数の層間絶縁膜４，５，６とを含む。半導体基板２は、たとえば、その表面に能動素子や受動素子等の半導体素子３が作り込まれたシリコン基板からなる。複数の層間絶縁膜４，５，６には、半導体基板２の表面側から順に第１層間絶縁膜４、本発明の絶縁膜の一例としての第２層間絶縁膜５、および第３層間絶縁膜６が含まれる。第１層間絶縁膜４、第２層間絶縁膜５および第３層間絶縁膜６は、たとえば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）の単層構造からなる。
第１層間絶縁膜４上には第１配線層７が形成されており、第２層間絶縁膜５上には第２配線層８が形成されており、第３層間絶縁膜６上には最上配線層としての第３配線層９が形成されている。なお、図示はしないが、半導体基板２の上面には、半導体素子３に電気的に接続される最下配線層が形成されている。第１配線層７、第２配線層８および第３配線層９とは、対応する層間絶縁膜４，５，６上に配置された導電体物によって、当該層間絶縁膜４，５，６の上面に電流経路が形成された層の総称である。
第１層間絶縁膜４上の第１配線層７は、間隔を空けて第１層間絶縁膜４上に形成された第１実配線１０および第２実配線１１を含む。第１実配線１０および第２実配線１１は、たとえば同一の方向に延びる直線状に形成されている。図１には、これら第１実配線１０および第２実配線１１の直線方向に直交する方向の断面図が示されている。本実施形態では、第２実配線１１における直線方向に直交する方向の幅が、第１実配線１０における直線方向に直交する方向の幅よりも大きくされている。
第１実配線１０および第２実配線１１は、いずれも複数の導電体層が積層された積層構造を有しており、第１層間絶縁膜４上から順に、下側バリアメタル層１２、アルミニウム（Ａｌ）を含むＡｌ配線層１３および上側バリアメタル層１４を含む。下側バリアメタル層１２は、図２に示されるように、第１層間絶縁膜４側から順にＴｉ層１５およびＴｉＮ層１６を含む積層構造を有している。Ａｌ配線層１３は、たとえばＡｌまたはＡｌＣｕ合金からなる。上側バリアメタル層１４は、図２に示されるように、Ａｌ配線層１３側からこの順に積層されたＴｉ層１７およびＴｉＮ層１８を含む積層構造を有している。
第２層間絶縁膜５は、第１実配線１０および第２実配線１１を被覆するように、第１層間絶縁膜４上に配置されている。第２層間絶縁膜５には、ビア電極１９が埋め込まれている。ビア電極１９には、第１実配線１０に電気的に接続されるように第２層間絶縁膜５に埋め込まれた第１ビア電極２１と、第２実配線１１に電気的に接続されるように第２層間絶縁膜５に埋め込まれた第２ビア電極２２とが含まれる。
第１ビア電極２１および第２ビア電極２２は、いずれも、ビア本体２３と、ビア本体２３と第２層間絶縁膜５との間に介在するバリアメタル層２４とを含む。ビア本体２３は、たとえばタングステン（Ｗ）または銅（Ｃｕ）を含む。バリアメタル層２４は、図２に示されるように、第２層間絶縁膜５側からこの順に積層されたＴｉ層２５およびＴｉＮ層２６を含む積層構造を有している。
図２に示されるように、ビア電極１９は、断面視において、第２層間絶縁膜５側から半導体基板２側に向けて先細りとなるテーパ形状に形成されている。ビア電極１９は、第２層間絶縁膜５内に埋め込まれた埋め込み部２７と、第２層間絶縁膜５の上面５ａよりも上方に突出した突出部２８とを有している。突出部２８は、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に、第２層間絶縁膜５の上面５ａから上方に立ち上がる側壁２８ａを有している。この突出部２８により、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に段差部２９が形成された構成とされている。
第２層間絶縁膜５上の第２配線層８は、ビア電極１９に電気的に接続されるように第２層間絶縁膜５の上面５ａに配置された抵抗体膜３０を含む。図２に示されるように、本実施形態に係る半導体装置１は、ビア電極１９の突出部２８の側方に、第２層間絶縁膜５の上面５ａとビア電極１９の上面１９ａとの間に形成された段差部２９の高低差を緩和するための段差緩和構造３１が設けられており、抵抗体膜３０が、ビア電極１９に電気的に接続されるように、段差緩和構造３１、第２層間絶縁膜５の上面５ａおよびビア電極１９の上面１９ａに沿って配置されていることを特徴としている。
より具体的には、本実施形態では、ビア電極１９の突出部２８の側壁２８ａを被覆する段差緩和構造３１としてのサイドウォール３２が第２層間絶縁膜５上に配置されており、抵抗体膜３０が、ビア電極１９に電気的に接続されるように、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａに沿って配置されている。本実施形態では、このサイドウォール３２（段差緩和構造３１）により、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に形成された段差部２９の高低差を緩和することによって、抵抗体膜３０の成膜性を向上させて、抵抗体膜３０とビア電極１９とを良好に電気的に接続させるものである。
図２に示されるように、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて傾斜している。本実施形態では、サイドウォール３２の表面３２ａは、ビア電極１９に対して外側に向かって湾曲した円弧状に形成されており、かつ、ビア電極１９の上面１９ａと段差なく繋がっている。
一つの形態として、サイドウォール３２は、導電体からなり、かつビア電極１９に電気的に接続されるようにビア電極１９の突出部２８の側壁２８ａを被覆していてもよい。この場合、抵抗体膜３０は、ビア電極１９に加えて、サイドウォール３２に電気的に接続されている。したがって、抵抗体膜３０をビア電極１９の突出部２８上に良好な成膜性で形成できると共に、抵抗体膜３０とビア電極１９の突出部２８との接続部において、抵抗体膜３０とビア電極１９とを良好に電気的に接続させることが可能となる。
一つの形態として、サイドウォール３２は、導電体からなり、かつビア電極１９に電気的に接続されるようにビア電極１９の突出部２８の側壁２８ａを被覆していてもよい。この場合、抵抗体膜３０は、ビア電極１９に加えて、サイドウォール３２に電気的に接続されている。したがって、抵抗体膜３０をビア電極１９の突出部２８上に良好な成膜性で形成できると共に、抵抗体膜３０とビア電極１９の突出部２８との接続部において、抵抗体膜３０とビア電極１９とを良好に電気的に接続させることが可能となる。
サイドウォール３２は、導電体として、たとえば、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）または導電性が付与されたポリシリコンを含んでいてもよい。
他の形態として、サイドウォール３２は、絶縁体からなっていてもよい。サイドウォール３２は、絶縁体として、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）を含んでいてもよい。この構成において、サイドウォール３２は、第２層間絶縁膜５とは異なる絶縁体、より具体的には、第２層間絶縁膜５とはエッチング選択比が異なる絶縁体により形成されていることが好ましい。たとえば、第２層間絶縁膜５が酸化シリコン（ＳｉＯ２）からなる場合、サイドウォール３２は、窒化シリコン（ＳｉＮ）からなることが好ましい。また、たとえば、第２層間絶縁膜５が窒化シリコン（ＳｉＮ）からなる場合、サイドウォール３２は酸化シリコン（ＳｉＯ２）からなることが好ましい。
他の形態として、サイドウォール３２は、絶縁体からなっていてもよい。サイドウォール３２は、絶縁体として、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）を含んでいてもよい。この構成において、サイドウォール３２は、第２層間絶縁膜５とは異なる絶縁体、より具体的には、第２層間絶縁膜５とはエッチング選択比が異なる絶縁体により形成されていることが好ましい。たとえば、第２層間絶縁膜５が酸化シリコン（ＳｉＯ２）からなる場合、サイドウォール３２は、窒化シリコン（ＳｉＮ）からなることが好ましい。また、たとえば、第２層間絶縁膜５が窒化シリコン（ＳｉＮ）からなる場合、サイドウォール３２は酸化シリコン（ＳｉＯ２）からなることが好ましい。
サイドウォール３２（段差緩和構造３１）は、図２に示される形態に代えて、図３または図４に示される形態とされてもよい。図３は、図２に対応する部分の断面図であって、サイドウォール３２の他の形態を示す図である。図４は、図２に対応する部分の断面図であって、サイドウォール３２のさらに他の形態を示す図である。
図３に示されるように、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて傾斜し、ビア電極１９に対して内側に向かって湾曲する凹面状に形成されていてもよい。また、図４に示されるように、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて直線状に傾斜するように形成されていてもよい。図３および図４のいずれの形態においても、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａと段差なく繋がるように形成されていることが好ましい。
図３に示されるように、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて傾斜し、ビア電極１９に対して内側に向かって湾曲する凹面状に形成されていてもよい。また、図４に示されるように、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて直線状に傾斜するように形成されていてもよい。図３および図４のいずれの形態においても、サイドウォール３２の表面３２ａは、ビア電極１９の上面１９ａと段差なく繋がるように形成されていることが好ましい。
以下、図５を参照して、ビア電極１９、抵抗体膜３０およびサイドウォール３２の平面形状について具体的に説明する。図５は、図１に示されるV-V線に沿う横断面図である。
図５に示されるように、本実施形態では、ビア電極１９（第１ビア電極２１および第２ビア電極２２）は、一辺の幅Ｗが、たとえば０．１μｍ以上０．５μｍ以下（本実施形態では０．２２μｍ程度）とされた平面視四角形状に形成されている。サイドウォール３２は、ビア電極１９の突出部２８の側壁２８ａに沿って平面視四角環状に形成されている。平面視におけるビア電極１９の周縁とサイドウォール３２の周縁との間の寸法Ｓは、たとえば１ｎｍ以上２００ｎｍ以下（本実施形態では２０ｎｍ程度）である。なお、平面視円形状のビア電極１９が採用されることによって、平面視円環状のサイドウォール３２が形成されてもよい。
図５に示されるように、本実施形態では、ビア電極１９（第１ビア電極２１および第２ビア電極２２）は、一辺の幅Ｗが、たとえば０．１μｍ以上０．５μｍ以下（本実施形態では０．２２μｍ程度）とされた平面視四角形状に形成されている。サイドウォール３２は、ビア電極１９の突出部２８の側壁２８ａに沿って平面視四角環状に形成されている。平面視におけるビア電極１９の周縁とサイドウォール３２の周縁との間の寸法Ｓは、たとえば１ｎｍ以上２００ｎｍ以下（本実施形態では２０ｎｍ程度）である。なお、平面視円形状のビア電極１９が採用されることによって、平面視円環状のサイドウォール３２が形成されてもよい。
抵抗体膜３０は、第１ビア電極２１および第２ビア電極２２に電気的に接続されるように、第１ビア電極２１および第２ビア電極２２に跨って配置されている。抵抗体膜３０は、第１ビア電極２１および第２ビア電極２２に電気的に接続されるように、第１ビア電極２１と第２ビア電極２２との間の領域に配置された接続領域３３と、接続領域３３から側方に張り出すように接続領域３３と一体的に設けられたトリミング領域３４とを含む。
抵抗体膜３０の接続領域３３は、平面視において第１ビア電極２１と第２ビア電極２２との間の領域を直線状に延びる長方形状に形成されている。トリミング領域３４は、その一部が選択的に除去可能とされた領域であり、接続領域３３の長手方向に沿う一辺３３ａからその側方に向けて平面視矩形状に張り出している。トリミング領域３４は、たとえばレーザ照射、ダイシングブレードまたはエッチング（以下、単に「レーザ照射等」という。）によって部分的に除去される。
これにより、抵抗体膜３０の抵抗値、延いては第１ビア電極２１および第２ビア電極２２間の抵抗値が所望の値に設定される。トリミング領域３４は、レーザ照射等によって刻設されたトリミング溝３５を選択的に有している。なお、抵抗値の調整が不要とされた場合には、トリミング領域３４は、レーザ照射等によって部分的に切断されないので、トリミング領域３４がトリミング溝３５を有さない構成とされる。
なお、抵抗体膜３０は、図５に示される構成に代えて、図６に示されるような構成とされてもよい。図６は、図５に対応する部分の横断面図であって、抵抗体膜３０の他の形態の平面形状を示す図である。
図６に示されるように、抵抗体膜３０は、第１ビア電極２１および第２ビア電極２２に電気的に接続されるように、第１ビア電極２１および第２ビア電極２２に跨って配置されている。抵抗体膜３０は、平面視長方形状に形成されており、抵抗体膜３０における第１ビア電極２１と第２ビア電極２２との間の領域がレーザ照射等によって部分的に除去される構成とされている。図６に示される抵抗体膜３０は、図５に示される抵抗体膜３０と異なり、第１ビア電極２１と第２ビア電極２２とを結ぶ直線を横切るようにトリミング溝３５が刻設される構成とされている。
図６に示されるように、抵抗体膜３０は、第１ビア電極２１および第２ビア電極２２に電気的に接続されるように、第１ビア電極２１および第２ビア電極２２に跨って配置されている。抵抗体膜３０は、平面視長方形状に形成されており、抵抗体膜３０における第１ビア電極２１と第２ビア電極２２との間の領域がレーザ照射等によって部分的に除去される構成とされている。図６に示される抵抗体膜３０は、図５に示される抵抗体膜３０と異なり、第１ビア電極２１と第２ビア電極２２とを結ぶ直線を横切るようにトリミング溝３５が刻設される構成とされている。
抵抗体膜３０は、薄膜抵抗体であり、その厚さは、たとえば０．５ｎｍ以上１００ｎｍ以下である。抵抗体膜３０の材料としては、たとえば、ＣｒＳｉ、ＮｉＣｒ、ＴａＮ、ＴｉＮ等を使用できるが、この実施形態では、ＣｒＳｉ膜が用いられている。抵抗体膜３０の材料としては、導電性が付与されたポリシリコンを使用することも可能であるが、温度の変動および電圧の変動に対して抵抗値が大きく変動するという課題がある。以下、図７を参照して、抵抗体膜３０の温度特性について説明する。
図７は、抵抗体膜３０の温度特性を説明するためのグラフである。図７のグラフにおいて、横軸は温度（℃）であり、縦軸は抵抗値（Ω）である。図７には、直線Ｌ１と直線Ｌ２とが示されている。直線Ｌ１は、抵抗体膜３０が、導電性が付与されたポリシリコン膜を含む場合の抵抗値の温度特性を示しており、直線Ｌ２は、抵抗体膜３０が、ＣｒＳｉ膜を含む場合の抵抗値の温度特性を示している。
直線Ｌ１および直線Ｌ２を参照して、ＣｒＳｉ膜は、導電性が付与されたポリシリコン膜と比較して、温度の変動に対する抵抗値の変動が小さいことが理解される。したがって、ＣｒＳｉ膜であれば、抵抗体膜３０の薄膜化および抵抗体膜３０の面積の低減を良好に図りつつ、抵抗体膜３０の微細化に伴う高抵抗化を良好に図ることが可能となる。なお、抵抗体膜３０の総重量に対するＣｒの含有量は、５重量％以上５０重量％以下であってもよい。また、抵抗体膜３０の抵抗値は、１００Ω／□以上５００００Ω／□以下であってもよい。
このように、本実施形態では、サイドウォール３２（段差緩和構造３１）によって、抵抗体膜３０を一様な厚さで、第２層間絶縁膜５の上面５ａおよびビア電極１９の上面１９ａを被覆させることができる。これにより、抵抗体膜３０とビア電極１９とを良好に電気的に接続させることができるから、ビア電極１９と抵抗体膜３０とのオーミック性の安定性を向上させることができる。つまり、ビア電極１９から供給される電流や電圧の大きさに対して、抵抗値の変動の少ない抵抗体膜３０を提供できる。
図１および図２を再度参照して、抵抗体膜３０上には、保護膜３６が配置されている。保護膜３６は、抵抗体膜３０の平面形状と整合する平面形状で抵抗体膜３０上に配置されており、抵抗体膜３０の上面に対してコンフォーマルに形成されている。つまり、保護膜３６の上面および下面は、抵抗体膜３０の上面に沿うように形成されている。保護膜３６は、たとえば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）の単層構造からなる。
第３層間絶縁膜６は、抵抗体膜３０および保護膜３６を被覆するように、第２層間絶縁膜５上に配置されている。第３層間絶縁膜６上の第３配線層９は、第３層間絶縁膜６上に形成された第３実配線３７を含む。第３実配線３７は、第２実配線１１の直上の領域に配置されており、たとえば第１実配線１０および第２実配線１１と同一の方向に延びる直線状に形成されている。第３実配線３７は、本実施形態では、第３層間絶縁膜６の厚さ方向に第２実配線１１と対向していると共に、第３層間絶縁膜６の厚さ方向に抵抗体膜３０および保護膜３６と対向している。
第３実配線３７は、第１実配線１０および第２実配線１１と同様に、複数の導電体層が積層された積層構造を有しており、第３層間絶縁膜６上から順に、下側バリアメタル層３８、アルミニウムを含むＡｌ配線層３９および上側バリアメタル層４０を含む。下側バリアメタル層３８は、第３層間絶縁膜６側から順にＴｉ層およびＴｉＮ層を含む積層構造を有している。Ａｌ配線層３９は、たとえばＡｌまたはＡｌＣｕ合金からなる。上側バリアメタル層４０は、Ａｌ配線層３９側からこの順に積層されたＴｉ層およびＴｉＮ層を含む積層構造を有している。
第３実配線３７は、第３層間絶縁膜６の厚さ方向に第２実配線１１と対向する部分において、第３層間絶縁膜６の表面から第２実配線１１に至るように第３層間絶縁膜６に埋め込まれた第３ビア電極４１を介して第２実配線１１に電気的に接続されている。第３ビア電極４１は、前述のビア電極１９と同様に、タングステンを含むビア本体４２と、ビア本体４２と第２層間絶縁膜５との間およびビア本体４２と第３層間絶縁膜６との間に介在するバリアメタル層４３とを含む。バリアメタル層４３は、第２層間絶縁膜５側および第３層間絶縁膜６側からこの順に積層されたＴｉ層およびＴｉＮ層を含む積層構造を有している。
第３層間絶縁膜６上には、第３実配線３７を被覆するように、たとえば窒化シリコン（ＳｉＮ）からなるパッシベーション膜５０が形成されている。パッシベーション膜５０には、第３実配線３７の一部を電極パッド５１として選択的に露出させるパッド開口５２が形成されている。また、パッシベーション膜５０における抵抗体膜３０と対向する領域には、当該パッシベーション膜５０を貫通して第３層間絶縁膜６の一部が掘り下げるように形成されたトリミング開口５３が形成されている。このトリミング開口５３を介して抵抗体膜３０にレーザ照射等が実行されて、抵抗体膜３０にトリミング溝３５が刻設される。
次に、図８を参照しつつ、本実施形態に係る半導体装置１の効果について説明する。図８は、参考例に係る半導体装置１０１の部分拡大断面図である。なお、図８は、図２に対応する部分の断面図であり、参考例に係る半導体装置１０１は、サイドウォール３２（段差緩和構造３１）を有していない点を除いて、本実施形態に係る半導体装置１と略同様の構成を有している。図８において、図１〜図７に示された構成と同様の構成については同一の参照符号を付して説明を省略する。
図８に示されるように、参考例に係る半導体装置１０１は、サイドウォール３２（段差緩和構造３１）を有していない。したがって、抵抗体膜３０は、ビア電極１９の上面１９ａ、突出部２８の側壁２８ａおよび第２層間絶縁膜５の上面５ａを被覆するように、これらに沿って形成されている。そのため、図８に示されるように、抵抗体膜３０における突出部２８の側壁２８ａに沿う部分１０２、とりわけビア電極１９の上面１９ａおよび突出部２８の側壁２８ａによって形成される角部に沿う部分１０３が薄く形成されるか、または、全く形成されない虞がある。その結果、抵抗体膜３０とビア電極１９との接続部における電気的な接続が不十分となり、ビア電極１９と抵抗体膜３０とのオーミック性が不安定となる。
これに対して、本実施形態に係る半導体装置１では、図２に示されるように、第２層間絶縁膜５上にビア電極１９の突出部２８の側壁２８ａを被覆するサイドウォール３２が配置されており、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａに沿って抵抗体膜３０が配置されている。このサイドウォール３２により、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に形成された段差部２９の高低差を緩和できる。
特に、本実施形態では、図２に示されるように、サイドウォール３２の表面３２ａが、ビア電極１９に対して外側に向かって湾曲した円弧状に形成されており、かつ、ビア電極１９の上面１９ａと段差なく繋がっている。したがって、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に形成された段差部２９の高低差を効果的に緩和できる。
これにより、第２層間絶縁膜５の上面５ａおよびビア電極１９の上面１９ａを被覆する抵抗体膜３０の成膜性を効果的に向上させることができる。つまり、抵抗体膜３０を一様な厚さで、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａを被覆するように形成できる。これにより、抵抗体膜３０とビア電極１９とを良好に電気的に接続させることができる。その結果、ビア電極１９と抵抗体膜３０とのオーミック性の安定性を良好に向上させることができる。
次に、図９Ａ〜図９Ｏを参照して、半導体装置１の製造方法の一例について説明する。図９Ａ〜図９Ｏは、図１に示される半導体装置１の製造方法の一工程を示す縦断面図である。
半導体装置１を製造するに当たり、まず、図９Ａに示されるように、その表面に半導体素子３が形成された半導体基板２が準備される。次に、たとえばＣＶＤ（Chemical Vapor Deposition:化学気相成長）法により、絶縁材料（たとえば酸化シリコン）が半導体基板２上に堆積されて第１層間絶縁膜４が形成される。
半導体装置１を製造するに当たり、まず、図９Ａに示されるように、その表面に半導体素子３が形成された半導体基板２が準備される。次に、たとえばＣＶＤ（Chemical Vapor Deposition:化学気相成長）法により、絶縁材料（たとえば酸化シリコン）が半導体基板２上に堆積されて第１層間絶縁膜４が形成される。
次に、第１層間絶縁膜４上に、たとえばスパッタ法により、下側バリアメタル層１２、Ａｌ配線層１３および上側バリアメタル層１４が順に成膜される。下側バリアメタル層１２は、スパッタ法により、第１層間絶縁膜４側からＴｉ層１５およびＴｉＮ層１６（図２参照）をこの順に成膜することにより形成される。Ａｌ配線層１３は、スパッタ法により、ＡｌＣｕ合金を下側バリアメタル層１２上に成膜することにより形成される。上側バリアメタル層１４は、スパッタ法により、Ａｌ配線層１３側からＴｉ層１７およびＴｉＮ層１８（図２参照）をこの順に成膜することにより形成される。
次に、図９Ｂに示されるように、第１実配線１０および第２実配線１１を形成すべき領域を被覆するレジストマスク６０が上側バリアメタル層１４上に配置される。そして、当該レジストマスク６０を介するドライエッチング（たとえばＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)法）により、下側バリアメタル層１２、Ａｌ配線層１３および上側バリアメタル層１４の不要な部分が除去される。これにより、図９Ｃに示されるように、第１実配線１０および第２実配線１１が第１層間絶縁膜４上に形成される。
次に、図９Ｄに示されるように、たとえばＣＶＤ法により、第１実配線１０および第２実配線１１を被覆するように、絶縁材料（たとえば酸化シリコン）が第１層間絶縁膜４上に堆積されて第２層間絶縁膜５が形成される。
次に、たとえばレジストマスク（図示せず）を介するドライエッチング（ＲＩＥ法）により、第１実配線１０および第２実配線１１を選択的に露出させるビアホール６１が第２層間絶縁膜５に形成される。
次に、たとえばレジストマスク（図示せず）を介するドライエッチング（ＲＩＥ法）により、第１実配線１０および第２実配線１１を選択的に露出させるビアホール６１が第２層間絶縁膜５に形成される。
次に、たとえばスパッタ法により、第２層間絶縁膜５の上面５ａ、ビアホール６１の内壁面、ビアホール６１から露出する第１実配線１０の露出面およびビアホール６１から露出する第２実配線１１の露出面に沿ってバリアメタル層２４が形成される。バリアメタル層２４は、スパッタ法により、第２層間絶縁膜５側からＴｉ層２５およびＴｉＮ層２６（図２参照）をこの順に成膜することにより形成される。
次に、たとえばスパッタ法またはＣＶＤ法によって、ビアホール６１を埋めて第２層間絶縁膜５を被覆するように導電体（たとえばタングステン）が第２層間絶縁膜５上に堆積されて、導電体膜６２が形成される。
次に、図９Ｅに示されるように、たとえば研磨剤（砥粒）を用いたＣＭＰ（Chemical Mechanical Polishing:化学機械研磨）法により、第２層間絶縁膜５上に形成された導電体膜６２およびバリアメタル層２４が、第２層間絶縁膜５の上面５ａが露出するまで研磨されて除去される。これにより、ビアホール６１に埋め込まれた導電体膜６２がビア本体２３となり、ビア本体２３およびバリアメタル層２４を含むビア電極１９（第１ビア電極２１および第２ビア電極２２）が形成される。
次に、図９Ｅに示されるように、たとえば研磨剤（砥粒）を用いたＣＭＰ（Chemical Mechanical Polishing:化学機械研磨）法により、第２層間絶縁膜５上に形成された導電体膜６２およびバリアメタル層２４が、第２層間絶縁膜５の上面５ａが露出するまで研磨されて除去される。これにより、ビアホール６１に埋め込まれた導電体膜６２がビア本体２３となり、ビア本体２３およびバリアメタル層２４を含むビア電極１９（第１ビア電極２１および第２ビア電極２２）が形成される。
次に、図９Ｆに示されるように、たとえば薬液を用いた洗浄により、第２層間絶縁膜５上に残存する研磨剤（砥粒）が除去される。この工程では、研磨剤（砥粒）と共に第２層間絶縁膜５の上面５ａの一部が薬液によって除去される。これにより、第２層間絶縁膜５に埋め込まれた埋め込み部２７と、当該第２層間絶縁膜５の上面５ａよりも上方に突出した突出部２８とを有するビア電極１９が形成される。
次に、図９Ｇに示されるように、たとえばスパッタ法またはＣＶＤ法により、ビア電極１９を被覆するようにサイドウォール材料が第２層間絶縁膜５上に堆積されて、サイドウォール材料膜６３が形成される。サイドウォール材料は、導電体であってもよいし絶縁体であってもよい。
次に、図９Ｈに示されるように、たとえばドライエッチング（ＲＩＥ法）を利用したエッチバックにより、サイドウォール材料膜６３が選択的に除去される。これにより、図９Ｉに示されるように、ビア電極１９の突出部２８の側壁２８ａを被覆する段差緩和構造３１としてのサイドウォール３２が形成される。エッチバックによれば、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて傾斜する表面を有するサイドウォール３２が形成される。本実施形態では、その表面が、ビア電極１９に対して外側に向かって湾曲した円弧状に形成されており、かつ、ビア電極１９の上面１９ａと段差なく繋がっているサイドウォール３２が形成される。
次に、図９Ｈに示されるように、たとえばドライエッチング（ＲＩＥ法）を利用したエッチバックにより、サイドウォール材料膜６３が選択的に除去される。これにより、図９Ｉに示されるように、ビア電極１９の突出部２８の側壁２８ａを被覆する段差緩和構造３１としてのサイドウォール３２が形成される。エッチバックによれば、ビア電極１９の上面１９ａから第２層間絶縁膜５の上面５ａに向けて傾斜する表面を有するサイドウォール３２が形成される。本実施形態では、その表面が、ビア電極１９に対して外側に向かって湾曲した円弧状に形成されており、かつ、ビア電極１９の上面１９ａと段差なく繋がっているサイドウォール３２が形成される。
この工程では、ドライエッチングの条件を調整することにより、前述の図３に示されるように、ビア電極１９に対して内側に向かって湾曲する凹面状の表面を有するサイドウォール３２を形成できる。同様に、ドライエッチングの条件を調整することにより、前述の図４に示されるように、ビア電極１９の上面１９ａから絶縁膜の上面に向けて直線状に傾斜する表面を有するサイドウォール３２を形成することもできる。
なお、図９Ｇの工程において、導電体からなるサイドウォール材料膜６３を第２層間絶縁膜５上に形成することにより、ビア電極１９に電気的に接続されるサイドウォール３２を形成してもよい。導電体からなるサイドウォール３２を形成することによって、後の工程において、ビア電極１９に加えて、サイドウォール３２に電気的に接続される抵抗体膜３０を形成できる。
また、図９Ｇの工程において、絶縁体からなるサイドウォール材料膜６３を第２層間絶縁膜５上に形成してもよい。この場合、第２層間絶縁膜５とは異なる絶縁体、より具体的には、第２層間絶縁膜５とは異なるエッチング選択比を有する絶縁体からなるサイドウォール材料膜６３が第２層間絶縁膜５上に堆積されることが好ましい。この場合、第２層間絶縁膜５をエッチングストップ層とするエッチバックによりサイドウォール材料膜６３を選択的に除去できる。よって、第２層間絶縁膜５上にサイドウォール３２を良好に形成できる。
次に、図９Ｊに示されるように、たとえばスパッタ法により、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａを被覆するように、抵抗体膜３０の材料（本実施形態ではＣｒＳｉ）が第２層間絶縁膜５上に堆積される。これにより、ＣｒＳｉ膜からなる抵抗体膜３０が形成される。
次に、図９Ｋに示されるように、たとえばスパッタ法またはＣＶＤ法により、抵抗体膜３０の全域を被覆するように絶縁材料（たとえば酸化シリコンまたは窒化シリコン）が抵抗体膜３０上に堆積される。これにより、抵抗体膜３０を保護するための保護膜３６が形成される。次に、図９Ｌに示されるように、抵抗体膜３０を形成すべき領域を選択的に被覆するレジストマスク６４が保護膜３６上に形成される。次に、当該レジストマスク６４を介するドライエッチング（たとえばＲＩＥ法）により、保護膜３６および抵抗体膜３０の不要な部分が除去される。
次に、図９Ｋに示されるように、たとえばスパッタ法またはＣＶＤ法により、抵抗体膜３０の全域を被覆するように絶縁材料（たとえば酸化シリコンまたは窒化シリコン）が抵抗体膜３０上に堆積される。これにより、抵抗体膜３０を保護するための保護膜３６が形成される。次に、図９Ｌに示されるように、抵抗体膜３０を形成すべき領域を選択的に被覆するレジストマスク６４が保護膜３６上に形成される。次に、当該レジストマスク６４を介するドライエッチング（たとえばＲＩＥ法）により、保護膜３６および抵抗体膜３０の不要な部分が除去される。
これにより、図９Ｍに示されるように、ビア電極１９（第１ビア電極２１および第２ビア電極２２）に電気的に接続される所定パターン（図５も併せて参照）の抵抗体膜３０と、当該抵抗体膜３０を被覆する保護膜３６とが同時に形成される。
次に、図９Ｎに示されるように、たとえばＣＶＤ法により、抵抗体膜３０および保護膜３６を被覆するように、絶縁材料（たとえば酸化シリコン）が第２層間絶縁膜５上に堆積されて第３層間絶縁膜６が形成される。次に、たとえばレジストマスク（図示せず）を介するドライエッチング（ＲＩＥ法）により、第３層間絶縁膜６の表面から第２実配線１１に至るビアホール６５が形成される。次に、たとえばスパッタ法により、第３層間絶縁膜６の上面、ビアホール６５の内壁面、ビアホール６５から露出する第２実配線１１の露出面に沿ってバリアメタル層４３が形成される。バリアメタル層４３は、スパッタ法により、第３層間絶縁膜６側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。
次に、図９Ｎに示されるように、たとえばＣＶＤ法により、抵抗体膜３０および保護膜３６を被覆するように、絶縁材料（たとえば酸化シリコン）が第２層間絶縁膜５上に堆積されて第３層間絶縁膜６が形成される。次に、たとえばレジストマスク（図示せず）を介するドライエッチング（ＲＩＥ法）により、第３層間絶縁膜６の表面から第２実配線１１に至るビアホール６５が形成される。次に、たとえばスパッタ法により、第３層間絶縁膜６の上面、ビアホール６５の内壁面、ビアホール６５から露出する第２実配線１１の露出面に沿ってバリアメタル層４３が形成される。バリアメタル層４３は、スパッタ法により、第３層間絶縁膜６側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。
次に、たとえばＣＶＤ法によって、ビアホール６５を埋めて第３層間絶縁膜６を被覆するように導電体（たとえばタングステン）が第３層間絶縁膜６上に堆積されて、導電体膜（図示せず）が形成される。次に、たとえば研磨剤（砥粒）を用いたＣＭＰ法により、第３層間絶縁膜６上に形成された導電体膜およびバリアメタル層４３が、第３層間絶縁膜６の上面が露出するまで研磨されて除去される。
これにより、ビアホール６５に埋め込まれた導電体膜がビア本体４２となり、ビア本体４２およびバリアメタル層４３を含む第３ビア電極４１が形成される。この工程の後、図９Ｆと同様に、たとえば薬液を用いた洗浄により、第３層間絶縁膜６上に残存する研磨剤（砥粒）が除去されてもよい。
次に、図９Ｏに示されるように、第３層間絶縁膜６上に、たとえばスパッタ法により、下側バリアメタル層３８、Ａｌ配線層３９および上側バリアメタル層４０が順に成膜される。下側バリアメタル層３８は、スパッタ法により、第３層間絶縁膜６側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。Ａｌ配線層３９は、スパッタ法により、ＡｌＣｕ合金を下側バリアメタル層３８上に成膜することにより形成される。上側バリアメタル層４０は、スパッタ法により、Ａｌ配線層３９側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。
次に、図９Ｏに示されるように、第３層間絶縁膜６上に、たとえばスパッタ法により、下側バリアメタル層３８、Ａｌ配線層３９および上側バリアメタル層４０が順に成膜される。下側バリアメタル層３８は、スパッタ法により、第３層間絶縁膜６側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。Ａｌ配線層３９は、スパッタ法により、ＡｌＣｕ合金を下側バリアメタル層３８上に成膜することにより形成される。上側バリアメタル層４０は、スパッタ法により、Ａｌ配線層３９側からＴｉ層およびＴｉＮ層をこの順に成膜することにより形成される。
次に、第３実配線３７を形成すべき領域に選択的に開口を有するレジストマスク（図示せず）が上側バリアメタル層４０上に配置される。そして、当該レジストマスクを介するドライエッチング（たとえばＲＩＥ法）により、下側バリアメタル層３８、Ａｌ配線層３９および上側バリアメタル層４０の不要な部分が除去される。これにより、第３層間絶縁膜６上に第３実配線３７が形成される。
次に、たとえばＣＶＤ法により、第３実配線３７を被覆するように、絶縁材料（たとえば窒化シリコン）が第３層間絶縁膜６上に堆積されてパッシベーション膜５０が形成される。次に、パッド開口５２およびトリミング開口５３を形成すべき領域に選択的に開口を有するレジストマスク（図示せず）がパッシベーション膜５０上に形成される。次に、当該レジストマスクを介するドライエッチング（たとえばＲＩＥ法）により、パッド開口５２およびトリミング開口５３が同時に形成される。
その後、トリミング開口５３を介したレーザ照射等によって、抵抗体膜３０にトリミング溝３５（図５および図６も併せて参照）が選択的に刻設されて、抵抗体膜３０の抵抗値が所望の値に合わせ込まれる。以上の工程を経て、半導体装置１が製造される。
以上のように、本実施形態の半導体装置１の製造方法によれば、サイドウォール３２の形成工程（図９Ｇ〜図９Ｉ参照）において形成されるサイドウォール３２により、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に形成された段差部２９の高低差を緩和できる。これにより、抵抗体膜３０の形成工程（図９Ｊ参照）の際に、抵抗体膜３０を良好な成膜性で、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａを被覆するように形成できる。
以上のように、本実施形態の半導体装置１の製造方法によれば、サイドウォール３２の形成工程（図９Ｇ〜図９Ｉ参照）において形成されるサイドウォール３２により、ビア電極１９の上面１９ａと第２層間絶縁膜５の上面５ａとの間に形成された段差部２９の高低差を緩和できる。これにより、抵抗体膜３０の形成工程（図９Ｊ参照）の際に、抵抗体膜３０を良好な成膜性で、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａを被覆するように形成できる。
つまり、抵抗体膜３０を一様な厚さで、第２層間絶縁膜５の上面５ａ、サイドウォール３２の表面３２ａおよびビア電極１９の上面１９ａを被覆するように形成できる。これにより、抵抗体膜３０とビア電極１９とを良好に電気的に接続させることができる。その結果、ビア電極１９と抵抗体膜３０とのオーミック性の安定性を向上させることができる半導体装置１を製造できる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、抵抗体膜３０が、第２層間絶縁膜５に形成された第１ビア電極２１を介して第１実配線１０に電気的に接続され、第２層間絶縁膜５に形成された第２ビア電極２２を介して第２実配線１１に電気的に接続された例について説明した。しかし、この構成に代えて、図１０に示される構成が採用されてもよい。図１０は、変形例に係る半導体装置７１の模式的な縦断面図である。図１０において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
たとえば、前述の実施形態では、抵抗体膜３０が、第２層間絶縁膜５に形成された第１ビア電極２１を介して第１実配線１０に電気的に接続され、第２層間絶縁膜５に形成された第２ビア電極２２を介して第２実配線１１に電気的に接続された例について説明した。しかし、この構成に代えて、図１０に示される構成が採用されてもよい。図１０は、変形例に係る半導体装置７１の模式的な縦断面図である。図１０において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１０に示されるように、本変形例では、第３実配線３７は、第３層間絶縁膜６の厚さ方向に抵抗体膜３０と対向する部分において、第３層間絶縁膜６の表面から保護膜３６を貫通して抵抗体膜３０に至る第２ビア電極７２を介して抵抗体膜３０に電気的に接続されている。第２ビア電極７２は、第３層間絶縁膜６に形成されている点を除いて、前述の第２ビア電極２２と略同様の構成とされている。つまり、本変形例では、抵抗体膜３０は、第２層間絶縁膜５に形成された第１ビア電極２１を介して第１実配線１０に電気的に接続されていると共に、第３層間絶縁膜６に形成された第２ビア電極７２を介して第３実配線３７に電気的に接続されている。
このような第２ビア電極７２は、前述の図９Ｎの工程において、第３ビア電極４１の形成工程の前後、またはそれと同時に第２ビア電極７２を形成する工程を追加すればよい。第２ビア電極７２は、第３ビア電極４１の形成工程と略同様の工程を経て形成できる。このように、抵抗体膜３０は、必ずしも二つのビア電極１９を被覆するように形成されている必要はなく、一つのビア電極１９を被覆するように形成された構成とされてもよい。
半導体装置１，７１は、たとえば、自動車（電気自動車を含む）や、産業用ロボット等の高精度アナログＩＣの一部として組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，７１…半導体装置、２…半導体基板、５…第２層間絶縁膜（絶縁膜）、５ａ…第２層間絶縁膜の上面、１９…ビア電極、１９ａ…ビア電極の上面、２１…第１ビア電極、２２…第２ビア電極、２８…ビア電極の突出部、２８ａ…突出部の側壁、２９…段差部、３０…抵抗体膜、３１…段差緩和構造、３２…サイドウォール、３２ａ…サイドウォールの表面、３３…抵抗体膜の接続領域、３４…抵抗体膜のトリミング領域
Claims (18)
- 半導体基板と、
前記半導体基板上に配置された絶縁膜と、
前記絶縁膜の上面よりも上方に突出した突出部を有しており、前記絶縁膜に埋め込まれたビア電極と、
前記ビア電極の前記突出部の側壁を被覆するサイドウォールと、
前記ビア電極に電気的に接続されるように、前記絶縁膜の上面、前記サイドウォールの表面および前記ビア電極の上面に沿って配置された抵抗体膜とを含む、半導体装置。 - 前記抵抗体膜は、ＣｒＳｉ膜を含む、請求項１に記載の半導体装置。
- 前記サイドウォールの表面は、前記ビア電極の上面から前記絶縁膜の上面に向けて傾斜している、請求項１または２に記載の半導体装置。
- 前記サイドウォールの表面は、前記ビア電極に対して外側に向かって湾曲した円弧状に形成されている、請求項１または２に記載の半導体装置。
- 前記サイドウォールの表面は、前記ビア電極の上面と段差なく繋がっている、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記サイドウォールは、導電体からなり、かつ前記ビア電極に電気的に接続されるように前記ビア電極の前記突出部の側壁を被覆しており、
前記抵抗体膜は、前記ビア電極に加えて、前記サイドウォールに電気的に接続されている、請求項１〜５のいずれか一項に記載の半導体装置。 - 前記サイドウォールは、絶縁体からなる、請求項１〜６のいずれか一項に記載の半導体装置。
- 前記サイドウォールは、前記絶縁膜とは異なる絶縁体からなる、請求項７に記載の半導体装置。
- 前記ビア電極は、間隔を空けて前記絶縁膜に埋め込まれた第１ビア電極および第２ビア電極を含み、
前記抵抗体膜は、前記第１ビア電極および前記第２ビア電極に電気的に接続されるように、前記第１ビア電極および前記第２ビア電極に跨っている、請求項１〜８のいずれか一項に記載の半導体装置。 - 前記抵抗体膜は、
前記第１ビア電極および前記第２ビア電極に電気的に接続されるように、前記第１ビア電極と前記第２ビア電極との間の領域に配置された接続領域と、
前記接続領域から側方に張り出すように前記接続領域と一体的に設けられ、その一部が選択的に除去可能とされたトリミング領域とを含む、請求項９に記載の半導体装置。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に導電体を選択的に埋め込むことにより、前記絶縁膜の上面よりも上方に突出した突出部を有するビア電極を形成するビア電極形成工程と、
前記ビア電極の突出部を被覆するように前記絶縁膜上にサイドウォール材料を堆積した後、当該サイドウォール材料を選択的に除去することにより、前記ビア電極の前記突出部の側壁を被覆するサイドウォールを形成するサイドウォール形成工程と、
前記ビア電極に電気的に接続されるように、前記絶縁膜の上面、前記サイドウォールの表面および前記ビア電極の上面に沿う抵抗体膜を形成する抵抗体膜形成工程とを含む、半導体装置の製造方法。 - 前記抵抗体膜形成工程は、ＣｒＳｉ膜を含む前記抵抗体膜を形成する工程を含む、請求項１１に記載の半導体装置の製造方法。
- 前記ビア電極形成工程は、
前記絶縁膜に導電体を選択的に埋め込む工程と、
研磨剤を用いた研磨により、前記絶縁膜の上面を平坦化する工程と、
薬液により、前記研磨剤と共に前記絶縁膜の上面の一部を除去すると同時に、前記ビア電極において前記絶縁膜の上面よりも上方に突出した前記突出部を形成する工程とを含む、請求項１１または１２に記載の半導体装置の製造方法。 - 前記サイドウォール形成工程は、前記ビア電極の上面と段差なく繋がる表面を有する前記サイドウォールを形成する工程を含む、請求項１１〜１３のいずれか一項に記載の半導体装置の製造方法。
- 前記サイドウォール形成工程は、導電体からなる前記サイドウォール材料を前記絶縁膜上に堆積することにより、前記ビア電極に電気的に接続される前記サイドウォールを形成する工程を含み、
前記抵抗体膜形成工程は、前記ビア電極に加えて、前記サイドウォールに電気的に接続される前記抵抗体膜を形成する工程を含む、請求項１１〜１４のいずれか一項に記載の半導体装置の製造方法。 - 前記サイドウォール形成工程は、絶縁体からなる前記サイドウォール材料を前記絶縁膜上に堆積する工程を含む、請求項１１〜１４のいずれか一項に記載の半導体装置の製造方法。
- 前記サイドウォール形成工程は、前記絶縁膜とは異なる絶縁体からなる前記サイドウォール材料を前記絶縁膜上に堆積した後、前記絶縁膜をエッチングストップ層とするエッチバックにより前記サイドウォール材料を選択的に除去する工程を含む、請求項１６に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上に配置された絶縁膜と、
前記絶縁膜の上面よりも上方に突出した突出部を有しており、前記絶縁膜に埋め込まれたビア電極と、
前記ビア電極の前記突出部の側方に配置され、前記絶縁膜の上面と前記ビア電極の上面との間に形成された段差部の高低差を緩和するための段差緩和構造と、
前記ビア電極に電気的に接続されるように、前記段差緩和構造、前記絶縁膜の上面および前記ビア電極の上面に沿って配置された抵抗体膜とを含む、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016103580A JP6704790B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016103580A JP6704790B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017212299A true JP2017212299A (ja) | 2017-11-30 |
| JP6704790B2 JP6704790B2 (ja) | 2020-06-03 |
Family
ID=60475711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016103580A Active JP6704790B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6704790B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020043324A (ja) * | 2018-09-05 | 2020-03-19 | ローム株式会社 | 電子部品 |
| JP2020155604A (ja) * | 2019-03-20 | 2020-09-24 | ローム株式会社 | 電子部品 |
| JP2020161703A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品 |
| US11804430B2 (en) | 2019-03-20 | 2023-10-31 | Rohm Co., Ltd. | Electronic component |
| US11810855B2 (en) | 2018-09-05 | 2023-11-07 | Rohm Co., Ltd. | Electronic component |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270465A (ja) * | 1995-07-19 | 1997-10-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| US6368900B1 (en) * | 2000-02-11 | 2002-04-09 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating an antifuse element |
| JP2005235995A (ja) * | 2004-02-19 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2006216690A (ja) * | 2005-02-02 | 2006-08-17 | Renesas Technology Corp | 半導体装置 |
| JP2008306005A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010165950A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP2010232229A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| US20110147694A1 (en) * | 2009-12-18 | 2011-06-23 | Seok-Pyo Song | Resistive memory device and method for fabricating the same |
| US20150109093A1 (en) * | 2013-10-22 | 2015-04-23 | Micron Memory Japan, Inc. | Variable resistance element |
-
2016
- 2016-05-24 JP JP2016103580A patent/JP6704790B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270465A (ja) * | 1995-07-19 | 1997-10-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| US6368900B1 (en) * | 2000-02-11 | 2002-04-09 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating an antifuse element |
| JP2005235995A (ja) * | 2004-02-19 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2006216690A (ja) * | 2005-02-02 | 2006-08-17 | Renesas Technology Corp | 半導体装置 |
| JP2008306005A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010165950A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP2010232229A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| US20110147694A1 (en) * | 2009-12-18 | 2011-06-23 | Seok-Pyo Song | Resistive memory device and method for fabricating the same |
| KR20110070587A (ko) * | 2009-12-18 | 2011-06-24 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| US20150109093A1 (en) * | 2013-10-22 | 2015-04-23 | Micron Memory Japan, Inc. | Variable resistance element |
| JP2015082545A (ja) * | 2013-10-22 | 2015-04-27 | マイクロンメモリジャパン株式会社 | 抵抗変化素子 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020043324A (ja) * | 2018-09-05 | 2020-03-19 | ローム株式会社 | 電子部品 |
| JP7340948B2 (ja) | 2018-09-05 | 2023-09-08 | ローム株式会社 | 電子部品 |
| US11810855B2 (en) | 2018-09-05 | 2023-11-07 | Rohm Co., Ltd. | Electronic component |
| JP2020155604A (ja) * | 2019-03-20 | 2020-09-24 | ローム株式会社 | 電子部品 |
| JP7232679B2 (ja) | 2019-03-20 | 2023-03-03 | ローム株式会社 | 電子部品 |
| US11804430B2 (en) | 2019-03-20 | 2023-10-31 | Rohm Co., Ltd. | Electronic component |
| JP2020161703A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品 |
| JP7440212B2 (ja) | 2019-03-27 | 2024-02-28 | ローム株式会社 | 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6704790B2 (ja) | 2020-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6704790B2 (ja) | 半導体装置およびその製造方法 | |
| US8426745B2 (en) | Thin film resistor | |
| JP6075114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10153432B2 (en) | Resistive random access memory structure and manufacturing method thereof | |
| KR101760999B1 (ko) | 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법 | |
| US8816314B2 (en) | Contact structure and method for variable impedance memory element | |
| US9478584B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| CN104425715A (zh) | 可变电阻存储器结构及其形成方法 | |
| US10158069B2 (en) | Memory cell having resistance variable film and method of making the same | |
| TW200427058A (en) | Semiconductor device including metal interconnection and metal resistor and method of manufacturing the same | |
| JP4776199B2 (ja) | 半導体装置の製造方法 | |
| KR20100081143A (ko) | 반도체 상변화 메모리 소자 | |
| TWI469257B (zh) | 形成具有電容器及通孔接觸之半導體設備的方法 | |
| TW201947664A (zh) | 形成於金屬層下方之薄膜電阻器(tfr)及製造方法 | |
| JP4936643B2 (ja) | 半導体装置及びその製造方法 | |
| TW201919147A (zh) | 形成整合於積體電路裝置中之薄膜電阻器之系統及方法 | |
| US11189685B2 (en) | Resistance element and manufacturing method of resistance element | |
| JP2005235995A (ja) | 半導体装置及びその製造方法 | |
| CN111384081A (zh) | 一种半导体元件及其制备方法 | |
| US9806032B1 (en) | Integrated circuit structure with refractory metal alignment marker and methods of forming same | |
| JP6655469B2 (ja) | 半導体装置およびその製造方法 | |
| TW202111710A (zh) | 半導體記憶裝置及其製造方法 | |
| US20180130871A1 (en) | Capacitor structure and manufacturing method thereof | |
| CN113097382B (zh) | Rram单元的制造方法及rram单元 | |
| US20220209112A1 (en) | Resistive random access memory (rram) structure and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6704790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |