TWI469257B - 形成具有電容器及通孔接觸之半導體設備的方法 - Google Patents

形成具有電容器及通孔接觸之半導體設備的方法 Download PDF

Info

Publication number
TWI469257B
TWI469257B TW101130079A TW101130079A TWI469257B TW I469257 B TWI469257 B TW I469257B TW 101130079 A TW101130079 A TW 101130079A TW 101130079 A TW101130079 A TW 101130079A TW I469257 B TWI469257 B TW I469257B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
forming
conductive structure
metal
Prior art date
Application number
TW101130079A
Other languages
English (en)
Other versions
TW201316456A (zh
Inventor
Ki Young Lee
Sanggil Bae
Tony Joung
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201316456A publication Critical patent/TW201316456A/zh
Application granted granted Critical
Publication of TWI469257B publication Critical patent/TWI469257B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

形成具有電容器及通孔接觸之半導體設備的方法
本申請是關於精密半導體裝置的製造，且更特別地，是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。
近年來，隨著半導體裝置的集成密度增加，個別裝置佔據的面積持續減少。具體而言，儘管電容器所占面積減少，電容器仍必須具有足夠電容用於儲存動態隨機記憶體(DRAM)的資料。因此，在許多積體電路產品中，已經使用金屬-絕緣體-金屬(MIM)電容器，所述電容器是包含由絕緣材料層分隔的金屬所形成的下電極與上電極。因此，MIM電容器已經大量用於執行類比至數位轉換與數位至類比轉換的半導體裝置中。類比信號與數位信號之間的轉換要求此轉換程式中使用的電容器是穩定的，亦即電容器的電容在施加電壓與溫度範圍內是相對穩定的。由於此電容結構的電容傾向於隨著溫度與施加電壓的改變而變化，因此具有多晶矽電極的電容器的電容傾向於相對不穩定。因此，具有多晶矽電極的電容器通常不用於所述轉換應用中。
在形成MIM電容器的上與下金屬電極過程中，典型執行蝕刻製程，來圖案化金屬層。然而，近幾年來由於半導體裝置的集成密度增加，蝕刻這樣的金屬層變成更為困難。特別地，很難蝕刻具有良好電子遷移阻抗與理想低電阻率的銅。因此，已經提出通過鑲嵌製程形成上與下金屬 電極的各種方法，且不涉及蝕刻金屬層的製程。例如，參閱美國專利號6,649,464。銅鑲嵌製程通常包括在絕緣層中形成銅結構的溝渠(trench)，形成足夠量的銅來填充所述溝渠，以及從所述結構移除過多的銅，因而在所述溝渠中留下所述銅結構。然而，用於形成以電容器與傳導線和通孔為基礎的銅的鑲嵌製程是非常耗時、昂貴，在多個步驟製程中總有產生未預期缺陷的機會。
本申請是關於形成具有MIM電容器與通孔接觸的半導體裝置的各種方法。
為了提供本發明一些方面的基礎瞭解，以下說明內容呈現本發明的簡化概述。此發明概述並不是本發明的詳盡說明。發明概述並不是用於識別本發明的關鍵或關鍵元素，也不是描述本發明的範圍。發明概述的唯一目的是用簡化的形式呈現一些概念，本發明的詳細描述說明如後。
一般而言，本發明揭露的內容是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。在一範例中，所述方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述第一傳導結構與所述底部電極上方，形成傳導材料層，以及在所述傳導材料層上執行蝕刻製程，來定義傳導材料硬遮罩與所述電容器的頂部電極，其中所述傳導材料硬遮罩是位在所述第一傳導結構的至少一部分的上方。所述方法更包含在所述傳導材料硬遮罩中形成開口，以及形成延伸穿過所述傳導材料硬遮罩中所述開口的 第二傳導結構，並且傳導接觸所述第一傳導結構。在一些實施例中，所述傳導材料是金屬。
在另一示例範例中，所述的方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述傳導銅結構與所述底部電極上方，形成金屬擴散障蔽層，在所述金屬擴散障蔽層上方形成第二絕緣材料層，以及在所述第二絕緣材料層上方形成金屬層。在此實施例中，所述方法更包含下列步驟：在所述金屬層上執行蝕刻製程，來定義金屬硬遮罩與所述電容器的頂部電極，其中所述金屬硬遮罩是位在所述第一傳導結構的至少一部分的上方，在所述金屬硬遮罩中形成開口，在第二絕緣材料層中形成開口以及在所述金屬擴散障蔽層中形成開口，以及形成第二傳導結構，所述第二傳導結構傳導接觸所述第一傳導結構，其中所述第二傳導結構是延伸穿過所述金屬硬遮罩、第二絕緣材料層與金屬擴散障蔽層中的開口。
本發明的不同說明實施例如下所述。為求清楚，並非實際實施的所有特徵都描述在本申請的說明書中。當然應瞭解，在發展任何實際實施例中，必須進行許多實施特異性的決定，來達到發展者的特定目標，例如符合系統相關與商業相關的限制，這在不同實施之間會有變化。再者，應瞭解的，這種發展是複雜且耗時，但是對於對於本領域技術人員而言，本申請的揭露內容並不屬於例行工作。
現在參閱隨附圖式來說明本申請主題。附圖中概示描 述不同的結構、系統與裝置，僅用於說明，因此不因本領域技術人員所熟知的細節而模糊本申請的揭露內容。然而，附隨附圖是描述與說明本發明揭露內容的說明範例。於此使用的文字與用語意義應可瞭解，且與本領域技術人員已知的文字與用語一致。本申請案的文字與用語並無不同於本領域技術人員認知的通常與一般意義的特殊定義。如具有不同於熟知此技藝的人士認知的通常與一般意義的文字與用語，則說明書內定義的方法中將特別地陳述此特別意義，直接且清楚明白提供對文字與用語的特別定義。
本申請的揭露內容是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。在完全閱讀本申請之後，對本領域技術人員是輕易明顯的，本申請的方法可用於不同技術，例如NMOS、PMOS、CMOS等，並且輕易明顯的可用於不同裝置，包含但不限制於邏輯裝置、記憶體裝置等。參閱第1A至1H圖，於此所述的的方法的各種說明實施例現在將更詳細描述如下。
第1A圖是說明在製造前階段，示例的半導體裝置100一部分的簡化視圖。裝置100形成在半導體襯底(未顯示)上方。在第1A圖中描述的製造點，裝置100包含示例的第一絕緣層10、非傳導擴散障蔽層12、第二絕緣層14、硬遮罩層16、圖案化的遮罩層22、傳導結構18(例如傳導線)，以及成為MIM電容器的底部電極20A。可由各種不同的材料形成第1A圖所描述的各層，可通過執行各種技術，例如化學蒸氣沈積(CVD)、原子層沈積(ALD)、物理蒸氣沈 積(PVD)或這樣的等離子增進方式來形成這些層。這些層的厚度也可依據特定應用而變化。
例如，在一示例實施例中，第一絕緣層10可包括如二氧化矽、氮氧化矽、低k二氧化矽等的材料。在一特定範例中，所述第一絕緣層10可為通過執行CVD製程所最初形成的二氧化矽層，其厚度約400至600奈米。在另一範例中，在一示例實施例中，所述非傳導擴散障蔽層12可包括如氮化矽、NBLoKTM 、矽碳化物、氮摻雜的碳化矽等的材料，有助於防止或至少降低在傳導結構18及/或底部電極20A中任何不想要的傳導材料遷移。在一特定範例中，所述非傳導擴散障蔽層12可為通過執行CVD製程所最初形成的NBLoKTM 層，其厚度約20至40奈米。
請繼續參閱第1A圖，在一示例實施例中，第二絕緣層14可包括如所謂的低k絕緣材料(k值小於2.7)、超低k絕緣材料(k值小於2.3)、二氧化矽、OMCTS(辛甲基四矽氧烷)氧化物膜等的材料。在一特定範例中，第二絕緣層14可為通過執行CVD製程最初所形成的低k絕緣材料層，其厚度約700至1000奈米。在一示例實施例中，硬遮罩層16可包括許多材料，例如TEOS為基礎的二氧化矽、氮化矽等。在一特定範例中，硬遮罩16可為通過執行CVD製程最初所形成的TEOS為基礎的二氧化矽層，其厚度約30至40奈米。除了別的之外，所述硬遮罩層16作為保護下方第二絕緣材料層14。亦應注意的，如果有需要或允許的特定製程流程，可在所述硬遮罩層16上方形成另一硬遮罩層 (未顯示)。如果使用此另一硬遮罩層，它可為不同材料，並且相對於硬遮罩層16的硬度可具有更高的硬度。圖案化的遮罩層22可包括不同材料，例如光阻材料，並且可使用已知的光微影蝕刻技術而形成。
還是參閱第1A圖，按圖所示的傳導結構18可包括各種傳導材料，例如銅、銅錳、銀等，並且可使用各種已知的技術而形成。在一特定範例中，傳導結構18是使用已知鑲嵌技術而形成的銅線。所述傳導結構18可為裝置100的整體金屬化系統的一部分。當然，可依據特定的應用，變化傳導結構18的尺寸、形狀與架構。在一特定範例中，傳導結構18可具有範圍約40至60奈米的厚度。為了不模糊本發明，不在附圖中描述與形成傳導結構18相關的各種細節與層。例如，在溝渠19中沈積傳導材料之前，例如沈積銅之前，在溝渠19中形成一或多個障蔽層(未顯示)。同樣地，底部電極20A可包括各種傳導材料，例如銅、銅錳、銀等，並且可由各種技術而形成。也可依據特定的應用，變化底部電極20A的厚度。在一示例實施例中，底部電極20A可包括銅，可使用已知的鑲嵌技術而形成，且其具有厚度約40至60奈米。依據特定的應用，也可變化底部電極20A的側厚度。為了不模糊本發明，第1A圖中不描述形成底部電極20A製程中可形成的任何障蔽層的部分。
接著，如第1B圖所示，遮罩執行一或多個蝕刻製程，穿過圖案化的遮罩層22來定義開口24。形成所述開口24可使用乾或濕蝕刻製程。在一示例實施例中，開口24形成 若是通過執行乾非等向性的蝕刻製程來定義開口24，需要以此蝕刻製程的蝕刻化學中適當的改變，來蝕刻穿過硬遮罩層16與第二絕緣材料層14。依據特定應用，可改變開口24的尺寸與架構。
接著，如第1C圖所示，在裝置100上方與開口24中，形成傳導材料層26。更詳盡的描述如下，傳導材料層26的一部分最終變成裝置100上所形成的MIM電容器的上電極。傳導材料層26可包括各種不同的材料，該材料適合作為MIM電容器的電極，例如鈦、氮化鈦、鉭、氮化鉭等。在一特定範例中，傳導材料層26可為通過執行同形PVD或CVD製程而最初形成的具有厚度約30至50奈米的氮化鈦層。而後，在傳導材料層26上方形成另一圖案化的遮罩層28，例如光阻遮罩。
接著，如第1D圖所示，在傳導材料層26上，穿過所述圖案化的遮罩層28，執行一或多個蝕刻製程，來定義MIM電容器20的頂部電極20B，以及定義位於傳導結構18上方的傳導材料硬遮罩26A。可使用乾或濕蝕刻製程來蝕刻傳導材料層26。在一示例實施例中，通過執行乾非等向性的蝕刻製程來蝕刻傳導材料層26。依據特定應用，可改變頂部電極20B與傳導材料硬遮罩26A的尺寸與架構。
然後，如第1E圖所示，圖案化的遮罩層28被移除，且在一示例製程流程中，在裝置100上方形成硬遮罩層30與第三絕緣材料層32。應注意的，硬遮罩層30可不用於所有應用中。於此所描述的製程流程中，當執行CMP製程 來移除部分的第三絕緣材料32時，硬遮罩層30最終作為抛光終止層，詳盡描述如下。因此，在此示例範例中，由硬度比第三絕緣材料層32所選擇材料更硬的材料，是有利於製造所述硬遮罩層30。在一示例實施例中，硬遮罩層30可包括各種材料，例如TEOS為基礎的二氧化矽、氮化矽等。在一特定範例中，硬遮罩層30可為通過執行CVD製程而最初形成的TEOS為基礎的二氧化矽層，其厚度約30至50奈米。在一示例實施例中，第三絕緣材料層32包括如所謂的低k絕緣材料(k值小於2.7)或是超低k絕緣材料(k值小於2.3)等的材料。在一特定範例中，第三絕緣層32可為通過執行CVD製程而最初形成的低k絕緣材料層，其厚度約600至800奈米。
接著，如第1F圖所示，執行一或多個製程操作，來移除部分的第三絕緣材料層32。在一示例實施例中，執行化學機械抛光(CMP)製程，來移除第三絕緣材料層32過多的部分，而硬遮罩層30是作為抛光終止層。在其他應用中，執行蝕刻製程，來移除第三絕緣材料層32的過多部分。當然，視需要，移除部分的第三絕緣材料層32可使用CMP製程與蝕刻製程的結合。
接著，如第1G圖所示，執行多個製程操作，而形成將成為電性耦合至傳導結構18的傳導結構40，傳導結構18(例如金屬線)是位於第一絕緣材料層10中。傳導結構40可包括各種不同材料，例如銅、金屬、銅錳、銀等，並且可使用各種已知的技術來形成傳導結構40。因此，用於傳 導結構40的特定材料與形成方法不會限制本發明。在一示例實施例中，傳導結構40可包括銅，並且可通過使用已知的鑲嵌製程技術，例如美國專利號6,649,464所述的技術，形成傳導結構40。一般而言，正如上述，銅鑲嵌製程通常包括在絕緣層中形成供銅結構之用的溝渠，形成足量的銅來填充所述溝渠，以及從所述結構移除過多的銅，因而在溝渠中留下銅結構。於此所述的範例中，使用所謂的先通孔後溝渠技術來形成銅結構40。使用此技術，穿過第1G圖所示的各材料層，而形成通孔42與溝渠44。此製程包含形成穿過傳導材料硬遮罩26A的開口27。通孔42暴露下方的傳導結構18。而後，在通孔42與溝渠44中形成一或多個傳導材料層41。為了不模糊本發明，在附圖中不描述與形成傳導結構40有關的詳細說明與層。例如，在沈積傳導材料41之前，例如在通孔42與溝渠44中沈積銅之前，在通孔42與溝渠44中形成一或多個障蔽層(未顯示)。
接著，如第1H圖所示，執行CMP製程來降低傳導結構40至所欲的最終高度。而後，在裝置100的上方，形成第二非傳導擴散障蔽層12。第二非傳導擴散障蔽層12有助於防止或至少降低傳導結構40及/或MIM電容器20的頂部電極20B中傳導材料的遷移。在一示例實施例中，第二非傳導擴散障蔽層12可為通過執行CVD製程而最初形成的NBLoKTM 層，其厚度約20至40奈米。
以上所述特定實施例僅用於示例，本發明可被修飾與不同實施，並且對本領域技術人員而言通過本發明揭露的 教學可理解本發明的均等方式。例如，本申請上述的製程步驟可用不同的順序執行。再者，除了本申請的申請專利範圍描述的內容之外，本申請的詳細結構或設計不具有任何限制。由此可見，在本發明的範圍與精神內，上面所述的特定實施例可有改變或修飾。因此，本申請的保護範圍如申請專利範圍內所述。
10‧‧‧第一絕緣層
12‧‧‧非傳導擴散障蔽層
14‧‧‧第二絕緣層
16、30‧‧‧硬遮罩層
18、40‧‧‧傳導結構
19、44‧‧‧溝渠
20‧‧‧MIM電容器
20A‧‧‧底部電極
20B‧‧‧頂部電極
22、28‧‧‧圖案化的遮罩層
24‧‧‧開口
26、41‧‧‧傳導材料層
26A‧‧‧傳導材料硬遮罩
32‧‧‧第三絕緣材料層
42‧‧‧通孔
100‧‧‧半導體裝置
參閱以下描述與附隨附圖，即可瞭解本申請的內容，其中相同的元件符號是指相同的元件。
第1A至1H圖是描述形成於此所述半導體裝置的方法，所述半導體裝置具有電容器與通孔接觸。
雖然本申請揭露的目標有不同的修飾與其他形式，其特定實施例如附圖所示且由以下詳細說明中描述。然而，應理解的，於此所述特定實施例並非用於將本發明限制於特定的揭露形式，但相對地，是意圖涵蓋所有的修飾、均等物與落入由所附申請專利範圍所定義的本發明的精神與範圍內的其他替代。
10‧‧‧第一絕緣層
12‧‧‧非傳導擴散障蔽層
14‧‧‧第二絕緣層
30‧‧‧硬遮罩層
18、40‧‧‧傳導結構
44‧‧‧溝渠
20‧‧‧MIM電容器
20A‧‧‧底部電極
20B‧‧‧頂部電極
32‧‧‧第三絕緣材料層
42‧‧‧通孔
100‧‧‧半導體裝置

Claims (22)

  1. 一種製造半導體裝置之方法，包括：在第一絕緣材料層中，形成第一傳導結構與電容器的底部電極，該第一傳導結構完全地填充第一溝渠，以及該底部電極完全地填充第二溝渠；在該第一絕緣材料層上方，形成非傳導擴散障蔽層，該非傳導擴散障蔽層係包括直接地形成於該第一傳導結構的整個上表面上之第一部分，與直接地形成於該底部電極的整個上表面上之第二部分；在該非傳導擴散障蔽層上方形成傳導材料層，其中，該傳導材料層係直接地形成於該第二部分之上表面與使該傳導材料層自該第一部分分隔之第二絕緣材料層上；對該傳導材料層執行第一蝕刻製程，以定義位在該第二絕緣材料層和該第一部分上方之傳導材料硬遮罩與位在該底部電極上方之該電容器的頂部電極，該第二部分使該頂部電極自該底部電極分隔且電性絕緣；對該傳導材料硬遮罩執行第二蝕刻製程，以形成硬遮罩開口；以及在該第二絕緣層中形成穿過該硬遮罩開口的接觸開口，該接觸開口延伸穿過該第一部分且暴露該第一傳導結構。
  2. 如申請專利範圍第1項所述之方法，其中，該傳導材料層係金屬層，且該金屬層包括鈦、鉭、氮化鈦與氮化鉭 的至少其中之一。
  3. 如申請專利範圍第1項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。
  4. 如申請專利範圍第1項所述之方法，更包括於該接觸開口中形成第二傳導結構，該第二傳導結構傳導地接觸該第一傳導結構。
  5. 如申請專利範圍第4項所述之方法，其中，形成該第二傳導結構包括使用鑲嵌製程以形成傳導銅線與傳導銅通孔。
  6. 如申請專利範圍第1項所述之方法，其中，形成該底部電極包括使用鑲嵌製程以形成銅傳導結構。
  7. 如申請專利範圍第1項所述之方法，更包括執行化學機械抛光製程，以降低該第二傳導結構的高度。
  8. 如申請專利範圍第1項所述之方法，其中，形成該第一傳導結構與該電容器的該底部電極包括形成一或多個障蔽材料層於各別溝渠內部，以及於該一或多個障蔽材料層上方形成另一傳導材料，以完全地填充該各別溝渠。
  9. 如申請專利範圍第1項所述之方法，更包括：於形成該傳導材料層之前，在該非傳導擴散障蔽層上方形成該第二絕緣材料層；執行第三蝕刻製程，在該第二絕緣層中及該底部電極上方形成電容器開口，該電容器開口之底部暴露該非傳導擴散障蔽層之該第二部分，其中，在該非傳導擴散 障蔽層上方形成該傳導材料層包括於該電容器開口內部形成該傳導材料層。
  10. 一種製造半導體裝置之方法，包括：在第一絕緣材料層中，形成第一溝渠及第二溝渠，其中，該第一溝渠藉由該第一絕緣材料層之部分與該第二溝渠橫向分隔；在該第一溝渠中形成第一傳導結構，以及於該第二溝渠形成電容器的底部電極，其中，該第一傳導結構完全地填充第一溝渠，以及該底部電極完全地填充該第二溝渠；在該第一絕緣材料層上方，形成非傳導金屬擴散障蔽層，該非傳導金屬擴散障蔽層之第一部分連續地覆蓋該第一傳導結構的整個上表面，以及該非傳導金屬擴散障蔽層之第二部分連續地覆蓋該底部電極的整個上表面；在該非傳導金屬擴散障蔽層上方，形成第二絕緣材料層；在該第二絕緣材料層中與該底部電極上方，形成第一開口，該第二部分係暴露於該第一開口之底部；在該第一開口之該底部形成該電容器的頂部電極，該第二部分使該頂部電極自該底部電極分隔且電性絕緣；在該第二絕緣材料層上方形成金屬硬遮罩，該金屬硬遮罩係位在該第一傳導結構的至少該第一部分的上 方；執行第一蝕刻製程以在該金屬硬遮罩中形成第二開口；以及執行鑲嵌製程，以形成穿過該金屬硬遮罩中該第二開口之第二傳導結構，其中，該第二傳導結構傳導地接觸該第一傳導結構。
  11. 如申請專利範圍第10項所述之方法，其中，形成該頂部電極及該金屬硬遮罩包括：在該第二絕緣材料層上方及該第一開口內部形成金屬層，該金屬層覆蓋該第一開口之該底部；在該金屬層上方形成圖案化的蝕刻遮罩層；以及執行第二蝕刻製程，以藉由移除暴露於該圖案化的蝕刻遮罩層之該金屬層之部分而自該金屬層形成該頂部電極及該金屬硬遮罩。
  12. 如申請專利範圍第11項所述之方法，其中，該金屬層包括鈦、鉭、氮化鈦與氮化鉭的至少其中之一。
  13. 如申請專利範圍第10項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。
  14. 如申請專利範圍第10項所述之方法，其中，形成該第二傳導結構包括使用鑲嵌製程以形成傳導銅線與傳導銅通孔。
  15. 如申請專利範圍第10項所述之方法，其中，形成該底部電極包括使用鑲嵌製程以形成銅傳導結構。
  16. 如申請專利範圍第10項所述之方法，更包括執行化學 機械抛光製程，以降低該第二傳導結構的高度。
  17. 如申請專利範圍第10項所述之方法，更包括在該第一溝渠中及該第二溝渠中該電容器的該底部電極形成該第一傳導結構之前，於該第一溝渠與該第二溝渠之外露表面上形成至少一第一障蔽材料層。
  18. 如申請專利範圍第10項所述之方法，更包括在執行該第一蝕刻製程以在該金屬硬遮罩中形成該第二開口之前，在該頂部電極及該金屬硬遮罩上方形成第三絕緣材料層，該第三絕緣材料層完全地填充該第一開口。
  19. 如申請專利範圍第18項所述之方法，更包括在形成該第三絕緣材料層之前，在該開口內部及該第二絕緣材料層上方形成硬遮罩層，該硬遮罩層覆蓋該頂部電極之整個上表面以及該金屬硬遮罩之整個上表面。
  20. 一種製造半導體裝置之方法，包括：在第一絕緣材料層中，形成第一傳導結構與電容器的底部電極，該第一傳導結構與該底部電極係各別地形成且完全地填充於橫向隔開的第一溝渠及第二溝渠中，該第一溝渠及該第二溝渠藉由該第一絕緣材料層之至少一部分分隔；在該第一絕緣材料層上方，形成非傳導障蔽層，該非傳導障蔽層延伸且完全地覆蓋該第一傳導結構的整個上表面與該底部電極的整個上表面之上；在該非傳導障蔽層上方形成連續金屬層，其中，該連續金屬層包括鈦、鉭、氮化鈦與氮化鉭的至少其中之 一；對該連續金屬層執行第一蝕刻製程，以定義金屬硬遮罩與該電容器的頂部電極，該金屬硬遮罩係位在第二絕緣材料層與該非傳導障蔽層的第一部分的上方，以及該頂部電極係位在該非傳導障蔽層的第二部分的上方，其中，該第一部分覆蓋該第一傳導結構的該整個上表面，以及該第二部分覆蓋該底部電極的該整個上表面；執行第二蝕刻製程，在該金屬硬遮罩中以形成硬遮罩開口；以及在該第二絕緣材料層中形成穿過該硬遮罩開口的接觸開口，該接觸開口延伸穿過該第一部分且暴露該第一傳導結構。
  21. 如申請專利範圍第20項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。
  22. 如申請專利範圍第20項所述之方法，更包括在該接觸開口中形成第二傳導結構，該第二傳導結構電性接觸該第一傳導結構，且該第二傳導結構包括使用鑲嵌製程以形成傳導銅線以及傳導銅通孔。
TW101130079A 2011-09-14 2012-08-20 形成具有電容器及通孔接觸之半導體設備的方法 TWI469257B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/232,075 US8623735B2 (en) 2011-09-14 2011-09-14 Methods of forming semiconductor devices having capacitor and via contacts

Publications (2)

Publication Number Publication Date
TW201316456A TW201316456A (zh) 2013-04-16
TWI469257B true TWI469257B (zh) 2015-01-11

Family

ID=47830205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130079A TWI469257B (zh) 2011-09-14 2012-08-20 形成具有電容器及通孔接觸之半導體設備的方法

Country Status (3)

Country Link
US (1) US8623735B2 (zh)
CN (1) CN103000494B (zh)
TW (1) TWI469257B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178009B2 (en) * 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US9236557B2 (en) 2014-01-15 2016-01-12 Globalfoundries Inc. Magnetic tunnel junction between metal layers of a semiconductor device
US9478602B2 (en) * 2014-10-07 2016-10-25 Globalfoundries Inc. Method of forming an embedded metal-insulator-metal (MIM) capacitor
US9349787B1 (en) * 2014-12-10 2016-05-24 GlobalFoundries, Inc. Integrated circuits with capacitors and methods of producing the same
US9373680B1 (en) 2015-02-02 2016-06-21 Globalfoundries Inc. Integrated circuits with capacitors and methods of producing the same
US9613862B2 (en) 2015-09-02 2017-04-04 International Business Machines Corporation Chamferless via structures
US9640608B1 (en) 2016-02-25 2017-05-02 Globalfoundries Inc. Serial capacitor device with middle electrode contact and methods of making same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232736B2 (en) * 2001-12-05 2007-06-19 Samsung Electronics, Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267087B1 (en) 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
KR100305680B1 (ko) 1999-08-26 2001-11-01 윤종용 반도체 집적회로의 커패시터 제조방법
US6633497B2 (en) 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
KR100429877B1 (ko) 2001-08-04 2004-05-04 삼성전자주식회사 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
US6881999B2 (en) 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
DE10301243B4 (de) 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
KR100476938B1 (ko) 2003-02-28 2005-03-16 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US6783999B1 (en) 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
KR100672936B1 (ko) 2004-07-01 2007-01-24 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7084024B2 (en) 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
JP4442393B2 (ja) * 2004-11-05 2010-03-31 セイコーエプソン株式会社 強誘電体メモリの製造方法
JP2006319058A (ja) 2005-05-11 2006-11-24 Elpida Memory Inc 半導体装置の製造方法
US7575984B2 (en) 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US7989224B2 (en) 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232736B2 (en) * 2001-12-05 2007-06-19 Samsung Electronics, Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same

Also Published As

Publication number Publication date
US20130065375A1 (en) 2013-03-14
CN103000494A (zh) 2013-03-27
TW201316456A (zh) 2013-04-16
US8623735B2 (en) 2014-01-07
CN103000494B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
TWI469257B (zh) 形成具有電容器及通孔接觸之半導體設備的方法
US6649464B2 (en) Method for manufacturing semiconductor device having capacitor and via contact
JP3141887B2 (ja) 半導体集積回路のキャパシタ製造方法
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
JP4386680B2 (ja) 半導体素子のためのキャパシタおよびその製造方法
US7439130B2 (en) Semiconductor device with capacitor and method for fabricating the same
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
TW201532247A (zh) 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
CN104425715A (zh) 可变电阻存储器结构及其形成方法
TWI550778B (zh) 半導體結構
TW201735271A (zh) 在金屬化層中形成具有不同材料組成物之導電結構的方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2006216649A (ja) 半導体装置及びその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
KR100572829B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
JP6685945B2 (ja) 半導体装置およびその製造方法
TWI809359B (zh) 動態隨機存取記憶體的製造方法
JP7466564B2 (ja) ダブル・メタル・パターニング
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
JP2008147594A (ja) 半導体装置およびその製造方法
TWI834125B (zh) 記憶體裝置以及其形成方法
KR20180031900A (ko) 에어 갭을 포함하는 반도체 소자
JP6149578B2 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees