CN103000494A - 形成具有电容器与通孔接触的半导体装置的方法 - Google Patents

形成具有电容器与通孔接触的半导体装置的方法 Download PDF

Info

Publication number
CN103000494A
CN103000494A CN2012103425644A CN201210342564A CN103000494A CN 103000494 A CN103000494 A CN 103000494A CN 2012103425644 A CN2012103425644 A CN 2012103425644A CN 201210342564 A CN201210342564 A CN 201210342564A CN 103000494 A CN103000494 A CN 103000494A
Authority
CN
China
Prior art keywords
conducting structure
hard mask
bottom electrode
metal
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103425644A
Other languages
English (en)
Other versions
CN103000494B (zh
Inventor
K·Y·李
S·裴
T·郑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103000494A publication Critical patent/CN103000494A/zh
Application granted granted Critical
Publication of CN103000494B publication Critical patent/CN103000494B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请是揭露形成具有电容器与通孔接触的半导体装置的方法。在一范例中，所述方法包含在绝缘材料层中，形成第一传导结构与电容器的底部电极，在所述第一传导结构与所述底部电极上方形成传导材料层，以及在所述传导材料层上执行蚀刻工艺，来定义传导材料硬掩模与所述电容器的顶部电极，其中所述传导材料硬掩模是位在所述第一传导结构的至少一部份上方。本示例方法更包含在所述传导材料硬掩模中形成开口，以及形成延伸穿过传导材料硬掩模中开口的第二传导结构，并且传导接触所述第一传导结构。

Description

形成具有电容器与通孔接触的半导体装置的方法
技术领域
本申请是关于精密半导体装置的制造，且更特别地，是关于形成具有电容器与通孔接触的半导体装置的各种方法。
背景技术
近年来，随着半导体装置的集成密度增加，个别装置占据的面积持续减少。具体而言，尽管电容器所占面积减少，电容器仍必须具有足够电容用于储存动态随机存储器(DRAM)的数据。因此，在许多集成电路产品中，已经使用金属-绝缘体-金属(MIM)电容器，所述电容器是包含由绝缘材料层分隔的金属所形成的下电极与上电极。因此，MIM电容器已经大量用于执行模拟至数字转换与数字至模拟转换的半导体装置中。模拟信号与数字信号之间的转换要求此转换程序中使用的电容器是稳定的，亦即电容器的电容在施加电压与温度范围内是相对稳定的。由于此电容结构的电容倾向于随着温度与施加电压的改变而变化，因此具有多晶硅电极的电容器的电容倾向于相对不稳定。因此，具有多晶硅电极的电容器通常不用于所述转换应用中。
在形成MIM电容器的上与下金属电极过程中，典型执行蚀刻工艺，来图案化金属层。然而，近几年来由于半导体装置的集成密度增加，蚀刻这样的金属层变成更为困难。特别地，很难蚀刻具有良好电子迁移阻抗与理想低电阻率的铜。因此，已经提出通过镶嵌工艺形成上与下金属电极的各种方法，且不涉及蚀刻金属层的工艺。例如，参阅美国专利号6,649,464。铜镶嵌工艺通常包括在绝缘层中形成铜结构的沟渠(trench)，形成足够量的铜来填充所述沟渠，以及从所述结构移除过多的铜，因而在所述沟渠中留下所述铜结构。然而，用于形成以电容器与传导线和通孔为基础的铜的镶嵌工艺是非常耗时、昂贵，在多个步骤工艺中总有产生未预期缺陷的机会。
本申请是关于形成具有MIM电容器与通孔接触的半导体装置的各种方法。
发明内容
为了提供本发明一些方面的基础了解，以下说明内容呈现本发明的简化概述。此发明概述并不是本发明的详尽说明。发明概述并不是用于识别本发明的关键或关键元素，也不是描述本发明的范围。发明概述的唯一目的是用简化的形式呈现一些概念，本发明的详细描述说明如后。
一般而言，本发明揭露的内容是关于形成具有电容器与通孔接触的半导体装置的各种方法。在一范例中，所述方法包含在绝缘材料层中，形成第一传导结构与电容器的底部电极，在所述第一传导结构与所述底部电极上方，形成传导材料层，以及在所述传导材料层上执行蚀刻工艺，来定义传导材料硬掩模与所述电容器的顶部电极，其中所述传导材料硬掩模是位在所述第一传导结构的至少一部分的上方。所述方法更包含在所述传导材料硬掩模中形成开口，以及形成延伸穿过所述传导材料硬掩模中所述开口的第二传导结构，并且传导接触所述第一传导结构。在一些实施例中，所述传导材料是金属。
在另一示例范例中，所述的方法包含在绝缘材料层中，形成第一传导结构与电容器的底部电极，在所述传导铜结构与所述底部电极上方，形成金属扩散障蔽层，在所述金属扩散障蔽层上方形成第二绝缘材料层，以及在所述第二绝缘材料层上方形成金属层。在此实施例中，所述方法更包含下列步骤：在所述金属层上执行蚀刻工艺，来定义金属硬掩模与所述电容器的顶部电极，其中所述金属硬掩模是位在所述第一传导结构的至少一部分的上方，在所述金属硬掩模中形成开口，在第二绝缘材料层中形成开口以及在所述金属扩散障蔽层中形成开口，以及形成第二传导结构，所述第二传导结构传导接触所述第一传导结构，其中所述第二传导结构是延伸穿过所述金属硬掩模、第二绝缘材料层与金属扩散障蔽层中的开口。
在另一示例范例中，所述的方法包含在绝缘材料层中，形成第一传导结构与电容器的底部电极；在所述第一传导结构与所述底部电极上方形成金属层，其中，所述金属层包括钛、钽、氮化钛与氮化钽的至少其中之一；在所述金属层上执行蚀刻工艺，来定义金属硬掩模与所述电容器的顶部电极，所述金属硬掩模是位在所述第一传导结构的至少一部分上方；在所述金属硬掩模中形成开口；以及形成延伸穿过所述金属硬掩模中所述开口的第二传导结构，且传导接触所述第一传导结构。
附图说明
参阅以下描述与附随附图，即可了解本申请的内容，其中相同的参考数字是指相同的组件。
图1A-1H是描述形成于此所述半导体装置的方法，所述半导体装置具有电容器与通孔接触。
虽然本申请揭露的目标有不同的修饰与其他形式，其特定实施例如附图所示且由以下详细说明中描述。然而，应理解的，于此所述特定实施例并非用于将本发明限制于特定的揭露形式，但相对地，是意图涵盖所有的修饰、均等物与落入由所附权利要求所定义的本发明的精神与范围内的其他替代。
具体实施方式
本发明的不同说明实施例如下所述。为求清楚，并非实际实施的所有特征都描述在本申请的说明书中。当然应了解，在发展任何实际实施例中，必须进行许多实施特异性的决定，来达到发展者的特定目标，例如符合系统相关与商业相关的限制，这在不同实施之间会有变化。再者，应了解的，这种发展是复杂且耗时，但是对于本领域技术人员而言，本申请的揭露内容并不属于例行工作。
现在参阅附随图式来本申请主题。附图中概示描述不同的结构、系统与装置，仅用于说明，因此不因本领域技术人员所熟知的细节而模糊本申请的揭露内容。然而，附随附图是描述与说明本发明揭露内容的说明范例。于此使用的文字与用语意义应可了解，且与本领域技术人员已知的文字与用语一致。本申请案的文字与用语并无不同于本领域技术人员认知的通常与一般意义的特殊定义。如具有不同于本领域技术人员认知的通常与一般意义的文字与用语，则说明书内定义的方法中将特别地陈述此特别意义，直接且清楚明白提供对文字与用语的特别定义。
本申请的揭露内容是关于形成具有电容器与通孔接触的半导体装置的各种方法。在完全阅读本申请之后，对本领域技术人员是轻易明显的，本申请的方法可用于不同技术，例如NMOS、PMOS、CMOS等，并且轻易明显的可用于不同装置，包含但不限制于逻辑装置、内存装置等。参阅图1A-1H，于此所述的的方法的各种说明实施例现在将更详细描述如下。
图1A是说明在制造前阶段，示例的半导体装置100一部分的简化视图。装置100形成在半导体衬底(未显示)上方。在图1A中描述的制造点，装置100包含示例的第一绝缘层10、非传导扩散障蔽层12、第二绝缘层14、硬掩模层16、图案化的掩模层22、传导结构18(例如传导线)，以及成为MIM电容器的底部电极20A。可由各种不同的材料形成图1A所描述的各层，可通过执行各种技术，例如化学蒸气沉积(CVD)、原子层沉积(ALD)、物理蒸气沉积(PVD)或这样的等离子增进方式来形成这些层。这些层的厚度也可依据特定应用而变化。
例如，在一示例实施例中，第一绝缘层10可包括如二氧化硅、氮氧化硅、低k二氧化硅等的材料。在一特定范例中，所述第一绝缘层10可为通过执行CVD工艺所最初形成的二氧化硅层，其厚度约400-600纳米。在另一范例中，在一示例实施例中，所述非传导扩散障蔽层12可包括如氮化硅、NBLoKTM、硅碳化物、氮掺杂的碳化硅等的材料，有助于防止或至少降低在传导结构18及/或底部电极20A中任何不想要的传导材料迁移。在一特定范例中，所述非传导扩散障蔽层12可为通过执行CVD工艺所最初形成的NBLoKTM层，其厚度约20-40纳米。
请继续参阅图1A，在一示例实施例中，第二绝缘层14可包括如所谓的低k绝缘材料(k值小于2.7)、超低k绝缘材料(k值小于2.3)、二氧化硅、OMCTS(辛甲基四硅氧烷)氧化物膜等的材料。在一特定范例中，第二绝缘层14可为通过执行CVD工艺最初所形成的低k绝缘材料层，其厚度约700-1000纳米。在一示例实施例中，硬掩模层16可包括许多材料，例如TEOS为基础的二氧化硅、氮化硅等。在一特定范例中，硬掩模16可为通过执行CVD工艺最初所形成的TEOS为基础的二氧化硅层，其厚度约30-40纳米。除了别的之外，所述硬掩模层16作为保护下方第二绝缘材料层14。亦应注意的，如果有需要或允许的特定工艺流程，可在所述硬掩模层16上方形成另一硬掩模层(未显示)。如果使用此另一硬掩模层，它可为不同材料，并且相对于硬掩模层16的硬度可具有更高的硬度。图案化的掩模层22可包括不同材料，例如光阻材料，并且可使用已知的光微影蚀刻技术而形成。
还是参阅图1A，按图所示的传导结构18可包括各种传导材料，例如铜、铜锰、银等，并且可使用各种已知的技术而形成。在一特定范例中，传导结构18是使用已知镶嵌技术而形成的铜线。所述传导结构18可为装置100的整体金属化系统的一部分。当然，可依据特定的应用，变化传导结构18的尺寸、形状与架构。在一特定范例中，传导结构18可具有范围约40-60纳米的厚度。为了不模糊本发明，不在附图中描述与形成传导结构18相关的各种细节与层。例如，在沟渠19中沉积传导材料之前，例如沉积铜之前，在沟渠19中形成一或多个障蔽层(未显示)。同样地，底部电极20A可包括各种传导材料，例如铜、铜锰、银等，并且可由各种技术而形成。也可依据特定的应用，变化底部电极20A的厚度。在一示例实施例中，底部电极20A可包括铜，可使用已知的镶嵌技术而形成，且其具有厚度约40-60纳米。依据特定的应用，也可变化底部电极20A的侧厚度。为了不模糊本发明，图1A中不描述形成底部电极20A工艺中可形成的任何障蔽层的部分。
接着，如图1B所示，掩模执行一或多个蚀刻工艺，穿过图案化的掩模层22来定义开口24。形成所述开口24可使用干或湿蚀刻工艺。在一示例实施例中，开口24形成若是通过执行干各向异性的蚀刻工艺来定义开口24，需要以此蚀刻工艺的蚀刻化学中适当的改变，来蚀刻穿过硬掩模层16与第二绝缘材料层14。依据特定应用，可改变开口24的尺寸与架构。
接着，如图1C所示，在装置100上方与开口24中，形成传导材料层26。更详尽的描述如下，传导材料层26的一部分最终变成装置100上所形成的MIM电容器的上电极。传导材料层26可包括各种不同的材料，该材料适合作为MIM电容器的电极，例如钛、氮化钛、钽、氮化钽等。在一特定范例中，传导材料层26可为通过执行同形PVD或CVD工艺而最初形成的具有厚度约30-50纳米的氮化钛层。而后，在传导材料层26上方形成另一图案化的掩模层28，例如光阻掩模。
接着，如图1D所示，在传导材料层26上，穿过所述图案化的掩模层28，执行一或多个蚀刻工艺，来定义MIM电容器20的顶部电极20B，以及定义位于传导结构18上方的传导材料硬掩模26A。可使用干或湿蚀刻工艺来蚀刻传导材料层26。在一示例实施例中，通过执行干各向异性的蚀刻工艺来蚀刻传导材料层26。依据特定应用，可改变顶部电极20B与传导材料硬掩模26A的尺寸与架构。
然后，如图1E所示，图案化的掩模层28被移除，且在一示例工艺流程中，在装置100上方形成硬掩模层30与第三绝缘材料层32。应注意的，硬掩模层30可不用于所有应用中。于此所描述的工艺流程中，当执行CMP工艺来移除部分的第三绝缘材料32时，硬掩模层30最终作为抛光终止层，详尽描述如下。因此，在此示例范例中，由硬度比第三绝缘材料层32所选择材料更硬的材料，是有利于制造所述硬掩模层30。在一示例实施例中，硬掩模层30可包括各种材料，例如TEOS为基础的二氧化硅、氮化硅等。在一特定范例中，硬掩模层30可为通过执行CVD工艺而最初形成的TEOS为基础的二氧化硅层，其厚度约30-50纳米。在一示例实施例中，第三绝缘材料层32包括如所谓的低k绝缘材料(k值小于2.7)或是超低k绝缘材料(k值小于2.3)等的材料。在一特定范例中，第三绝缘层32可为通过执行CVD工艺而最初形成的低k绝缘材料层，其厚度约600-800纳米。
接着，如图1F所示，执行一或多个工艺操作，来移除部分的第三绝缘材料层32。在一示例实施例中，执行化学机械抛光(CMP)工艺，来移除第三绝缘材料层32过多的部分，而硬掩模层30是作为抛光终止层。在其他应用中，执行蚀刻工艺，来移除第三绝缘材料层32的过多部分。当然，视需要，移除部分的第三绝缘材料层32可使用CMP工艺与蚀刻工艺的结合。
接着，如图1G所示，执行多个工艺操作，而形成将成为电性耦合至传导结构18的传导结构40，传导结构18(例如金属线)是位于第一绝缘材料层10中。传导结构40可包括各种不同材料，例如铜、金属、铜锰、银等，并且可使用各种已知的技术来形成传导结构40。因此，用于传导结构40的特定材料与形成方法不会限制本发明。在一示例实施例中，传导结构40可包括铜，并且可通过使用已知的镶嵌工艺技术，例如美国专利号6,649,464所述的技术，形成传导结构40。一般而言，正如上述，铜镶嵌工艺通常包括在绝缘层中形成供铜结构之用的沟渠，形成足量的铜来填充所述沟渠，以及从所述结构移除过多的铜，因而在沟渠中留下铜结构。于此所述的范例中，使用所谓的先通孔后沟渠技术来形成铜结构40。使用此技术，穿过图1G所示的各材料层，而形成通孔42与沟渠44。此工艺包含形成穿过传导材料硬掩模26A的开口27。通孔42暴露下方的传导结构18。而后，在通孔42与沟渠44中形成一或多个传导材料层41。为了不模糊本发明，在附图中不描述与形成传导结构40有关的详细说明与层。例如，在沉积传导材料41之前，例如在通孔42与沟渠44中沉积铜之前，在通孔42与沟渠44中形成一或多个障蔽层(未显示)。
接着，如图1H所示，执行CMP工艺来降低传导结构40至所欲的最终高度。而后，在装置100的上方，形成第二非传导扩散障蔽层12。第二非传导扩散障蔽层12有助于防止或至少降低传导结构40及/或MIM电容器20的顶部电极20B中传导材料的迁移。在一示例实施例中，第二非传导扩散障蔽层12可为通过执行CVD工艺而最初形成的NBLoKTM层，其厚度约20-40纳米。
以上所述特定实施例仅用于示例，本发明可被修饰与不同实施，并且对本领域技术人员而言通过本发明揭露的教学可理解本发明的均等方式。例如，本申请上述的工艺步骤可用不同的顺序执行。再者，除了本申请的权利要求书描述的内容之外，本申请的详细结构或设计不具有任何限制。由此可见，在本发明的范围与精神内，上面所述的特定实施例可有改变或修饰。因此，本申请的保护范围如权利要求书内所述。

Claims (15)

1.一种方法，包括：
在绝缘材料层中，形成第一传导结构与电容器的底部电极；
在所述第一传导结构与所述底部电极上方，形成传导材料层；
在所述传导材料层上执行蚀刻工艺，来定义传导材料硬掩模与所述电容器的顶部电极，所述传导材料硬掩模是位在所述第一传导结构的至少一部分的上方；
在所述传导材料硬掩模中形成开口；以及
形成延伸穿过所述传导材料硬掩模中所述开口的第二传导结构，且传导接触所述第一传导结构。
2.如权利要求1所述的方法，其中，所述传导材料层包括金属、钛、钽、氮化钛与氮化钽的至少其中之一。
3.如权利要求1所述的方法，其中，形成所述第一传导结构包括形成传导金属线。
4.如权利要求1所述的方法，其中，形成所述第二传导结构包括使用镶嵌工艺来形成传导铜线与传导铜通孔。
5.如权利要求1所述的方法，其中，所述底部电极结构包括铜，以及其中，形成所述底部电极包括执行镶嵌工艺来形成所述底部电极。
6.如权利要求1所述的方法，更包括执行化学机械抛光工艺，来降低所述第二传导结构的高度。
7.一种方法，包括：
在绝缘材料层中，形成第一传导结构与电容器的底部电极；
在所述传导铜结构与所述底部电极上方，形成金属扩散障蔽层；
在所述金属扩散障蔽层上方，形成第二绝缘材料层；
在所述第二绝缘材料层上方，形成金属层；
在所述金属层上执行蚀刻工艺，来定义金属硬掩模与所述电容器的顶部电极，所述金属硬掩模是位在所述第一传导结构的至少一部分上方；
在所述金属硬掩模中形成开口，在所述第二绝缘材料层中形成开口，以及在所述金属扩散障蔽层中形成开口；
形成传导接触所述第一传导结构的第二传导结构，所述第二传导结构延伸穿过所述金属硬掩模、所述第二绝缘材料层和所述金属扩散障蔽层中的开口。
8.如权利要求7所述的方法，其中，所述金属层包括钛、钽、氮化钛与氮化钽的至少其中之一。
9.如权利要求7所述的方法，其中，形成所述第一传导结构包括形成传导金属线。
10.如权利要求7所述的方法，其中，形成所述第二传导结构包括使用镶嵌工艺来形成传导铜线与传导铜通孔。
11.如权利要求7所述的方法，其中，所述底部电极结构包括铜，以及其中，形成所述底部电极包括执行镶嵌工艺来形成所述底部电极。
12.如权利要求7所述的方法，更包括执行化学机械抛光工艺，来降低所述第二传导结构的高度。
13.一种方法，包括：
在绝缘材料层中，形成第一传导结构与电容器的底部电极；
在所述第一传导结构与所述底部电极上方形成金属层，其中，所述金属层包括钛、钽、氮化钛与氮化钽的至少其中之一；
在所述金属层上执行蚀刻工艺，来定义金属硬掩模与所述电容器的顶部电极，所述金属硬掩模是位在所述第一传导结构的至少一部分上方；
在所述金属硬掩模中形成开口；以及
形成延伸穿过所述金属硬掩模中所述开口的第二传导结构，且传导接触所述第一传导结构。
14.如权利要求13所述的方法，其中，形成所述第一传导结构包括形成传导金属线。
15.如权利要求13所述的方法，其中，形成所述第二传导结构包括使用镶嵌工艺来形成传导铜线以及传导铜通孔。
CN201210342564.4A 2011-09-14 2012-09-14 形成具有电容器与通孔接触的半导体装置的方法 Expired - Fee Related CN103000494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/232,075 US8623735B2 (en) 2011-09-14 2011-09-14 Methods of forming semiconductor devices having capacitor and via contacts
US13/232,075 2011-09-14

Publications (2)

Publication Number Publication Date
CN103000494A true CN103000494A (zh) 2013-03-27
CN103000494B CN103000494B (zh) 2016-04-06

Family

ID=47830205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210342564.4A Expired - Fee Related CN103000494B (zh) 2011-09-14 2012-09-14 形成具有电容器与通孔接触的半导体装置的方法

Country Status (3)

Country Link
US (1) US8623735B2 (zh)
CN (1) CN103000494B (zh)
TW (1) TWI469257B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489590A (zh) * 2014-10-07 2016-04-13 格罗方德半导体公司 嵌入式金属-绝缘体-金属电容器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178009B2 (en) * 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US9236557B2 (en) 2014-01-15 2016-01-12 Globalfoundries Inc. Magnetic tunnel junction between metal layers of a semiconductor device
US9349787B1 (en) * 2014-12-10 2016-05-24 GlobalFoundries, Inc. Integrated circuits with capacitors and methods of producing the same
US9373680B1 (en) 2015-02-02 2016-06-21 Globalfoundries Inc. Integrated circuits with capacitors and methods of producing the same
US9613862B2 (en) 2015-09-02 2017-04-04 International Business Machines Corporation Chamferless via structures
US9640608B1 (en) 2016-02-25 2017-05-02 Globalfoundries Inc. Serial capacitor device with middle electrode contact and methods of making same
TWI775623B (zh) * 2021-09-29 2022-08-21 力晶積成電子製造股份有限公司 電容器結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232736B2 (en) * 2001-12-05 2007-06-19 Samsung Electronics, Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same
CN101609829A (zh) * 2008-06-16 2009-12-23 国际商业机器公司 用于增强抗电迁移性的互连结构和制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267087B1 (en) 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
KR100305680B1 (ko) 1999-08-26 2001-11-01 윤종용 반도체 집적회로의 커패시터 제조방법
US6633497B2 (en) 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
KR100429877B1 (ko) 2001-08-04 2004-05-04 삼성전자주식회사 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
US6881999B2 (en) 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
DE10301243B4 (de) 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
KR100476938B1 (ko) 2003-02-28 2005-03-16 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US6783999B1 (en) 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
KR100672936B1 (ko) 2004-07-01 2007-01-24 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7084024B2 (en) 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
JP4442393B2 (ja) * 2004-11-05 2010-03-31 セイコーエプソン株式会社 強誘電体メモリの製造方法
JP2006319058A (ja) 2005-05-11 2006-11-24 Elpida Memory Inc 半導体装置の製造方法
US7575984B2 (en) 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
US7989224B2 (en) 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232736B2 (en) * 2001-12-05 2007-06-19 Samsung Electronics, Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same
CN101609829A (zh) * 2008-06-16 2009-12-23 国际商业机器公司 用于增强抗电迁移性的互连结构和制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489590A (zh) * 2014-10-07 2016-04-13 格罗方德半导体公司 嵌入式金属-绝缘体-金属电容器
CN105489590B (zh) * 2014-10-07 2019-09-13 格罗方德半导体公司 嵌入式金属-绝缘体-金属电容器

Also Published As

Publication number Publication date
TWI469257B (zh) 2015-01-11
US20130065375A1 (en) 2013-03-14
US8623735B2 (en) 2014-01-07
CN103000494B (zh) 2016-04-06
TW201316456A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
CN103000494B (zh) 形成具有电容器与通孔接触的半导体装置的方法
KR102363097B1 (ko) Mram mtj 상단 전극 접속을 위한 방법
CN104347631B (zh) 使用组合间隔件的rram结构和工艺
US20210351349A1 (en) Top electrode last scheme for memory cell to prevent metal redeposit
TW201913892A (zh) 記憶單元
US20200235101A1 (en) Semiconductor device and method of manufacturing the same
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
JP2010226132A (ja) デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法
US20060014356A1 (en) Metal-insulator-metal capacitor and method of fabricating same
US20110108950A1 (en) Vertical metal insulator metal capacitor
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
CN104051335A (zh) 形成导电铜结构的阻障层的方法
CN100403524C (zh) 记忆晶胞电容与逻辑元件的整合制造方法及其结构
US8809149B2 (en) High density serial capacitor device and methods of making such a capacitor device
CN105609631B (zh) 相变化存储装置及其制造方法
JP4425707B2 (ja) 半導体装置およびその製造方法
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
CN106847787A (zh) 金属-绝缘层-金属电容的结构及其制造方法
US9871096B2 (en) Serial capacitor device with middle electrode contact
CN101465365B (zh) 一种非挥发性阻抗存储器制造方法
US20180130871A1 (en) Capacitor structure and manufacturing method thereof
WO2022146557A1 (en) Methods for forming conductive vias, and associated devices and systems
CN109994603B (zh) 半导体器件结构及制备方法
JP2004031886A (ja) コンタクトの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20190914