JP2010226132A - デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 - Google Patents

デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 Download PDF

Info

Publication number
JP2010226132A
JP2010226132A JP2010125463A JP2010125463A JP2010226132A JP 2010226132 A JP2010226132 A JP 2010226132A JP 2010125463 A JP2010125463 A JP 2010125463A JP 2010125463 A JP2010125463 A JP 2010125463A JP 2010226132 A JP2010226132 A JP 2010226132A
Authority
JP
Japan
Prior art keywords
opening
capacitor
layer
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010125463A
Other languages
English (en)
Other versions
JP5296010B2 (ja
Inventor
San Chun-Yun
サン チュン−ユン
En Allen
エン アレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Alcatel Lucent USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent USA Inc filed Critical Alcatel Lucent USA Inc
Publication of JP2010226132A publication Critical patent/JP2010226132A/ja
Application granted granted Critical
Publication of JP5296010B2 publication Critical patent/JP5296010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】本発明は、コンデンサを有する集積回路デバイスに関する。
【解決手段】集積回路デバイスおよびその製造方法は、相互接続構造およびコンデンサを含む。相互接続構造は、金属線および接点を含み、コンデンサは上部および下部金属電極を含む。この方法は、半導体基板に隣接する誘電体層を形成することと、第一誘電体層において相互接続構造の第一開口部およびコンデンサの第二開口部を同時に形成することとを含む。この方法は、相互接続構造を形成するために、第一導電層を選択的にデポジットさせて、第一開口部を充填することと、第二開口部にコンデンサを形成するために、その間にコンデンサ誘電体を有する上部および下部金属電極を形成することとを含む。集積回路デバイスは、金属電極を有し、デュアル・ダマシーン構造にも使用でき、統合される高密度コンデンサを提供する。この様に、コンデンサは、デュアル・ダマシーン相互接続構造と同一レベルに位置される。
【選択図】図１

Description

本発明は、集積回路の分野に関し、特にコンデンサを有する集積回路デバイスに関する。
＜関連出願＞
本出願は、１９９９年１月１２日付けの同時係属仮出願第６０／１１５，７０３号に基づいている。
コンデンサは、電荷を蓄積するための集積回路（ＩＣ）のような半導体デバイスで使用される。ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のようなＩＣでは、コンデンサは、メモリセルに記憶するのに使用される。通常、ＩＣ内に形成されるコンデンサは、例えば、多結晶シリコン（ポリシリコン）からできている下部電極と、例えば、五酸化タンタルおよび／またはチタン酸ストロンチウム・バリウムからできている誘電体層と、例えば、窒化チタン、タングステン、プラチナ、またはポリシリコンからできている上部電極とを含む。
最近では、半導体メモリ・デバイスの開発が進み、より高い記憶密度が求められている。ＤＲＡＭの記憶素子のコンデンサが占める領域が縮小され、そのため、電極表面の面積が小さくなり、コンデンサの静電容量が減らされることになった。しかし、メモリセルを読み取る際に、高い信号対雑音比を達成するには、比較的大容量であることが必要である。従って、素子の寸法を小さくするのは望ましいが、高い静電容量を得ることも望まれる。また、高ｋ誘電体を含むような金属電極コンデンサを使用すれば、寸法を縮小して高い静電容量を得ることが可能である。
従来的には、半導体デバイスにある２つのコンダクタ間の相互接続は、例えば、第一および第二金属線間の電気接続にはダングステン・プラグのようなプラグ構造を用いて提供されていた。そうした構造には、２つのコンダクタの各々を形成するためのステップと、タングステン・プラグ構造を形成するためのステップを含む３つの別々の処理ステップが必要となる。さらに、導電バイアおよび相互接続のようなメタライゼーション・パターンに、銅および銅合金を使用することに対して、半導体メーカが強い関心を示している。アルミニウムに比べ、銅は、エレクトロマイグレーション抵抗が良好であり、そして電気抵抗も約１．７Ωｃｍと比較的低いという利点を両方とも備えている。しかし残念ながら、銅は、エッチングするのが難しい。従って、デュアル・ダマシーン・プロセスは、処理ステップを簡素化し、金属エッチングのステップを省いて、銅の相互接続を形成できるように開発された。デュアル・ダマシーン・プロセスはまた、アルミニウムの相互接続にも使われる。
デュダル・ダマシーン構造は、下層にあるコンダクタと接触し、従来型の相互接続構造のプラグ構造の機能に取って代わる底面部分またはバイアを有する。デュアル・ダマシーン構造は、また、第二コンダクタの形成にも使われる上面部分または、インレイ・トレンチを有する。デュアル・ダマシーン構造の底面および上面部分は、相互に接触しているため、例えば、銅の同一の導電性材料で、同時に充填することができる。これにより、別々の処理ステップで、プラグ構造および上層にある導電層を形成する必要がなくなった。
デュアル・ダマシーン・プロセスでは、コンデンサは、普通、第一導電層をデポジットさせ、その間に誘電体を形成し、第二導電層を形成し、その後、層構造のパターンを作り、エッチングすることにより、別々の段階で形成される。導電層は、例えば、ポリシリコンまたは窒化チタンから通常は形成されている。次に、酸化物がコンデンサ上に形成され、その結果、コンデンサ上に表面トポグラフィができあがる。このため、それ以降の層が形成される前に酸化物層を平面化するための化学的機械的研磨（ＣＭＰ）法が必要となる。
よって、コンデンサを製造する従来のプロセスでは、ＣＭＰステップとともに、導電層のエッチングにより、さらに時間がかかった。また、金属電極、すなわち、金属−絶縁体−金属（ＭＩＭ）コンデンサを有するコンデンサを形成するなら、必要となる金属エッチングのステップが、デュアル・ダマシーン・プロセスには完全には使用できない。すなわち、上記デュアル・ダマシーン・プロセスは、特に、金属エッチングのプロセスを省くために用いられており、デュアル・ダマシーン・プロセス中に金属エッチングのステップを用いるということが望ましいことではないのである。
上記説明から理解できるように、デュアル・ダマシーンにも使用できる高密度金属電極コンデンサの統合が必要となるのである。
従って、本発明の目的は、上記背景より、デュアル・ダマシーン・プロセスを有し、そして金属電極を有する高密度コンデンサを含む集積回路デバイスの製造方法を提供することである。
本発明の他の目的は、金属電極を有する高密度コンデンサを含み、デュアル・ダマシーン相互接続構造にも使用できる集積回路デバイスを提供することである。
本発明による上記および他の目的、特徴および利点は、金属線および接点を含む相互接続構造と、上部および下部金属電極を含むコンデンサとを含む集積回路デバイスの製造方法により提供される。この方法は、半導体基板に隣接する誘電体層を形成し、第一誘電体層における相互接続構造の第一開口部とコンデンサの第二開口部とを同時に形成することを含む。この方法は、第一導体層を選択的にデポジットさせて、第一開口部を充填し、相互接続構造を形成することと、上部および下部金属電極をその間にコンデンサ誘電体を入れた状態で形成し、第二開口部内にコンデンサを形成することとをさらに含む。第一導体層は、第二開口部をマスキングしながら、銅を電気めっきすることにより形成され、また、少なくとも第一開口部を整列させるためのバリヤ金属層とを含む。バリヤ金属層は、好適には、窒化タンタルを含むことが好ましい。
また、第一開口部および第二開口部を同時に形成するというステップには、第一開口部の上部部分および第二開口部の上部部分を同時に形成し、そして第一開口部の下部部分および第二開口部の下部部分を同時に形成するというステップを含む。加えて、第一開口部の上部部分は、第一開口部の下部部分より幅が広く、第二開口部の上部部分は、第二開口部の下部部分と幅がほぼ同じである。
誘電体層は、下部電極体層部分と、エッチング・ストップ層と、上部誘電体層部分とから形成されている。従って、第一開口部の上部部分および第二開口部の上部部分は、上記誘電体層部分およびエッチング・ストップ層内で同時に形成される。また、第一開口部の下部部分および第二開口部の下部部分も、下部誘電体層部分で同時に形成される。コンデンサは、少なくとも第二開口部を整列させ、下部金属電極を形成するために下部金属層をデポジットさせることと、下部金属層上にコンデンサ誘電体層を形成することと、コンデンサ誘電体層上に上部金属層をデポジットさせ、上部金属電極を形成することとにより形成される。また、第二導電層は、第二開口部の残りの部分を充填するために選択的にデポジットさせる。この第二導電層は、好適には、銅を含むことが好ましく、コンデンサの上部および下部金属電極は、窒化タンタルを含むことが好ましい。コンデンサ誘電体は、約２５以上の誘電率を有するような高ｋ誘電体である。
本発明による利点はまた、間に第一および第二開口部を有する半導体基板に隣接する誘電体層と、第一開口部にある相互接続構造で、それに従属する金属線および金属接点を含む構造と、間にコンデンサ誘電体層を有する上部および下部金属電極を含む第二開口部にあるコンデンサとを含む集積回路デバイスによって提供される。コンデンサは、誘電体層の隣接する上部表面部分とほぼ同一の高さのほぼ平面的な上部表面を有する。また、下部電極およびコンデンサ誘電体層の先端は、コンデンサの上部表面で終わる。
また、上述された方法において、誘電体層は、下部誘電体層部分と、エッチング・ストップ層と、上部誘電体層部分とを含む。従って、相互接続構造の金属線は、好適には、誘電体層の上部誘電体層部分およびエッチング・ストップ層内にあることが好ましい。そして、好適には、相互接続構造の接点は、誘電体層の下部誘電体層部分内にあることが好ましい。また、コンデンサは、好適には、上部誘電体層部分、エッチング・ストップ層および下部誘電体層部分にあることが好ましい。
本発明による相互接続構造および金属電極コンデンサを含む集積回路の断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による相互接続構造および金属電極コンデンサを形成するためのデュアル・ダマシーン・プロセスを図示するための集積回路デバイスの断面図である。 本発明による集積回路デバイスの他の実施形態の上部部分全体を側面からみた断面図である。
本発明については、これ以降、添付の図面を用いてさらに詳しく説明する。これらの図面には、発明の好適な実施形態が示されている。しかし、本発明は、様々に異なった形態で実施されうるものであり、本文中に記載された実施形態にのみ限定されるようにはなっていない。むしろ、これらの実施形態は、本開示が徹底して完全なものとなるように、そして当業者に本発明の範囲を完全に伝えられるよう提供されている。本文中全体を通して類似要素には類似番号が付けられている。層および領域の寸法については、分かりやすくするために、図面では過大表示されることもある。
図１において、本発明による半導体基板上に形成された相互接続構造２２および金属電極コンデンサ２４を含む集積回路デバイス２０について、これから説明する。半導体基板３０は、好適には、シリコンであることが好ましいが、基板上に形成されたシリコンまたはポリシリコン層または構造であってもよい。トランジスタ（図示せず）のような複数のデバイスが、周知の技術を用いて基板３０に形成される。集積回路デバイス２０は、基板３０に隣接する第一誘電体層３２を含む。第一誘電体層は、例えば、二酸化シリコン、窒化シリコンのような適当な誘電体から形成され、および／または、所望の誘電率を有する材質または、その合金から形成される。他の適した材質といえば、例えば、五酸化タンタルおよびチタン酸ストロンチウム・バリウムが含まれるが、但し、誘電体が本発明の相互接続構造およびコンデンサの形成に影響を与えない限りとする。
この第一誘電体層３２は、図１に、相互接続３４および３６とともに示される。第一誘電体層３２および相互接続３４および３６が、集積回路デバイスの下層レベルの一例を示す。デバイス全体を通して、そしてデバイス内の多数の断層レベルにおいて、複数の相互接続レベルおよびバイアが存在することは、当業者には理解することができるだろう。バイアとは、下層にある金属線のある特定の部分を外に出して、電気接点をその線に合わせて整列させることができるように、中間層レベルの誘電体層内に形成された開口部ことである。その後、誘電接点が、下層部の金属線を、その後に形成された上層部の金属線と接続するためにバイア内に形成される。
集積回路デバイス２０は、第二誘電体層３８および第三誘電体層４２をさらに含む。第二および第三誘電体層３８および４２は、好適には、エッチング・ストップ層４０によって分離されていることが望ましい。また、第二および第三誘電体層３８および４２は、所望の誘電率を有する適当な誘電体から形成される。これについては、当業者には、容易に理解することができるだろう。エッチング・ストップ層４０は、通常、従来技術により窒化シリコンから形成され、デポジットされる。
相互接続構造２２は、金属線２７および接点２６を含む。金属線２７は、第三誘電体層４２およびエッチング・ストップ層４０内に形成される。接点は第二誘電体層３８内に形成される。相互接続構造２２は、バリヤ金属層５２および金属導電層５４を含む。バリヤ金属層は、例えば、窒化タンタル、窒化チタンあるいは窒化タングステンの任意の適当な金属層から形成されており、金属導電層５４から、誘電体層３８および４２へ、金属が拡散するのを実質的に阻止する。導電金属層５４は、好適には、銅であることが好ましいが、例えば、アルミニウムまたはタングステンであってもよい。特に銅の金属層５４には、通常、銅シード層（図示せず）が、バリヤ金属層５４上にも形成される。これについては、当業者には容易に理解することができるだろう。
コンデンサ２４は、下部電極４４と、誘電体４６と、上部電極４９とを含む。下部電極４４は、例えば、窒化タンタルのような少なくとも１層の導電金属層から形成されている。下部電極４４は、図示のように、窒化タンタルから形成されているような２つの金属層５２、５３を含む。銅シード層（図示せず）は、また、銅が相互接続金属として使われる場合、２つの窒化タンタル層５２、５３の間に形成される。これについては、当業者には、理解することができるだろう。
コンデンサ誘電体４６は、所望の誘電率を有する、例えば、酸化シリコン、窒化シリコンまたは酸化タンタルのような適当な誘電体材質から形成される。好適には、コンデンサ誘電体４６は、所望のコンデンサの特徴を発揮するために、約２５以上の誘電率を有していることが好ましい。
上部電極４９は、図示のように、導電金属層４８および導電金属層５０を含む。導電金属層４８は、例えば、窒化タンタルから形成されており、導電金属層５０は銅から形成される。もちろん、銅シード層（図示せず）は、これら２つの層４８と５０との間にある。導電金属層４８は、また、金属、例えば、銅が金属導電層５０から誘電体４６へ拡散するのを阻止するための境界層としての役割を果たす。コンデンサ２４は、第三誘電体層４２の隣接する上部表面部分とほぼ同一の高さにあり、ほぼ平面的な上部表面を有する。また、下部金属４４電極およびコンデンサ誘電体４６の先端は、コンデンサ２４の上部表面で終わる。
上記のように、本発明の集積回路デバイス２０は、金属電極４４、４９を有し、そしてデュアル・ダマシーン構造にも使用でき、統合されている高密度コンデンサ２４を提供する。この様に、コンデンサ２４は、デュアル・ダマシーン相互接続構造２２と同一層レベルに配置される。
図２−図８において、本発明による半導体基板３０上に形成された相互接続構造２２および金属電極コンデンサ２４を含む集積回路デバイス２０を製造するためのデュアル・ダマシーン・プロセスついて、説明する。図２に示すように、半導体基板３０が、提供されており、第一誘電体層３２は、従来技術を用いて、半導体基板に隣接して形成される。上述のように、半導体基板３０は、好適には、シリコンであることが好ましい。
トランジスタ（図示せず）のような複数のデバイスが、周知の技術を用いて、基板３０内に形成される。半導体基板３０および他の関連層は、半導体ウェーハを形成する。これについては、当業者には周知のことである。第一誘電体層３２は、二酸化シリコンおよび他の周知の誘電体からも形成される。もちろん、第一誘電体層３２は、デポジットさせたり、生成させたりしてもよい。さらに、第一誘電体層３２は、相互接続３４および３６とを含む。相互接続３４および３６は、第一誘電体層３２にエッチングされている、トレンチの中に、例えば、アルミニウムおよび／または銅のような導電金属をデポジットさせることによって形成される。第一誘電体層３２、相互接続３４および３６については、集積回路デバイスの下層にある一つの断層を一例として図示する。
第二誘電体層３８は、第一誘電体層３２、相互接続３４および３６に隣接して形成される。エッチング・ストップ層４０は、図示のように、第二酸化物層３８の上に形成される。次に、第三誘電体層４２が、エッチング・ストップ層４０に隣接して形成される。また、第二および第三誘電体層３８および４２が、所望の誘電率を有する適当な誘電体から形成され、そしてデポジットさせるか、または生成させられる。これについては、当業者には容易に理解することができるだろう。エッチング・ストップ層４０は、通常、窒化シリコンから形成されており、従来技術によりデポジットされる。この非導電性の窒化シリコンのエッチング・ストップ層４０は、通常、約６００〜９００°Ｃの高温で化学蒸着法（ＣＶＤ）を用いて、例えば、第二誘電体層３８のような関連の誘電体層の上にデポジットされる。
図３に示すように、開口部５６および５７の第一セットは、第三誘電体層４２を貫通し、そして、エッチング・ストップ層４０をも貫通して、選択的に形成される。本説明は、第三誘電体層４２のエッチングについて始め、その後、エッチング・ストップ層４０のエッチングへと話を進めるが、第三誘電体層と、エッチング・ストップ層をエッチングするための他のエッチング・ステップも用いることができる。これについては、当業者には、容易に理解することができるだろう。開口部、例えば、トレンチ５６および５７は、後で、メタライゼーション・コンダクタまたは、コンデンサを形成するために、後で使用される。これについては、以下に説明する。
図４に示されたようなダマシーン・プロセスにおいては周知のように、少なくとも選ばれた開口部６０および６１の第二セットが、開口部５６および５７の第一セットのそれぞれにより画定された境界線内で、第二誘電体層３８内において、エッチングされる。５８に破線で示すフォトレジストが、適用され、開口部６０および６１の第二セットを形成する。フォトレジストは、その後、当業者にとって周知の技術によって除去される。図示のように、開口部６２は、異なった階層間でバイアを形成するためのものであり、これについては、当業者には周知のことである。しかし、一例として、開口部６０が、第三誘電体層４２の上記開口部５６とほぼ同じ幅として図示されているけれども、この開口部６０は、また、上部開口部５６よりももっと幅が狭くても構わない。これは、開口部６１および５７の場合も同様である。
図５に示すように、フォトレジスト６２は、開口部５６および６０の上に形成される。バリヤ金属層５２は、好適には、フォトレジスト６２が形成される前に、開口部５６、５７、６０、６１を整列させるように形成されていることが好ましい。例えば、アルミニウムおよび／または銅のような導電金属層５４は、導電金属層５４が、開口部５７および６１内で、そして開口部５７に隣接する第三誘電体層４２の少なくとも一部にデポジットされるように、第三誘電体層４２上に選択的にデポジットされる。導電金属層５４は、当業者に周知の電着法、電気めっきまたは化学蒸着法を用いてデポジットさせることができる。もちろん、導電金属層５４として銅が使われる場合は、銅シード層（図示せず）が、境界層金属５４の上に形成される。フォトレジスト６２がその後取り除かれ、開口部５６および６０は、当業者には周知の技術によってクリーニングされる。
図６において、例えば、窒化タンタル、窒化チタンまたは窒化タングステンのようなバリヤ金属層５３がその後デポジットされ、下部電極４４を完成させる。次に、コンデンサ誘電体４６が、デポジットまたは、エピタキシャル成長により、形成される。コンデンサ誘電体４６は、所望の誘電率を有する、例えば、酸化シリコン、窒化シリコンまたは酸化タンタルのような適した誘電材質から形成される。好適には、コンデンサ誘電体４６は、所望のコンデンサの特徴を発揮するために、約２５以上の誘電率を有していることが好ましい。その後、例えば、窒化タンタル、窒化チタンまたは窒化タングステンのようなバリヤ金属層４８をデポジットさせて、上部電極４９の一部を形成する。図示のように、誘電体４６とともに、電極４４および４９を形成する材質は、集積回路デバイス２０の上部表面上にデポジットさせたブランケットである。
図７において、導電金属層５０、例えば、アルミニウムおよび／または銅は、導電金属層５０が開口部５６および６０の残りの部分にデポジットされるように、上部電極４９を分けて形成するようにデポジットさせる。このデポジション・ステップには、図示のように、相互接続構造２２の上に形成されたフォトレジスト６４を含む選抜的なデポジションが含まれる。しかし、導電金属層５０は、また、集積回路デバイス２０の上部表面全体にデポジットされたブランケットでもよい。導電金属層５０は、当業者には周知の、電着法、電気めっきまたは化学蒸着法のような技術によってデポジットさせることができる。もちろん、もし導電金属層５０として、銅が使われる場合は、銅シード層（図示せず）が、上部電極４８上に形成される。
図８に示すように、集積回路デバイスの上部表面は、その後、例えば、ＣＭＰ技法を用いて平面化される。従って、コンデンサ２４は、第三誘電体層４２の隣接する上部表面の一部とほぼ同一の高さにあり、ほぼ平面的な上部表面を有する。また、下部金属４４電極およびコンデンサ誘電体４６の先端は、コンデンサ２４の上部表面のところで終了する。よって、デュアル・ダマシーン・プロセスは、金属電極４４、４９を有する高密度コンデンサ２４を備え、そして、相互接続構造２２のようなデュアル・ダマシーン構造にも使用でき、統合されている本発明による集積回路デバイス２０を製造するために提供される。本発明のプロセスは、金属電極を有するコンデンサを形成するのに、金属層のエッチングしたり、酸化物のＣＭＰ技法を必要としない。
加えて、図９の他の実施形態において、本発明の集積回路デバイス２０について説明する。下部電極４４がコンデンサ２４を取り囲んでいるため、接点６６は、導電層５４のような関連の金属線にコンデンサ２４を接続するために、側面トレンチ６８にて形成される。本実施形態では、相互接続３４（図１）は、下部電極４４に接触させる必要はない。これにより、層を一段省くことができ、集積回路２０の寸法を縮小させることができる。さらに、トレンチ６８が、開口部５６および５７を形成する誘電体のエッチング中に形成される。これにより、集積回路デバイス２０を製造する際に必要とされるステップの数を減らすことができる。
様々な断層があり、当業者には理解することができるように、それぞれ厚さが異なる。例えば、第一誘電体層３２は、ＴＥＯＳソース・ガスから、化学蒸着法（ＣＶＤ）よって基板上にデポジットさせることができ、約４００〜６００ナノメートル以上の厚みを持つことも可能である。第二および第三誘電体層３８および４２もまた、同様の厚みの範囲内で形成される。適当な窒化シリコンのエッチング・ストップ層４０は、例えば、約２００〜１５００オングストロームの範囲内の厚みを有する。当然、これは、厚さの範囲を示しただけであり、所望の厚さと、半導体デバイスのエンドユーザ使用によっても様々に異なるものである。
本発明に対し、当業者は、上記説明および関連の図面に提示された内容を利用して、多くの修正および他の実施形態について思い当ることであろう。従って、本発明は、開示された特定の実施形態にのみ限定されるものではなく、修正および実施形態は添付の特許請求の範囲内に含まれることを理解されたい。

Claims (11)

  1. 金属線および接点を含む相互接続構造および上部および下部金属電極を含むコンデンサとを含む集積回路デバイスの製造方法であって、
    半導体基板に隣接する誘電体層を形成するステップと、
    前記誘電体層内に前記相互接続構造の第一開口部と、前記コンデンサの第二開口部とを同時に形成するステップと、
    前記第一開口部を充填させ、前記相互接続構造を形成するために第一導電層を選択的に堆積させるステップと、
    前記第二開口部に前記コンデンサを形成するために、前記上部および下部金属電極をその間にコンデンサ誘電体を入れた状態で形成するステップとを含む方法。
  2. 金属線および金属接点を含む相互接続構造および上部および下部金属電極を含むコンデンサとを含む集積回路デバイスを製造する方法であって、
    半導体基板に隣接する誘電体層を形成するステップと、
    前記誘電体層内に、前記相互接続構造用の第一開口部および前記コンデンサ用の第二開口部を同時に形成するステップと、
    前記第二開口部上をマスキングするステップと、
    前記第一開口部を充填するために、第一金属導電層を選択的にデポジットさせるステップと、
    前記第二開口部からマスキングを除去するステップと、
    少なくとも前記第二開口部の表面を整列させて、前記コンデンサの下部金属電極を形成するために下部金属層を堆積させるステップと、
    前記コンデンサのコンデンサ誘電体を形成するために、前記下部金属層上にコンデンサ誘電体層を形成するステップと、
    前記コンデンサの上部金属電極の一部を形成するために、前記コンデンサ誘電体層上に上部金属層を堆積させるステップと、
    前記第二開口部の残りの部分を充填し、前記コンデンサの上部金属電極の一部を形成するために、第二導電層を堆積させるステップと、
    前記集積回路デバイスの上部表面を平面化するステップとを含む方法。
  3. 請求項２に記載の方法において、前記第一開口部および第二開口部を同時に形成するステップが、
    前記第一開口部の上部部分および前記第二開口部の上部部分を同時に形成することと、
    前記第一開口部の下部部分および前記第二開口部の下部部分を同時に形成することと、
    前記第一開口部の前記上部部分が、前記第一開口部の前記下部部分より幅が広く、前記第二開口部の前記上部部分が、前記第二開口部の前記下部部分とほぼ同じ幅であることとを含む方法。
  4. 請求項２に記載の方法において、前記誘電体層を形成するステップが、
    前記半導体基板に隣接した下部誘電体層部分を形成することと、
    前記下部誘電体層部分の上にエッチング・ストップ層を形成することと、
    前記エッチング・ストップ層上に上部誘電体層部分を形成することとを含む方法。
  5. 請求項４に記載の方法において、前記第一開口部および第二開口部を同時に形成するステップが、
    前記上部誘電体層部分および前記エッチング・ストップ層において前記第一開口部の上部部分および前記第二開口部の上部部分を同時に形成することと、
    前記下部誘電体層において前記第一開口部の下部部分および前記第二開口部の下部部分を同時に形成することと、
    前記第一開口部の前記上部部分が、前記第一開口部の前記下部部分より幅が広く、前記第二開口部の前記上部部分が前記第二開口部の前記下部部分とほぼ同じ幅であることとを含む方法。
  6. 請求項２に記載の方法において、前記第一開口部において導電層を選択的に堆積させるステップが、銅を電着させることを含む方法。
  7. 請求項２に記載の方法において、前記第一開口部において導電層を選択的に堆積させるステップが、
    少なくとも前記第一開口部の表面を整列させるために、バリヤ金属層を堆積させることと、
    前記整列させた第一開口部を充填させるために、銅を電着させることとを含む方法。
  8. 請求項７に記載の方法において、前記バリヤ金属層が窒化タンタルを含む方法。
  9. 請求項２に記載の方法において、前記上部および下部金属電極が窒化タンタルを含む方法。
  10. 請求項２に記載の方法において、前記第二導電層が銅を含む方法。
  11. 請求項２に記載の方法において、前記誘電体層内にコンデンサ接点を形成し、前記相互接続構造の金属線と、前記コンデンサの下部金属電極を電気的に接続するステップとをさらに含む方法。
JP2010125463A 1999-01-12 2010-06-01 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 Expired - Fee Related JP5296010B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11570399P 1999-01-12 1999-01-12
US60/115703 1999-01-12
US09/383806 1999-08-26
US09/383,806 US6346454B1 (en) 1999-01-12 1999-08-26 Method of making dual damascene interconnect structure and metal electrode capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000006225A Division JP4558876B2 (ja) 1999-01-12 2000-01-12 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法

Publications (2)

Publication Number Publication Date
JP2010226132A true JP2010226132A (ja) 2010-10-07
JP5296010B2 JP5296010B2 (ja) 2013-09-25

Family

ID=26813481

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000006225A Expired - Fee Related JP4558876B2 (ja) 1999-01-12 2000-01-12 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法
JP2010125463A Expired - Fee Related JP5296010B2 (ja) 1999-01-12 2010-06-01 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000006225A Expired - Fee Related JP4558876B2 (ja) 1999-01-12 2000-01-12 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法

Country Status (6)

Country Link
US (1) US6346454B1 (ja)
EP (1) EP1020905B1 (ja)
JP (2) JP4558876B2 (ja)
KR (1) KR100721690B1 (ja)
DE (1) DE60044990D1 (ja)
TW (1) TW455990B (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
KR100313506B1 (ko) * 1999-03-16 2001-11-07 김영환 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법
US6750495B1 (en) 1999-05-12 2004-06-15 Agere Systems Inc. Damascene capacitors for integrated circuits
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
KR100326253B1 (ko) * 1999-12-28 2002-03-08 박종섭 반도체 소자의 캐패시터 형성방법
US6384468B1 (en) * 2000-02-07 2002-05-07 International Business Machines Corporation Capacitor and method for forming same
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
US6680542B1 (en) * 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
GB2368721A (en) * 2000-06-16 2002-05-08 Agere Syst Guardian Corp Integrated circuit with damascene structure and capacitor
US6762087B1 (en) * 2000-06-16 2004-07-13 Agere Systems Inc. Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
TW451449B (en) * 2000-08-17 2001-08-21 United Microelectronics Corp Manufacturing method of dual damascene structure
FR2813145B1 (fr) 2000-08-18 2002-11-29 St Microelectronics Sa Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant
US6500724B1 (en) 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
WO2002029892A2 (en) 2000-10-03 2002-04-11 Broadcom Corporation High-density metal capacitor using dual-damascene copper interconnect
KR100387265B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR100358050B1 (ko) * 2000-12-29 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 커패시터 제조 방법
US6803306B2 (en) * 2001-01-04 2004-10-12 Broadcom Corporation High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process
US6780775B2 (en) * 2001-01-24 2004-08-24 Infineon Technologies Ag Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
US6723600B2 (en) * 2001-04-18 2004-04-20 International Business Machines Corporation Method for making a metal-insulator-metal capacitor using plate-through mask techniques
US6677635B2 (en) * 2001-06-01 2004-01-13 Infineon Technologies Ag Stacked MIMCap between Cu dual damascene levels
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP4309608B2 (ja) * 2001-09-12 2009-08-05 株式会社東芝 半導体装置及びその製造方法
KR100422597B1 (ko) 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
KR100428789B1 (ko) * 2001-12-05 2004-04-28 삼성전자주식회사 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법
KR100444305B1 (ko) * 2001-12-26 2004-08-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6960365B2 (en) * 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6593185B1 (en) * 2002-05-17 2003-07-15 United Microelectronics Corp. Method of forming embedded capacitor structure applied to logic integrated circuit
KR100447730B1 (ko) * 2002-05-24 2004-09-08 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US6979526B2 (en) * 2002-06-03 2005-12-27 Infineon Technologies Ag Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US6847077B2 (en) * 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
JP2004063559A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 半導体装置
US6624040B1 (en) * 2002-09-20 2003-09-23 Chartered Semiconductor Manufacturing Ltd. Self-integrated vertical MIM capacitor in the dual damascene process
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
CN100397617C (zh) * 2002-10-16 2008-06-25 联华电子股份有限公司 制作一高密度电容的方法
KR20040057079A (ko) * 2002-12-24 2004-07-02 동부전자 주식회사 반도체 소자의 커패시터 및 콘택홀 동시 제조 방법
KR100943485B1 (ko) * 2002-12-31 2010-02-22 동부일렉트로닉스 주식회사 반도체소자의 제조방법
KR100505682B1 (ko) * 2003-04-03 2005-08-03 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
KR100532455B1 (ko) 2003-07-29 2005-11-30 삼성전자주식회사 Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
US20050086780A1 (en) * 2003-10-23 2005-04-28 Chartered Semiconductor Manufacturing Ltd. Method of fabricating circular or angular spiral MIM capacitors
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7112504B2 (en) * 2003-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Company Method of forming metal-insulator-metal (MIM) capacitors at copper process
CN100461366C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 在集成电路器件的大马士革铜工艺中电容器制造的方法及其结构
KR100572828B1 (ko) * 2003-12-31 2006-04-24 동부아남반도체 주식회사 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
KR100641070B1 (ko) * 2004-07-06 2006-10-31 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US7442624B2 (en) * 2004-08-02 2008-10-28 Infineon Technologies Ag Deep alignment marks on edge chips for subsequent alignment of opaque layers
US7169680B2 (en) * 2005-02-24 2007-01-30 United Microelectronics Corp. Method for fabricating a metal-insulator-metal capacitor
CN100373546C (zh) * 2005-03-08 2008-03-05 联华电子股份有限公司 金属-绝缘层-金属电容的制作方法
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
TWI286239B (en) * 2005-04-27 2007-09-01 Au Optronics Corp Liquid crystal module
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
KR100778850B1 (ko) * 2005-10-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
KR100731138B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 커패시터 형성방법
KR100796499B1 (ko) * 2005-12-29 2008-01-21 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US8101494B2 (en) * 2008-08-14 2012-01-24 International Business Machines Corporation Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors
US8125013B2 (en) * 2008-08-14 2012-02-28 International Business Machines Corporation Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors
CN102074588A (zh) 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、集成电路的制造方法
JP5327139B2 (ja) * 2010-05-31 2013-10-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20120223413A1 (en) * 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
US20120276662A1 (en) * 2011-04-27 2012-11-01 Iravani Hassan G Eddy current monitoring of metal features
US20130328167A1 (en) * 2012-06-06 2013-12-12 International Business Machines Corporation Self-aligned metal-insulator-metal (mim) capacitor
CN108109954B (zh) * 2016-11-25 2021-04-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
US10789992B2 (en) 2018-07-05 2020-09-29 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under pads
US10847452B2 (en) 2018-07-05 2020-11-24 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under signal line or above a device capacitor
DE102019130124A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
CN115188712A (zh) * 2022-09-13 2022-10-14 盛合晶微半导体(江阴)有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
JPH09181258A (ja) * 1995-10-27 1997-07-11 Internatl Business Mach Corp <Ibm> コンデンサおよびその作製方法
JPH10242422A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
JPH10284440A (ja) * 1997-03-31 1998-10-23 Motorola Inc 半導体デバイス形成方法
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA581475A (en) * 1959-08-18 Esso Research And Engineering Company Bonding fabric to synthetic rubber interiors
JPS644056A (en) 1987-06-26 1989-01-09 Hitachi Ltd Semiconductor device
JPS6441262A (en) * 1987-08-07 1989-02-13 Hitachi Ltd Memory cell
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
JP2513287B2 (ja) * 1988-11-24 1996-07-03 日本電気株式会社 積層型メモリセルの製造方法
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
JPH05243517A (ja) 1992-02-25 1993-09-21 Nec Corp 半導体装置
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
CA2074848C (en) 1992-07-29 1998-02-10 Joseph P. Ellul Method of forming electrodes for trench capacitors
KR970007831B1 (ko) * 1993-12-21 1997-05-17 현대전자산업 주식회사 금속선과 콘택 플러그의 동시 형성방법
JP3520114B2 (ja) 1994-07-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US5702981A (en) 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
JP2809200B2 (ja) * 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
US5801094A (en) 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5891799A (en) 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US5933761A (en) 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
EP1444267B1 (en) * 2001-10-15 2016-08-10 Immunomedics, Inc. Affinity enhancement agents

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
JPH09181258A (ja) * 1995-10-27 1997-07-11 Internatl Business Mach Corp <Ibm> コンデンサおよびその作製方法
JPH10242422A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
JPH10284440A (ja) * 1997-03-31 1998-10-23 Motorola Inc 半導体デバイス形成方法
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法

Also Published As

Publication number Publication date
DE60044990D1 (de) 2010-11-04
JP2000208745A (ja) 2000-07-28
KR100721690B1 (ko) 2007-05-28
JP4558876B2 (ja) 2010-10-06
TW455990B (en) 2001-09-21
EP1020905B1 (en) 2010-09-22
US6346454B1 (en) 2002-02-12
JP5296010B2 (ja) 2013-09-25
EP1020905A1 (en) 2000-07-19
KR20000053453A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
JP5296010B2 (ja) デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法
US6320244B1 (en) Integrated circuit device having dual damascene capacitor
US6649464B2 (en) Method for manufacturing semiconductor device having capacitor and via contact
US7285813B2 (en) Metal-insulator-metal capacitor and method for manufacturing the same
US6597032B1 (en) Metal-insulator-metal (MIM) capacitors
US7662695B2 (en) Capacitor structure and fabricating method thereof
US7517763B2 (en) Semiconductor device having fuse and capacitor at the same level and method of fabricating the same
US6333224B1 (en) Method for fabricating an integrated circuit capacitor
US7439130B2 (en) Semiconductor device with capacitor and method for fabricating the same
US20070072319A1 (en) Integrated circuit capacitor structure
US7560795B2 (en) Semiconductor device with a capacitor
JP2012199572A (ja) 集積回路とその方法
US6323044B1 (en) Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
JP2000208743A (ja) ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees