JPH10284440A - 半導体デバイス形成方法 - Google Patents
半導体デバイス形成方法Info
- Publication number
- JPH10284440A JPH10284440A JP10105683A JP10568398A JPH10284440A JP H10284440 A JPH10284440 A JP H10284440A JP 10105683 A JP10105683 A JP 10105683A JP 10568398 A JP10568398 A JP 10568398A JP H10284440 A JPH10284440 A JP H10284440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- tantalum nitride
- forming
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
(57)【要約】
【課題】拡散隔膜をデポジションする際に、 理想的な
抵抗値に比較的適合し、低いウェハの温度で良い隔膜の
質を形成し得る有機性前駆物質を使用して、TaNまたはT
aSiNをデポジションする方法を提供する。 【解決手段】リフラクトリ金属窒化物およびリフラクト
リ金属シリコン窒化膜が、金属有機化学蒸着を使用して
形成され得る。窒化タンタル（TaN）は、エチルトリキ
ス（ジエチルアミド）タンタル（ETDET）およびアンモ
ニアを使用し、化学蒸着（CVD）により形成され得る。
シランを含むことにより、窒化シリコンタンタル（TaSi
N）層もまた、形成可能である。これらの層は、その膜
内の炭素の含有量を比較的少ないように、約400℃以下
のウェハ温度にて形成され得る。故に、この実施例は、
比較的適合し、非常に依り拡散隔膜の質を有する窒化タ
ンタルまたは窒化シリコンタンタルを形成するために使
用され得る。
抵抗値に比較的適合し、低いウェハの温度で良い隔膜の
質を形成し得る有機性前駆物質を使用して、TaNまたはT
aSiNをデポジションする方法を提供する。 【解決手段】リフラクトリ金属窒化物およびリフラクト
リ金属シリコン窒化膜が、金属有機化学蒸着を使用して
形成され得る。窒化タンタル（TaN）は、エチルトリキ
ス（ジエチルアミド）タンタル（ETDET）およびアンモ
ニアを使用し、化学蒸着（CVD）により形成され得る。
シランを含むことにより、窒化シリコンタンタル（TaSi
N）層もまた、形成可能である。これらの層は、その膜
内の炭素の含有量を比較的少ないように、約400℃以下
のウェハ温度にて形成され得る。故に、この実施例は、
比較的適合し、非常に依り拡散隔膜の質を有する窒化タ
ンタルまたは窒化シリコンタンタルを形成するために使
用され得る。
Description
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスの
製造方法に関し、特に半導体デバイス上に拡散隔膜をデ
ポジションする方法に関する。
製造方法に関し、特に半導体デバイス上に拡散隔膜をデ
ポジションする方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】現代
の半導体デバイスにおいては、200MHz以上のスピードが
要求されている。次世代の半導体デバイスを形成するた
めに、本質的に、銅（Cu）が配線のために要求される。
銅を使用するにあたり問題の一つとしては、シリコン酸
化膜を通して、簡単に拡散してしまうので、銅は、直接
にシリコン酸化膜に接触させることができないことであ
る。故に、典型的に従来技術においては、銅は、その全
面を拡散隔膜によって覆われている。
の半導体デバイスにおいては、200MHz以上のスピードが
要求されている。次世代の半導体デバイスを形成するた
めに、本質的に、銅（Cu）が配線のために要求される。
銅を使用するにあたり問題の一つとしては、シリコン酸
化膜を通して、簡単に拡散してしまうので、銅は、直接
にシリコン酸化膜に接触させることができないことであ
る。故に、典型的に従来技術においては、銅は、その全
面を拡散隔膜によって覆われている。
【０００３】銅の拡散隔膜は、シリコン窒化物および様
々な耐熱（refractory）金属窒化物（TiN,TaN,WN,MoN）
および耐熱シリコン窒化物（TiSiN,TaSiN,WSiN）また
は、耐熱金属ー半導体ー窒化物層のような、多くの材料
から成り得る。これらの隔膜のうち、隔膜に有望なもの
を２つ示すならば、窒化タンタル（TaN）および窒化シ
リコンタンタル（TaSiN）である。しかし、一般に、ス
パッタリングは、側壁のステップカバレージが悪い。そ
のステップカバレージは、半導体デバイスの最も上にあ
る表面上にデポジションされる層の厚さによって、除算
せられるところの所定の表面上にデポジションされる層
の割合で決定せられる。スパッタされた窒化タンタル
（TaN）および窒化シリコンタンタル（TaSiN）の場合、
0.35ミクロンのビアのステップカバレージは、アスぺク
ト比3：1において、5％〜20％の範囲内であり得る。こ
のように、低いステップカバレージでは、隔膜材料が、
深い開口の側面および底面に沿った効果的な拡散隔膜た
る充分な厚さにならないというおそれが高くなる。しか
し、開口の壁に沿って充分な物質を得る試みにおいて、
最も上の表面においては、ずっと厚い層がデポジション
される。このことは、相互接続の抵抗を増加させるの
で、好ましくない。化学的蒸着（CVD）が、窒化タンタ
ルを形成するのに使用されている。TaNの前躯体（precu
rsorsz）は、五塩化タンタル（TaCl5）のようなハロゲ
ン化タンタルなら成り得る。ハロゲン化の問題は、ハロ
ゲン化物が銅と反応し、相互接続の侵食を引き起こす。
他の前駆物質としては、ペンタ・ジメチルアミド・タン
タル（penta［dimethylamido］tantalum(Ta(NMe2)5)）
がある。この前躯体た、窒化タンタル（TaN）をデポジ
ションするために使用される場合、実際形成する構成物
は、Ta3N5の絶縁層である。絶縁物が上側相互接続層と
下側相互接続層との間の電気的接触を防止するので、絶
縁物はコンタクト開口またはビア開口に使用することが
できない。
々な耐熱（refractory）金属窒化物（TiN,TaN,WN,MoN）
および耐熱シリコン窒化物（TiSiN,TaSiN,WSiN）また
は、耐熱金属ー半導体ー窒化物層のような、多くの材料
から成り得る。これらの隔膜のうち、隔膜に有望なもの
を２つ示すならば、窒化タンタル（TaN）および窒化シ
リコンタンタル（TaSiN）である。しかし、一般に、ス
パッタリングは、側壁のステップカバレージが悪い。そ
のステップカバレージは、半導体デバイスの最も上にあ
る表面上にデポジションされる層の厚さによって、除算
せられるところの所定の表面上にデポジションされる層
の割合で決定せられる。スパッタされた窒化タンタル
（TaN）および窒化シリコンタンタル（TaSiN）の場合、
0.35ミクロンのビアのステップカバレージは、アスぺク
ト比3：1において、5％〜20％の範囲内であり得る。こ
のように、低いステップカバレージでは、隔膜材料が、
深い開口の側面および底面に沿った効果的な拡散隔膜た
る充分な厚さにならないというおそれが高くなる。しか
し、開口の壁に沿って充分な物質を得る試みにおいて、
最も上の表面においては、ずっと厚い層がデポジション
される。このことは、相互接続の抵抗を増加させるの
で、好ましくない。化学的蒸着（CVD）が、窒化タンタ
ルを形成するのに使用されている。TaNの前躯体（precu
rsorsz）は、五塩化タンタル（TaCl5）のようなハロゲ
ン化タンタルなら成り得る。ハロゲン化の問題は、ハロ
ゲン化物が銅と反応し、相互接続の侵食を引き起こす。
他の前駆物質としては、ペンタ・ジメチルアミド・タン
タル（penta［dimethylamido］tantalum(Ta(NMe2)5)）
がある。この前躯体た、窒化タンタル（TaN）をデポジ
ションするために使用される場合、実際形成する構成物
は、Ta3N5の絶縁層である。絶縁物が上側相互接続層と
下側相互接続層との間の電気的接触を防止するので、絶
縁物はコンタクト開口またはビア開口に使用することが
できない。
【０００４】さらに他の既知の前駆物質としては、テル
ブチリミド・トリス・ジエチルアミド．タンタル［(TBT
DET),Ta=NBu(NEt2)3］がある。この構成物は、TaNを形
成するのに使用し得る。しかし、この前躯体に伴う問題
がある。特に、600℃より高温のデポジション温度が、
超低抵抗膜をデポジションするのに必要とされる。この
ような、バックーエンドのメタライゼーションでの高温
は、低比誘電率誘電体（low-k dielectrics）にとっ
て、比両立的であり、そのバックーエンド材料の間の熱
的非整合性のために、高い応力も有し得る。TBTDET前躯
体の他の問題は、その層内に含まれる炭素（C）が多過
ぎることである。一般に、この構成物は、約25atomic%
の炭素を有する。炭素の含有比率が比較的高いと、その
層の抵抗値が高くなり、膜の密度がより低下し、同じく
らいの厚さの他の物質より拡散隔膜の効果を低下させる
結果となる。600℃より低い温度でTBTDETを使用してデ
ポジションする場合、TaNの抵抗は、約12000マイクロoh
m-cmである。そのような高抵抗を有する膜（好適には、
約1000マイクロohm-cmより低い）は、効果的な相互接続
構造を形成するのには、使用できない。
ブチリミド・トリス・ジエチルアミド．タンタル［(TBT
DET),Ta=NBu(NEt2)3］がある。この構成物は、TaNを形
成するのに使用し得る。しかし、この前躯体に伴う問題
がある。特に、600℃より高温のデポジション温度が、
超低抵抗膜をデポジションするのに必要とされる。この
ような、バックーエンドのメタライゼーションでの高温
は、低比誘電率誘電体（low-k dielectrics）にとっ
て、比両立的であり、そのバックーエンド材料の間の熱
的非整合性のために、高い応力も有し得る。TBTDET前躯
体の他の問題は、その層内に含まれる炭素（C）が多過
ぎることである。一般に、この構成物は、約25atomic%
の炭素を有する。炭素の含有比率が比較的高いと、その
層の抵抗値が高くなり、膜の密度がより低下し、同じく
らいの厚さの他の物質より拡散隔膜の効果を低下させる
結果となる。600℃より低い温度でTBTDETを使用してデ
ポジションする場合、TaNの抵抗は、約12000マイクロoh
m-cmである。そのような高抵抗を有する膜（好適には、
約1000マイクロohm-cmより低い）は、効果的な相互接続
構造を形成するのには、使用できない。
【０００５】窒化シリコンチタン（TiSiN）のCVDは、四
塩化チタン（TiCl4）を使用して、実際になされる。こ
の化合物もまた、好ましくない。なぜなら、TiSiNの形
成において、相互接続に使用される銅および他の材料の
侵食の原因となる塩素が再び、存在することになるから
である。
塩化チタン（TiCl4）を使用して、実際になされる。こ
の化合物もまた、好ましくない。なぜなら、TiSiNの形
成において、相互接続に使用される銅および他の材料の
侵食の原因となる塩素が再び、存在することになるから
である。
【０００６】故に、理想的な抵抗値に比較的適合し、低
いウェハの温度で良い隔膜の質を形成し得る有機性前駆
物質を使用して、TaNまたはTaSiNをデポジションする必
要性がある。
いウェハの温度で良い隔膜の質を形成し得る有機性前駆
物質を使用して、TaNまたはTaSiNをデポジションする必
要性がある。
【０００７】
【好適実施例の詳細な説明】耐熱金属窒化物および耐熱
窒化シリコン金属が、金属有機化学デポジション（meta
l organic chemical deposition）を使用して形成され
る。より詳細には、窒化タンタル（TaN）が、エチルト
リキス（ジエチルアミド）（Ethyltrikis(Diethylamid
o)）タンタル［(ETDET),(Et2N)3Ta=NEt］およびアンモ
ニア（NH3）を使用し、化学蒸着（CVD）によって形成さ
れ得る。シラン（SiH4）のような半導体ソースの含有物
によって、窒化シリコンタンタル（TaSiN）層も形成し
得る。これらの両方の層は、その膜内において比較的量
の少ない炭素（C）しか含まず、500℃よりも低いウェハ
温度で形成され得る。故に、本発明の実施例は、比較的
望ましく、かなり良い拡散隔膜の膜質を有する窒化タン
タル（TaN）または窒化シリコンタンタル（TaSiN）を形
成するのに使用され得る。
窒化シリコン金属が、金属有機化学デポジション（meta
l organic chemical deposition）を使用して形成され
る。より詳細には、窒化タンタル（TaN）が、エチルト
リキス（ジエチルアミド）（Ethyltrikis(Diethylamid
o)）タンタル［(ETDET),(Et2N)3Ta=NEt］およびアンモ
ニア（NH3）を使用し、化学蒸着（CVD）によって形成さ
れ得る。シラン（SiH4）のような半導体ソースの含有物
によって、窒化シリコンタンタル（TaSiN）層も形成し
得る。これらの両方の層は、その膜内において比較的量
の少ない炭素（C）しか含まず、500℃よりも低いウェハ
温度で形成され得る。故に、本発明の実施例は、比較的
望ましく、かなり良い拡散隔膜の膜質を有する窒化タン
タル（TaN）または窒化シリコンタンタル（TaSiN）を形
成するのに使用され得る。
【０００８】この実施例に使用されるとおり、化学蒸着
は、スパッタデポジションと区別すべきデポジション方
法の一方式である。本質的に、スパッタデポジションは
物理的方式により、それによって層は、ターゲットへ方
向付けられるプラズマの作用によりウェハ上にデポジシ
ョンされる。その材料は、ターゲットから成長し、実質
的に垂直方向へ向かって、ウェハへデポジションされ
る。一方、化学蒸着は、ウェハの露出している表面に沿
って層を形成するように、基板の表面で、若しくはその
付近で起こる化学反応である。
は、スパッタデポジションと区別すべきデポジション方
法の一方式である。本質的に、スパッタデポジションは
物理的方式により、それによって層は、ターゲットへ方
向付けられるプラズマの作用によりウェハ上にデポジシ
ョンされる。その材料は、ターゲットから成長し、実質
的に垂直方向へ向かって、ウェハへデポジションされ
る。一方、化学蒸着は、ウェハの露出している表面に沿
って層を形成するように、基板の表面で、若しくはその
付近で起こる化学反応である。
【０００９】窒化タンタル（TaN）および窒化シリコン
タンタル（TaSiN）が、それぞれETDET/NH3およびETDET/
NH3を使用して形成される。一般にTaNにとって、デポジ
ションは、5〜15Torrの範囲の圧力でCVD反応装置内で、
起こる。デポジション温度の監視は、温度が監視されて
いる場所に依存する。もし、そのヒータブロックでの温
度（heater block temperature）が監視されている場
合、一般にその温度は、約400〜480℃の範囲にある。も
し、そのウェハ温度が測定されている場合、典型的に
は、その温度は、約350〜400℃の範囲にある。
タンタル（TaSiN）が、それぞれETDET/NH3およびETDET/
NH3を使用して形成される。一般にTaNにとって、デポジ
ションは、5〜15Torrの範囲の圧力でCVD反応装置内で、
起こる。デポジション温度の監視は、温度が監視されて
いる場所に依存する。もし、そのヒータブロックでの温
度（heater block temperature）が監視されている場
合、一般にその温度は、約400〜480℃の範囲にある。も
し、そのウェハ温度が測定されている場合、典型的に
は、その温度は、約350〜400℃の範囲にある。
【００１０】そのETDETは、アンプルを介してバブリン
グされたキャリアガス（carrier gas）として、ヘリウ
ム（He）が使用のために導入される。そのヘリウム（H
e）の流量率は、200〜800sccmの範囲にある。そのアン
プルのためのヒータボックスの温度は、約80℃で維持さ
れる。一般に、ヒータボックスの温度は、約50〜90℃の
範囲内に維持される得る。そのアンプル内のETDETの温
度は、ヒータボックスの温度よりも低く、約10℃であ
る。アンモニア（NH3）が、約200〜500sccmの範囲の流
量率で導入され、一般に、約150〜200オングストローム
／minuteの割合のデポジションをもたらす。そのデポジ
ション速度も、また反応装置の配置（reactor confugra
tion）に依存する。これらのパラメータを使用すること
により、15％よりも少ない、一般的には、1％以下の炭
素（C）しか含まない窒化タンタル膜が、デポジション
され得る。隔膜層として使用される場合、TaN層は通
常、基板の露出表面に沿って約200〜300オングストロー
ムの範囲の厚さにデポジションされ、一般に、3：1のア
スペクト比を有する開口の底表面において、50％よりも
大きいステップカバレージを有する。
グされたキャリアガス（carrier gas）として、ヘリウ
ム（He）が使用のために導入される。そのヘリウム（H
e）の流量率は、200〜800sccmの範囲にある。そのアン
プルのためのヒータボックスの温度は、約80℃で維持さ
れる。一般に、ヒータボックスの温度は、約50〜90℃の
範囲内に維持される得る。そのアンプル内のETDETの温
度は、ヒータボックスの温度よりも低く、約10℃であ
る。アンモニア（NH3）が、約200〜500sccmの範囲の流
量率で導入され、一般に、約150〜200オングストローム
／minuteの割合のデポジションをもたらす。そのデポジ
ション速度も、また反応装置の配置（reactor confugra
tion）に依存する。これらのパラメータを使用すること
により、15％よりも少ない、一般的には、1％以下の炭
素（C）しか含まない窒化タンタル膜が、デポジション
され得る。隔膜層として使用される場合、TaN層は通
常、基板の露出表面に沿って約200〜300オングストロー
ムの範囲の厚さにデポジションされ、一般に、3：1のア
スペクト比を有する開口の底表面において、50％よりも
大きいステップカバレージを有する。
【００１１】アンモニアを流すことにより、全温度範囲
に亘ってデポジションが促進することが観察されてい
る。アンモニアを流さないと、高温のウェハ温度におい
てすら、デポジションされないか、またはデポジション
は制限される。このことは、アンモニア（NH3）なしの
デポジションについて報告している文書にて報告されて
いるとおり、TaNをデポジションするために使用される
前駆物質（TBTDET）とは対照的である。
に亘ってデポジションが促進することが観察されてい
る。アンモニアを流さないと、高温のウェハ温度におい
てすら、デポジションされないか、またはデポジション
は制限される。このことは、アンモニア（NH3）なしの
デポジションについて報告している文書にて報告されて
いるとおり、TaNをデポジションするために使用される
前駆物質（TBTDET）とは対照的である。
【００１２】典型的に、CVDシステムにおいては、その
開口の底に層をデポジションすることは、より困難であ
る。故に、その底でのステップカバレージは、その膜の
最も薄い部分の良い指標になる。TaNもまた、金属およ
び酸化物の両方の表面に、非常に良い付着性を有するこ
とがわかっている。このことは、相互接続工程にそのTi
N層を取り入れるために、重要である。半導体基板内の
ドーピング済み領域またはゲート電極のようなシリコン
を含有する層への（電気的または物理的な）コンタクト
を施すために、そのTiN層を使用するべきであり、チタ
ンは、TaNとシリコン（Si）との間にデポジションさ
れ、良いオーミックコンタクトを形成し得る。チタンが
無ければ、ｐ＋シリコンとTaNとの間の仕事関数の違い
のために、TaNとｐ＋シリコンとの間の抵抗値が比較的
高くなる。
開口の底に層をデポジションすることは、より困難であ
る。故に、その底でのステップカバレージは、その膜の
最も薄い部分の良い指標になる。TaNもまた、金属およ
び酸化物の両方の表面に、非常に良い付着性を有するこ
とがわかっている。このことは、相互接続工程にそのTi
N層を取り入れるために、重要である。半導体基板内の
ドーピング済み領域またはゲート電極のようなシリコン
を含有する層への（電気的または物理的な）コンタクト
を施すために、そのTiN層を使用するべきであり、チタ
ンは、TaNとシリコン（Si）との間にデポジションさ
れ、良いオーミックコンタクトを形成し得る。チタンが
無ければ、ｐ＋シリコンとTaNとの間の仕事関数の違い
のために、TaNとｐ＋シリコンとの間の抵抗値が比較的
高くなる。
【００１３】TaSiNのデポジションパラメータは、以下
に記述したことを除けば、同様である。圧力は、代表的
には、約0.1〜1Torrの範囲である。その流量率は、次の
ようにわずかに変化する：ヘリウム（He）は、前記TaN
のアンプルと同じ条件で、約50〜150sccmの割合で流
し；アンモニア（NH3）は、約150〜300sccmの割合で流
し；シラン（SiH4）は、約1〜10sccmの割合で流す。こ
れらのパラメータにより、TaNとほぼ同一の炭素含有比
率および付着性で、約150〜250オングストローム／minu
teの速度でデポジションされる。
に記述したことを除けば、同様である。圧力は、代表的
には、約0.1〜1Torrの範囲である。その流量率は、次の
ようにわずかに変化する：ヘリウム（He）は、前記TaN
のアンプルと同じ条件で、約50〜150sccmの割合で流
し；アンモニア（NH3）は、約150〜300sccmの割合で流
し；シラン（SiH4）は、約1〜10sccmの割合で流す。こ
れらのパラメータにより、TaNとほぼ同一の炭素含有比
率および付着性で、約150〜250オングストローム／minu
teの速度でデポジションされる。
【００１４】シリコンソースおよびTaN前駆物質のため
に、異なるソースガスが使用され得る。好適には、ジシ
ラン（Si2H6）またはいくつかの他のシリコンガスが使
用され得る。さらに、ソースガスは、同じように作用す
るゲルマニウムのような他の半導体ソースを含むと考え
られる。しかし、気相反応が存在しないという確信のも
とに、注意を要する。また、デポジションのウェハ温度
は、前記の問題のために、500℃を超えてはならず、典
型的には、400℃よりも低くなくてはならない。一般
に、エチル基が二基付随して窒素に結合したものは、エ
チル［(Et2N)3Ta=NEt］基またはメチル［(Et2N)3Ta=NM
e］基のいずれかに結合し得る。そのアンプルのための
キャリアガスは、ヘリウム（He）、アルゴン（Ar）、窒
素（N2）または水素（H2）を含み得る。
に、異なるソースガスが使用され得る。好適には、ジシ
ラン（Si2H6）またはいくつかの他のシリコンガスが使
用され得る。さらに、ソースガスは、同じように作用す
るゲルマニウムのような他の半導体ソースを含むと考え
られる。しかし、気相反応が存在しないという確信のも
とに、注意を要する。また、デポジションのウェハ温度
は、前記の問題のために、500℃を超えてはならず、典
型的には、400℃よりも低くなくてはならない。一般
に、エチル基が二基付随して窒素に結合したものは、エ
チル［(Et2N)3Ta=NEt］基またはメチル［(Et2N)3Ta=NM
e］基のいずれかに結合し得る。そのアンプルのための
キャリアガスは、ヘリウム（He）、アルゴン（Ar）、窒
素（N2）または水素（H2）を含み得る。
【００１５】ＣＶＤによるTaNのデポジションに続い
て、そのTaN膜はその場でプラズマ処理され、そのデポ
ジション膜の抵抗の削減を可能にする。異なるガス（ア
ルゴン、水素、窒素、シランおよびアンモニアを個別に
またはそれらの組合せを含む）は、プラズマ処理に使用
され得る。例えば、一般に、アルゴンの使用により、２
またはそれ以上の要素により、そのTaN膜の抵抗の削減
を可能にする。一般に、他のガスは、アルゴン（不可欠
なものではないが）との組合せにより最適に作用する。
シランの使用により、そのTaN膜にSiが取り込まれるこ
とを可能にし、このようにしてマトリックス状にTaSiN
を形成し得る。この方法により、該膜内のSiからNの比
率に亘る制御を可能にする。そのガスの流量は100〜100
0sccmの範囲にし；圧力の範囲は100mTorr〜15Torrの範
囲にし；プラズマのパワーは100〜2000Wattsにし得る。
プラズマ処理はまた、断続的に成され得る。即ち、デポ
ジション／プラズマ／デポジションのステップにてでき
る。さらに、プラズマの代わりに、SiH4による膜の熱的
アニールも、その膜にSiを取り込ませるために、使用さ
れ得る。その工程は、デポジション段階の後、熱せられ
たウェハ上に流すSiH4を流すことを含む。プラズマがな
い場合を除けば、プラズマに似たアニール条件が使用さ
れ得る。
て、そのTaN膜はその場でプラズマ処理され、そのデポ
ジション膜の抵抗の削減を可能にする。異なるガス（ア
ルゴン、水素、窒素、シランおよびアンモニアを個別に
またはそれらの組合せを含む）は、プラズマ処理に使用
され得る。例えば、一般に、アルゴンの使用により、２
またはそれ以上の要素により、そのTaN膜の抵抗の削減
を可能にする。一般に、他のガスは、アルゴン（不可欠
なものではないが）との組合せにより最適に作用する。
シランの使用により、そのTaN膜にSiが取り込まれるこ
とを可能にし、このようにしてマトリックス状にTaSiN
を形成し得る。この方法により、該膜内のSiからNの比
率に亘る制御を可能にする。そのガスの流量は100〜100
0sccmの範囲にし；圧力の範囲は100mTorr〜15Torrの範
囲にし；プラズマのパワーは100〜2000Wattsにし得る。
プラズマ処理はまた、断続的に成され得る。即ち、デポ
ジション／プラズマ／デポジションのステップにてでき
る。さらに、プラズマの代わりに、SiH4による膜の熱的
アニールも、その膜にSiを取り込ませるために、使用さ
れ得る。その工程は、デポジション段階の後、熱せられ
たウェハ上に流すSiH4を流すことを含む。プラズマがな
い場合を除けば、プラズマに似たアニール条件が使用さ
れ得る。
【００１６】本発明の実施例は、化学的蒸着される材料
を使用し形成される２つのレベルの相互接続の次の実施
例により、より良く理解される。図１には、相互接続が
形成される前の半導体デバイス基板１０の一部分の断面
図が示されている。半導体デバイス基板１０は、単結晶
半導体ウェハ、セミコンダクターオンーインシュレイテ
ィングウェハ（SOI）または半導体デバイスを形成する
ために使用される他の任意の基板である。フィールド絶
縁領域１２が、半導体デバイス基板１０上に形成され
る。ドーピング済み領域１４は、トランジスタのソース
／ドレイン領域であり、フィールド絶縁領域１２に隣接
して基板１０内にもたらされる。ゲート誘電体層２２お
よびゲート電極２４が、基板１０上およびドーピング済
み領域１４上を覆う。中間誘電体層２６が、半導体デバ
イス基板１０上にデポジションされる。中間誘電体層２
６は、ドーピングされていないシリコン酸化膜、ドーピ
ングされているシリコン酸化膜またはドーピングされて
いないシリコン酸化膜とドーピングされているシリコン
酸化膜との結合、を含み得る。実施例としては、ドーピ
ングされていないシリコン酸化膜が、ボロホスホシリケ
イト（BPSG）層によって、被覆される。層２６の平坦化
の後、開口２８が、中間誘電体層２６を介して形成さ
れ、ドーピング済み領域１４に届く。図１に図示される
とおり、開口２８は、コンタクト部分を含み、そのコン
タクト部分は、ドーピング済み領域１４にコンタクトす
る部分は比較的狭く、相互接続トレンチ（そこに、相互
接続が形成される）の部分は比較的幅広い。図１の実施
例としては、そのコンタクト部分は、そのトレンチと比
較して3：1のアスペクト比を有する。これは、一般に従
来技術であるインレイド相互接続を形成するためのデュ
アル・ダマスク・プロセス（dual damascene process）
の一実施例である。
を使用し形成される２つのレベルの相互接続の次の実施
例により、より良く理解される。図１には、相互接続が
形成される前の半導体デバイス基板１０の一部分の断面
図が示されている。半導体デバイス基板１０は、単結晶
半導体ウェハ、セミコンダクターオンーインシュレイテ
ィングウェハ（SOI）または半導体デバイスを形成する
ために使用される他の任意の基板である。フィールド絶
縁領域１２が、半導体デバイス基板１０上に形成され
る。ドーピング済み領域１４は、トランジスタのソース
／ドレイン領域であり、フィールド絶縁領域１２に隣接
して基板１０内にもたらされる。ゲート誘電体層２２お
よびゲート電極２４が、基板１０上およびドーピング済
み領域１４上を覆う。中間誘電体層２６が、半導体デバ
イス基板１０上にデポジションされる。中間誘電体層２
６は、ドーピングされていないシリコン酸化膜、ドーピ
ングされているシリコン酸化膜またはドーピングされて
いないシリコン酸化膜とドーピングされているシリコン
酸化膜との結合、を含み得る。実施例としては、ドーピ
ングされていないシリコン酸化膜が、ボロホスホシリケ
イト（BPSG）層によって、被覆される。層２６の平坦化
の後、開口２８が、中間誘電体層２６を介して形成さ
れ、ドーピング済み領域１４に届く。図１に図示される
とおり、開口２８は、コンタクト部分を含み、そのコン
タクト部分は、ドーピング済み領域１４にコンタクトす
る部分は比較的狭く、相互接続トレンチ（そこに、相互
接続が形成される）の部分は比較的幅広い。図１の実施
例としては、そのコンタクト部分は、そのトレンチと比
較して3：1のアスペクト比を有する。これは、一般に従
来技術であるインレイド相互接続を形成するためのデュ
アル・ダマスク・プロセス（dual damascene process）
の一実施例である。
【００１７】次に、コンタクトおよび相互接続を形成す
るために使用される材料が、中間誘電体層２６上および
開口２８の内側に、デポジションされる。図３に示され
るとおり、部分的に完成されたデバイスが図示され、チ
タンから成る層３２または他の耐熱材料が形成され、ド
ーピング済み領域１４とコンタクトする。一般に、この
層は、約100〜400オングストロームの範囲の厚さを有す
る。次に、TaNまたはTaSiN層３４が、層３２上に形成さ
れる。窒化タンタル層３４またはTaSiN層３４は、前記
デポジションのパラメータを使用して形成される。その
層の厚さは、約200〜300オングストロームの範囲であ
る。導電層３６が、開口の内側の残存部分に形成され、
かつTaSiN層３４を覆っている。代表的に、導電層３６
は、銅（Cu）、アリミニウム（Al）、タングステン
（W）などを含む。この実施例においては、導電層３６
は銅である。次に、部分的に完成されたデバイスが、中
間誘電体層２６の上を覆う層３２、３４、３６の部分を
除去するために、研磨される。これにより、図３に示す
ように、コンタクト部分および相互接続４４、４２のた
めの相互接続部分を形成する。
るために使用される材料が、中間誘電体層２６上および
開口２８の内側に、デポジションされる。図３に示され
るとおり、部分的に完成されたデバイスが図示され、チ
タンから成る層３２または他の耐熱材料が形成され、ド
ーピング済み領域１４とコンタクトする。一般に、この
層は、約100〜400オングストロームの範囲の厚さを有す
る。次に、TaNまたはTaSiN層３４が、層３２上に形成さ
れる。窒化タンタル層３４またはTaSiN層３４は、前記
デポジションのパラメータを使用して形成される。その
層の厚さは、約200〜300オングストロームの範囲であ
る。導電層３６が、開口の内側の残存部分に形成され、
かつTaSiN層３４を覆っている。代表的に、導電層３６
は、銅（Cu）、アリミニウム（Al）、タングステン
（W）などを含む。この実施例においては、導電層３６
は銅である。次に、部分的に完成されたデバイスが、中
間誘電体層２６の上を覆う層３２、３４、３６の部分を
除去するために、研磨される。これにより、図３に示す
ように、コンタクト部分および相互接続４４、４２のた
めの相互接続部分を形成する。
【００１８】第２中間誘電体層５６が、相互接続４２、
４４および第１中間誘電体層２６上にデポジションさ
れ、パターニングされる。図４、５には、パターニング
後の第２中間誘電体層の上面図および断面図がそれぞれ
示されている。第２中間誘電体層５６は、ドーピング済
みの、またはドーピングされていない酸化膜を含む。そ
のパターニングは、ビア開口５２および相互接続トレン
チ５４を形成する。他のビア開口および相互接続トレン
チも形成されているが、図４、５には図示していない。
４４および第１中間誘電体層２６上にデポジションさ
れ、パターニングされる。図４、５には、パターニング
後の第２中間誘電体層の上面図および断面図がそれぞれ
示されている。第２中間誘電体層５６は、ドーピング済
みの、またはドーピングされていない酸化膜を含む。そ
のパターニングは、ビア開口５２および相互接続トレン
チ５４を形成する。他のビア開口および相互接続トレン
チも形成されているが、図４、５には図示していない。
【００１９】図６には、TaNまたはTaSiN層６４が、前記
のデポジション技術の一つを使用してデポジションされ
る。層６４は、下側相互接続４２にコンタクトする。層
６４は、約200〜300オングストロームの班員お厚さを有
し、層３６に似た材料を使用して第２導電層６６によっ
て被覆される。次に、相互接続トレンチの外側の第２中
間誘電体層上を覆う層６４、６６の一部分が、図６に図
示される構造を与えるために、研磨により除去される。
層６４、６６の結合により、半導体デバイスのためのビ
ットライン６２が形成される。図７に示すとおり、第２
レベル相互接続上に亘るパッシベーション層７２をデポ
ジションした後、実質的に完成されたデバイス７０が形
成される。他の実施例においては、他の絶縁層および相
互接続レベルが形成されるが、図示していない。
のデポジション技術の一つを使用してデポジションされ
る。層６４は、下側相互接続４２にコンタクトする。層
６４は、約200〜300オングストロームの班員お厚さを有
し、層３６に似た材料を使用して第２導電層６６によっ
て被覆される。次に、相互接続トレンチの外側の第２中
間誘電体層上を覆う層６４、６６の一部分が、図６に図
示される構造を与えるために、研磨により除去される。
層６４、６６の結合により、半導体デバイスのためのビ
ットライン６２が形成される。図７に示すとおり、第２
レベル相互接続上に亘るパッシベーション層７２をデポ
ジションした後、実質的に完成されたデバイス７０が形
成される。他の実施例においては、他の絶縁層および相
互接続レベルが形成されるが、図示していない。
【００２０】本発明の実施例には、多くの利益がある。
TaNまたはTaSiNを形成するCVD反応装置は、約500℃より
も低い（代表的には400℃より低い）ウェハ温度で施さ
れる。故に、その工程は、低比誘電率誘電体と結合し、
その膜内に高い応力を誘発しない。炭素含有量は15atom
ic%より低く、代表的には1atomic%またはそれより低
い。故に、その膜は、多孔性ではなく、かつ前駆物質と
してTBTDETを使用するのに比較して、より良質な拡散隔
膜である。炭素を削減することにより、従来のTBTDETの
使用に比較して、少なくともオーダーの大きさとして、
より低いCVD TaN膜の抵抗値になる。さらに、この実施
例の他の効果は、既存のプロセスフローに比較的簡単に
組込み得ることである。
TaNまたはTaSiNを形成するCVD反応装置は、約500℃より
も低い（代表的には400℃より低い）ウェハ温度で施さ
れる。故に、その工程は、低比誘電率誘電体と結合し、
その膜内に高い応力を誘発しない。炭素含有量は15atom
ic%より低く、代表的には1atomic%またはそれより低
い。故に、その膜は、多孔性ではなく、かつ前駆物質と
してTBTDETを使用するのに比較して、より良質な拡散隔
膜である。炭素を削減することにより、従来のTBTDETの
使用に比較して、少なくともオーダーの大きさとして、
より低いCVD TaN膜の抵抗値になる。さらに、この実施
例の他の効果は、既存のプロセスフローに比較的簡単に
組込み得ることである。
【００２１】このように、本発明に従って、半導体デバ
イスの製造のために拡散隔膜をデポジションする方法を
提供する。その方法は、前記の効果のすべてに適合す
る。本発明が、所定の実施例に関して図示され、記述し
てきたが、本発明は、それらの実施例に制限されるもの
ではない。
イスの製造のために拡散隔膜をデポジションする方法を
提供する。その方法は、前記の効果のすべてに適合す
る。本発明が、所定の実施例に関して図示され、記述し
てきたが、本発明は、それらの実施例に制限されるもの
ではない。
【図面の簡単な説明】
【図１】基板内のドーピング済み領域へ、中間誘電体層
内に開口を形成した後の半導体デバイス基板の一部分の
断面図。
内に開口を形成した後の半導体デバイス基板の一部分の
断面図。
【図２】本発明の実施例に従った、相互接続を形成に必
要とされる物質を形成した後の、図１に示したの断面
図。
要とされる物質を形成した後の、図１に示したの断面
図。
【図３】基板内のドーピング済み領域へのインレイド相
互接続を形成した後の図２に示した基板の断面図。
互接続を形成した後の図２に示した基板の断面図。
【図４】中間誘電体層およびその層内に開口を形成した
後の図３の基板の上面図。
後の図３の基板の上面図。
【図５】下側相互接続への開口を示した図４の基板の断
面図。
面図。
【図６】下側相互接続レベルへの相互接続を形成した後
の図５の基板の断面図。
の図５の基板の断面図。
【図７】実質的に完成したデバイスを形成した後の図６
の基板の断面図。
の基板の断面図。
１０ 半導体デバイス基板 １２ フィールド絶縁領域 １４ ドーピング済み領域 ２２ ゲート誘電体層 ２４ ゲート電極 ２６ 中間誘電体層 ２８ 開口 ３２ チタンから成る層 ３４ 窒化タンタル ３６ 層導電層 ４２ 相互接続、 ４４ コンタクト部分 ５２ ビア開口 ５６ 中間誘電体層 ６４ 第２中間誘電体層上を覆う層 ６６ 第２導電層 ７０ 実質的に完成されたデバイス ７２ パッシベーション層
Claims (5)
- 【請求項１】 半導体デバイスを形成する方法であっ
て：化学蒸着（ＣＶＤ）反応装置内に半導体基板を位置
付ける段階；前記ＣＶＤ反応装置内に金属有機前駆物質
を導入する段階；前記ＣＶＤ反応装置内に半導体ソース
を導入する段階；および前記金属有機前駆物質をを反応
させる段階であって、前記半導体ソースが耐熱金属ー半
導体ー窒化物層（３４）を形成する、ところの段階：か
ら構成されることを特徴とする方法。 - 【請求項２】 請求項１記載の方法であって、 前記耐熱金属ー半導体ー窒化物層（３４）が、約15atom
ic%より低い炭素含有率を有する、ところの方法。 - 【請求項３】 請求項１記載の方法であって、 前記耐熱金属ー半導体ー窒化物層（３４）が、約50%よ
りも大きいステップカバレージを有する、ところの方
法。 - 【請求項４】 半導体デバイスを形成する方法であっ
て：化学蒸着（ＣＶＤ）反応装置内に半導体基板を位置
付ける段階；前記ＣＶＤ反応装置内に前駆物質を導入す
る段階であって、 当該前駆物質が、［(R1)2N］3-Ta=NR2から構成され（R1
はエチル基から成り、R2はエチル基およびメチル基のう
ちの１つから成る）る、ところの段階；前記ＣＶＤ反応
装置内に半導体ソースを導入する段階；および前記前駆
物質とアンモニアとを反応させ、それによって、タンタ
ルおよび窒素を含む層（３４）を形成する段階；から構
成されることを特徴とする方法。 - 【請求項５】 半導体デバイスを形成する方法であっ
て：半導体デバイス基板上に第１絶縁膜（２６）を形成
する段階であって、当該第１絶縁膜は開口（２８）を有
する、ところの段階；化学蒸着を使用して耐熱金属ー半
導体ー窒化物層（３４）をデポジションする段階；およ
び前記耐熱金属ー半導体ー窒化物層（３４）形成後、第
１導電層（３６）を形成する段階であって、当該第１導
電層はアルミニウムまたは銅から構成される、ところの
段階；から構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/829,752 US6153519A (en) | 1997-03-31 | 1997-03-31 | Method of forming a barrier layer |
| US829752 | 1997-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284440A true JPH10284440A (ja) | 1998-10-23 |
| JP4180145B2 JP4180145B2 (ja) | 2008-11-12 |
Family
ID=25255452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10568398A Expired - Lifetime JP4180145B2 (ja) | 1997-03-31 | 1998-03-31 | 半導体デバイス形成方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6153519A (ja) |
| EP (1) | EP0869544B1 (ja) |
| JP (1) | JP4180145B2 (ja) |
| KR (1) | KR100546943B1 (ja) |
| CN (1) | CN1204607C (ja) |
| DE (1) | DE69833140T2 (ja) |
| SG (1) | SG63831A1 (ja) |
| TW (1) | TW359009B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208743A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
| JP2000208745A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | デュアル・ダマ―シン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 |
| WO2007049612A1 (ja) * | 2005-10-24 | 2007-05-03 | Tokyo Electron Limited | 成膜方法及び成膜装置 |
| JP2013098519A (ja) * | 2011-11-07 | 2013-05-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6153519A (en) | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6794283B2 (en) * | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6794752B2 (en) * | 1998-06-05 | 2004-09-21 | United Microelectronics Corp. | Bonding pad structure |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20000022003A (ko) * | 1998-09-10 | 2000-04-25 | 이경수 | 금속과규소를포함한3성분질화물막의형성방법 |
| US7067861B1 (en) * | 1998-11-25 | 2006-06-27 | Micron Technology, Inc. | Device and method for protecting against oxidation of a conductive layer in said device |
| US6303972B1 (en) * | 1998-11-25 | 2001-10-16 | Micron Technology, Inc. | Device including a conductive layer protected against oxidation |
| US6639318B1 (en) * | 1999-02-15 | 2003-10-28 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
| US6616972B1 (en) | 1999-02-24 | 2003-09-09 | Air Products And Chemicals, Inc. | Synthesis of metal oxide and oxynitride |
| TW593733B (en) * | 1999-04-27 | 2004-06-21 | Tokyo Electron Ltd | CVD TaN plug formation from tantalum halide precursors |
| US6268288B1 (en) * | 1999-04-27 | 2001-07-31 | Tokyo Electron Limited | Plasma treated thermal CVD of TaN films from tantalum halide precursors |
| US6365511B1 (en) * | 1999-06-03 | 2002-04-02 | Agere Systems Guardian Corp. | Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability |
| US6328871B1 (en) * | 1999-08-16 | 2001-12-11 | Applied Materials, Inc. | Barrier layer for electroplating processes |
| US7655555B2 (en) * | 1999-08-27 | 2010-02-02 | Texas Instruments Incorporated | In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability |
| JP2001085436A (ja) | 1999-08-27 | 2001-03-30 | Texas Instr Inc <Ti> | 拡散バリアの製造方法及び集積回路 |
| KR20020063206A (ko) * | 1999-12-09 | 2002-08-01 | 동경 엘렉트론 주식회사 | 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치 |
| US6656831B1 (en) * | 2000-01-26 | 2003-12-02 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition of a metal nitride layer |
| US6743473B1 (en) * | 2000-02-16 | 2004-06-01 | Applied Materials, Inc. | Chemical vapor deposition of barriers from novel precursors |
| US6455421B1 (en) * | 2000-07-31 | 2002-09-24 | Applied Materials, Inc. | Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition |
| US6562708B1 (en) | 2000-11-16 | 2003-05-13 | Tokyo Electron Limited | Method for incorporating silicon into CVD metal films |
| US6886110B2 (en) * | 2000-11-21 | 2005-04-26 | Wind River Systems, Inc. | Multiple device scan chain emulation/debugging |
| US6747353B2 (en) * | 2000-11-27 | 2004-06-08 | Texas Instruments Incorporated | Barrier layer for copper metallization in integrated circuit fabrication |
| US6720247B2 (en) * | 2000-12-14 | 2004-04-13 | Texas Instruments Incorporated | Pre-pattern surface modification for low-k dielectrics using A H2 plasma |
| TW550707B (en) * | 2001-04-27 | 2003-09-01 | Promos Technologies Inc | Tantalum carbide nitride diffusion barrier for copper metallization process |
| KR100466309B1 (ko) * | 2002-05-21 | 2005-01-13 | 삼성전자주식회사 | 반도체 장치의 금속층 형성 방법 및 장치 |
| US20030017697A1 (en) * | 2001-07-19 | 2003-01-23 | Kyung-In Choi | Methods of forming metal layers using metallic precursors |
| US7098131B2 (en) * | 2001-07-19 | 2006-08-29 | Samsung Electronics Co., Ltd. | Methods for forming atomic layers and thin films including tantalum nitride and devices including the same |
| US7105444B2 (en) | 2001-07-19 | 2006-09-12 | Samsung Electronics Co., Ltd. | Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same |
| US6576543B2 (en) * | 2001-08-20 | 2003-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for selectively depositing diffusion barriers |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US7659209B2 (en) * | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| US20030091739A1 (en) * | 2001-11-14 | 2003-05-15 | Hitoshi Sakamoto | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
| US6906305B2 (en) * | 2002-01-08 | 2005-06-14 | Brion Technologies, Inc. | System and method for aerial image sensing |
| JP2003218201A (ja) * | 2002-01-24 | 2003-07-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6958290B2 (en) | 2002-05-03 | 2005-10-25 | Texas Instruments Incorporated | Method and apparatus for improving adhesion between layers in integrated devices |
| US6620724B1 (en) * | 2002-05-09 | 2003-09-16 | Infineon Technologies Ag | Low resistivity deep trench fill for DRAM and EDRAM applications |
| US6893947B2 (en) | 2002-06-25 | 2005-05-17 | Freescale Semiconductor, Inc. | Advanced RF enhancement-mode FETs with improved gate properties |
| US7081409B2 (en) * | 2002-07-17 | 2006-07-25 | Samsung Electronics Co., Ltd. | Methods of producing integrated circuit devices utilizing tantalum amine derivatives |
| US6967159B2 (en) * | 2002-08-28 | 2005-11-22 | Micron Technology, Inc. | Systems and methods for forming refractory metal nitride layers using organic amines |
| US6995081B2 (en) * | 2002-08-28 | 2006-02-07 | Micron Technology, Inc. | Systems and methods for forming tantalum silicide layers |
| US6794284B2 (en) * | 2002-08-28 | 2004-09-21 | Micron Technology, Inc. | Systems and methods for forming refractory metal nitride layers using disilazanes |
| KR100486278B1 (ko) | 2002-11-11 | 2005-04-29 | 삼성전자주식회사 | 신뢰성이 향상된 게이트 산화막 형성방법 |
| FR2847593A1 (fr) * | 2002-11-26 | 2004-05-28 | St Microelectronics Sa | Procede et dispositif de realisation d'une couche de pentoxyde de tantale sur un materiau porteur, en particulier du niture de titane, et circuit integre incorporant une couche de pentoxyde de tantale |
| US7214991B2 (en) * | 2002-12-06 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS inverters configured using multiple-gate transistors |
| US6759297B1 (en) | 2003-02-28 | 2004-07-06 | Union Semiconductor Technology Corporatin | Low temperature deposition of dielectric materials in magnetoresistive random access memory devices |
| US6995475B2 (en) * | 2003-09-18 | 2006-02-07 | International Business Machines Corporation | I/C chip suitable for wire bonding |
| KR100545194B1 (ko) * | 2003-09-19 | 2006-01-24 | 동부아남반도체 주식회사 | 반도체 소자의 확산방지막 형성 방법 |
| US20050104142A1 (en) * | 2003-11-13 | 2005-05-19 | Vijav Narayanan | CVD tantalum compounds for FET get electrodes |
| JP2005183567A (ja) * | 2003-12-18 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法、ヴィアホール形成用共用マスクおよび半導体集積回路 |
| US7166732B2 (en) * | 2004-06-16 | 2007-01-23 | Advanced Technology Materials, Inc. | Copper (I) compounds useful as deposition precursors of copper thin films |
| US20070059929A1 (en) * | 2004-06-25 | 2007-03-15 | Hag-Ju Cho | Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same |
| US20070026621A1 (en) * | 2004-06-25 | 2007-02-01 | Hag-Ju Cho | Non-volatile semiconductor devices and methods of manufacturing the same |
| US7605469B2 (en) * | 2004-06-30 | 2009-10-20 | Intel Corporation | Atomic layer deposited tantalum containing adhesion layer |
| US7253501B2 (en) * | 2004-08-03 | 2007-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance metallization cap layer |
| KR100589285B1 (ko) * | 2004-08-19 | 2006-06-14 | 주식회사 아이피에스 | 다중 적층막 구조의 금속 질화 막 증착 방법 |
| KR100552820B1 (ko) * | 2004-09-17 | 2006-02-21 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US20060102895A1 (en) * | 2004-11-16 | 2006-05-18 | Hendrix Bryan C | Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures |
| DE102004061093A1 (de) * | 2004-12-18 | 2006-06-22 | Aixtron Ag | Verfahren zur Herstellung einer Elektrode |
| KR100639458B1 (ko) | 2004-12-30 | 2006-10-26 | 동부일렉트로닉스 주식회사 | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 |
| JP4931173B2 (ja) * | 2005-03-03 | 2012-05-16 | 株式会社アルバック | タンタル窒化物膜の形成方法 |
| JP4931170B2 (ja) * | 2005-03-03 | 2012-05-16 | 株式会社アルバック | タンタル窒化物膜の形成方法 |
| JP4931169B2 (ja) * | 2005-03-03 | 2012-05-16 | 株式会社アルバック | タンタル窒化物膜の形成方法 |
| JP4987254B2 (ja) * | 2005-06-22 | 2012-07-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US7521356B2 (en) * | 2005-09-01 | 2009-04-21 | Micron Technology, Inc. | Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds |
| KR100760920B1 (ko) * | 2006-07-25 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 집적회로 소자에서 구리 배선을 형성하는 방법 |
| US8278216B1 (en) * | 2006-08-18 | 2012-10-02 | Novellus Systems, Inc. | Selective capping of copper |
| US9087877B2 (en) * | 2006-10-24 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-k interconnect structures with reduced RC delay |
| TW200825200A (en) * | 2006-12-05 | 2008-06-16 | Advanced Tech Materials | Metal aminotroponiminates, bis-oxazolinates and guanidinates |
| KR100842914B1 (ko) * | 2006-12-28 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US7750173B2 (en) | 2007-01-18 | 2010-07-06 | Advanced Technology Materials, Inc. | Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films |
| US8039379B1 (en) | 2007-07-02 | 2011-10-18 | Novellus Systems, Inc. | Nanoparticle cap layer |
| US7994640B1 (en) | 2007-07-02 | 2011-08-09 | Novellus Systems, Inc. | Nanoparticle cap layer |
| US7919409B2 (en) * | 2008-08-15 | 2011-04-05 | Air Products And Chemicals, Inc. | Materials for adhesion enhancement of copper film on diffusion barriers |
| US8592328B2 (en) | 2012-01-20 | 2013-11-26 | Novellus Systems, Inc. | Method for depositing a chlorine-free conformal sin film |
| CN102569182B (zh) * | 2012-03-01 | 2016-07-06 | 上海华虹宏力半导体制造有限公司 | 接触孔及其制作方法、半导体器件 |
| US9899234B2 (en) | 2014-06-30 | 2018-02-20 | Lam Research Corporation | Liner and barrier applications for subtractive metal integration |
| US9214333B1 (en) * | 2014-09-24 | 2015-12-15 | Lam Research Corporation | Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD |
| US9589790B2 (en) | 2014-11-24 | 2017-03-07 | Lam Research Corporation | Method of depositing ammonia free and chlorine free conformal silicon nitride film |
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10002834B2 (en) * | 2015-03-11 | 2018-06-19 | Applied Materials, Inc. | Method and apparatus for protecting metal interconnect from halogen based precursors |
| US9502238B2 (en) | 2015-04-03 | 2016-11-22 | Lam Research Corporation | Deposition of conformal films by atomic layer deposition and atomic layer etch |
| US9601693B1 (en) | 2015-09-24 | 2017-03-21 | Lam Research Corporation | Method for encapsulating a chalcogenide material |
| US9704804B1 (en) * | 2015-12-18 | 2017-07-11 | Texas Instruments Incorporated | Oxidation resistant barrier metal process for semiconductor devices |
| US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
| US10074543B2 (en) | 2016-08-31 | 2018-09-11 | Lam Research Corporation | High dry etch rate materials for semiconductor patterning applications |
| US9865455B1 (en) | 2016-09-07 | 2018-01-09 | Lam Research Corporation | Nitride film formed by plasma-enhanced and thermal atomic layer deposition process |
| US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| US10134579B2 (en) | 2016-11-14 | 2018-11-20 | Lam Research Corporation | Method for high modulus ALD SiO2 spacer |
| US10731250B2 (en) | 2017-06-06 | 2020-08-04 | Lam Research Corporation | Depositing ruthenium layers in interconnect metallization |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
| US4684542A (en) * | 1986-08-11 | 1987-08-04 | International Business Machines Corporation | Low pressure chemical vapor deposition of tungsten silicide |
| US4847111A (en) * | 1988-06-30 | 1989-07-11 | Hughes Aircraft Company | Plasma-nitridated self-aligned tungsten system for VLSI interconnections |
| JPH02103939A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
| JP3127454B2 (ja) * | 1990-08-08 | 2001-01-22 | ソニー株式会社 | シリコン系被エッチング材のエッチング方法 |
| US5252518A (en) * | 1992-03-03 | 1993-10-12 | Micron Technology, Inc. | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane |
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5273783A (en) * | 1993-03-24 | 1993-12-28 | Micron Semiconductor, Inc. | Chemical vapor deposition of titanium and titanium containing films using bis (2,4-dimethylpentadienyl) titanium as a precursor |
| US5364803A (en) * | 1993-06-24 | 1994-11-15 | United Microelectronics Corporation | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure |
| JPH07180058A (ja) * | 1993-12-22 | 1995-07-18 | Hitachi Ltd | 窒化タングステン膜の形成方法 |
| JP3294041B2 (ja) * | 1994-02-21 | 2002-06-17 | 株式会社東芝 | 半導体装置 |
| JP2692590B2 (ja) * | 1994-06-29 | 1997-12-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5635741A (en) * | 1994-09-30 | 1997-06-03 | Texas Instruments Incorporated | Barium strontium titanate (BST) thin films by erbium donor doping |
| US5675310A (en) * | 1994-12-05 | 1997-10-07 | General Electric Company | Thin film resistors on organic surfaces |
| US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| US5668054A (en) * | 1996-01-11 | 1997-09-16 | United Microelectronics Corporation | Process for fabricating tantalum nitride diffusion barrier for copper matallization |
| US6077774A (en) * | 1996-03-29 | 2000-06-20 | Texas Instruments Incorporated | Method of forming ultra-thin and conformal diffusion barriers encapsulating copper |
| US5913144A (en) * | 1996-09-20 | 1999-06-15 | Sharp Microelectronics Technology, Inc. | Oxidized diffusion barrier surface for the adherence of copper and method for same |
| EP0854505A3 (en) * | 1997-01-21 | 1998-11-11 | Texas Instruments Incorporated | Process of depositing a TiN based film during the fabrication of a semiconductor device |
| US6153519A (en) | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
| US6015917A (en) * | 1998-01-23 | 2000-01-18 | Advanced Technology Materials, Inc. | Tantalum amide precursors for deposition of tantalum nitride on a substrate |
-
1997
- 1997-03-31 US US08/829,752 patent/US6153519A/en not_active Expired - Lifetime
-
1998
- 1998-01-08 TW TW087100199A patent/TW359009B/zh not_active IP Right Cessation
- 1998-03-18 EP EP98104865A patent/EP0869544B1/en not_active Expired - Lifetime
- 1998-03-18 DE DE69833140T patent/DE69833140T2/de not_active Expired - Lifetime
- 1998-03-20 SG SG1998000589A patent/SG63831A1/en unknown
- 1998-03-30 CN CNB981059112A patent/CN1204607C/zh not_active Expired - Lifetime
- 1998-03-31 KR KR1019980011119A patent/KR100546943B1/ko active IP Right Grant
- 1998-03-31 JP JP10568398A patent/JP4180145B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-12 US US09/570,862 patent/US6376371B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208743A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
| JP2000208745A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | デュアル・ダマ―シン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 |
| JP2010226132A (ja) * | 1999-01-12 | 2010-10-07 | Alcatel-Lucent Usa Inc | デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 |
| WO2007049612A1 (ja) * | 2005-10-24 | 2007-05-03 | Tokyo Electron Limited | 成膜方法及び成膜装置 |
| JP2007113103A (ja) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| US7960278B2 (en) | 2005-10-24 | 2011-06-14 | Tokyo Electron Limited | Method of film deposition |
| JP2013098519A (ja) * | 2011-11-07 | 2013-05-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080896A (ko) | 1998-11-25 |
| DE69833140D1 (de) | 2006-04-06 |
| CN1204607C (zh) | 2005-06-01 |
| CN1195188A (zh) | 1998-10-07 |
| US6153519A (en) | 2000-11-28 |
| EP0869544A3 (en) | 2000-02-02 |
| EP0869544A2 (en) | 1998-10-07 |
| KR100546943B1 (ko) | 2006-04-12 |
| EP0869544B1 (en) | 2006-01-11 |
| SG63831A1 (en) | 1999-03-30 |
| US6376371B1 (en) | 2002-04-23 |
| JP4180145B2 (ja) | 2008-11-12 |
| TW359009B (en) | 1999-05-21 |
| DE69833140T2 (de) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180145B2 (ja) | 半導体デバイス形成方法 | |
| US11587829B2 (en) | Doping control of metal nitride films | |
| US6271136B1 (en) | Multi-step plasma process for forming TiSiN barrier | |
| US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
| US6255216B1 (en) | Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition | |
| US6284316B1 (en) | Chemical vapor deposition of titanium | |
| US6326690B2 (en) | Method of titanium/titanium nitride integration | |
| JP3220034B2 (ja) | 半導体装置及びその製造方法 | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP4169383B2 (ja) | チタンと窒素を含有する薄膜の蒸着法 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| US6143362A (en) | Chemical vapor deposition of titanium | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP4065351B2 (ja) | 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法 | |
| KR100543653B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040067193A (ko) | 반도체 소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080430 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080528 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080602 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080709 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |