JP2001085436A - 拡散バリアの製造方法及び集積回路 - Google Patents

拡散バリアの製造方法及び集積回路

Info

Publication number
JP2001085436A
JP2001085436A JP2000244740A JP2000244740A JP2001085436A JP 2001085436 A JP2001085436 A JP 2001085436A JP 2000244740 A JP2000244740 A JP 2000244740A JP 2000244740 A JP2000244740 A JP 2000244740A JP 2001085436 A JP2001085436 A JP 2001085436A
Authority
JP
Japan
Prior art keywords
silicon
layer
copper
barrier
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000244740A
Other languages
English (en)
Inventor
Pin Lou Iion
ピン ルー イーオン
Yun Shuu Wei
ユン シュー ウェイ
Tsuon Hon Kii
ツォン ホン キー
A Faust Richard
エイ ファウスト リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2001085436A publication Critical patent/JP2001085436A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの相互接続層、特に銅の相互
接続層のための拡散バリアを形成すること。 【解決手段】 銅の相互接続は、薄い金属-シリコン-ナ
イトライドのキャップ（108）を伴う遷移金属-ナイトラ
イドバリア（106）を有する。遷移金属-ナイトライドバ
リア（106）は構造上に形成される。その後、バリア（1
06）はＳｉを含む環境においてアニールされ、バリア
（106）の表面にシリコンの豊富なキャップ層（108）を
形成する。その後、銅（110）が良好な接着を有するシ
リコンの豊富なキャップ層（108）上に堆積される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半導体デバ
イスの相互接続層の分野に関し、特に銅の相互接続層の
ための拡散バリアに関する。
【０００２】
【従来の技術】半導体デバイスの密度が増加するにした
がって、半導体デバイスを互いに接続するための相互接
続層に関する要求も増加している。従って、従来のアル
ミニウム金属の相互接続から銅の相互接続へ切換える要
求がある。不都合なことに、半導体の製造環境に適した
銅のエッチングは容易に利用可能でない。この銅のエッ
チング問題を解決するために、ダマシンプロセスが開発
された。
【０００３】図１を参照して、ダマシンプロセスにおい
て、ＩＭＤ１６が先ず形成される。このＩＭＤは、その
後パターン化され、エッチングされる。その後、バリア
層１４と銅のシード層が構造上に堆積される。バリア層
１４は、一般にタンタルナイトライド（タンタル窒化
物）または幾つかの他のバイナリー遷移金属ナイトライ
ドである。銅層が全構造上にシード層を用いて形成され
る。その後、この銅は化学的・機械的に研磨され(ＣＭ
Ｐ'ｄ)、図１に示されるように銅の相互接続ライン１８
を残して、ＩＭＤ１６から銅を除去する。これによっ
て、金属エッチングは避けられる。
【０００４】銅は誘電体への高い拡散性を有しているの
で、バリア層１４が必要とされる。不都合なことに、従
来の拡散バリアは銅と限られたウエット性(接着性)を有
している。これによって、ビア(バイアホール)充填中に
銅の空隙を生じ、エレクトロマイクレーション性能に負
の衝撃を与える。金属-シリコン-ナイトライド（窒化
物）は良好なウエット特性を有している。具合の悪いこ
とに、これらの金属-シリコン-ナイトライドを形成する
現在の方法は、実行困難であり、工程効率を有する膜を
生じる。
【０００５】他のアプローチは、ＴaＮの層をＴaの層と
結合することである。ＴaＮは、ＦＳＧ(fluorine-doped
silicate glass:フッ素がドープされた珪酸ガラス)に
良好な接着性を与えるが、銅には不良接着性を与える。
Ｔaは銅に良好な接着性を与えるがＦＳＧには不良接着
性を与える。不都合なことには、ＴＡＮ/Ｔaスタックが
用いられると、フッ素のドーパントはＴaＮを通して拡
散し、Ｔaと反応してＴaＦを形成する。ＴaＦは不安定
で、剥がれ落ちる傾向にある。従って、銅の相互接続用
の改良されたバリアが必要とされる。
【０００６】
【発明の概要】本発明は薄い金属-シリコン-ナイトライ
ドキャップを有する遷移金属-ナイトライドのバリアを
有する銅の相互接続である。遷移金属-ナイトライドの
バリアが構造上に形成される。その後、バリアは、シリ
コン含有環境においてアニールされ、バリアの表面にシ
リコンの豊富なキャップ層を形成する。その後、銅はシ
リコンの豊富なキャップ層上に堆積される。
【０００７】この、および他の利点は、図面と共に明細
書を参照すれば、この分野の通常の知識を有するものに
は明らかになるであろう。
【０００８】
【発明の実施の形態】本発明は、銅の相互接続層と共に
説明される。いわゆる当業者は、抵抗が著しく増大する
ことなく改良されたウエット特性が必要とされる場合、
本発明の利点は拡散バリアに適用されることを理解する
であろう。
【０００９】本発明による、拡散バリア１０６をキャッ
プするシリコンの豊富な表面層が図２に示されている。
層間誘電体(interlevel dielectric:ＩＬＤ)１０２とイ
ントラメタル誘電体(intrametal dielectric:ＩＭＤ)１
０４が半導体基体１００上に配置される。半導体基体１
００は、そこに形成されたトランジスタ(図示せず)と絶
縁構造(図示せず)を有する。半導体基体１００は、また
従来から知られている他のデバイス及び構造を有する。
半導体基体１００は、他の相互接続層(図示せず)を有し
てもよく、および/または他の相互接続層はＩＭＤ１０
４上に形成されてもよい。
【００１０】ＩＬＤ１０２とＩＭＤ１０４用の好適な材
料は従来から知られている。ＩＬＤ１０２とＩＭＤ１０
４は、同じであるかまたは異なる材料を有してもよい。
例えば、ＩＬＤ１０２とＩＭＤ１０４は、ＰＥＴＥＯＳ
(Plasma Enhanced TetraEthyOxySilan; プラズマ増強さ
れたテトラエチオキシシラン)酸化物またはキセロゲル
のような低ｋ材料、ＦＳＧ(fluorine-doped silicate g
lass: フッ素がドープされた珪酸ガラス)、ＨＳＱ(hydr
ogen silsesquioxane)、有機低ｋ材料、またはこれらの
組み合わせを有することができる。
【００１１】拡散バリア１０６はＩＬＤ１０２とＩＭＤ
１０４内に配置される。拡散バリア１０６はシリコンの
豊富なキャップ層１０８を有する遷移金属−ナイトライ
ド（窒化物）を有する。例えば、拡散層１０６はＴa-Ｓ
i-ＮまたはＷ-Ｓi-Ｎのキャップ層１０８を有するＴaＮ
またはＷＮをそれぞれ有する。銅１１０はバリア１０６
の表面層１０８上に配置される。拡散バリア１０６の遷
移金属-ナイトライド部分は低抵抗とＦＳＧのような誘
電体に対して優れたウエット性を有する。しかし、遷移
金属-ナイトライドは銅に対して不良なウエット性を有
する。一方、金属-シリコン-ナイトライドは、銅に対し
て良好なウエット性を有するが、非常に高い抵抗を有す
る。金属-シリコン-ナイトライドの薄いキャップ層１０
８と金属-ナイトライドであるバリア１０６のバルクを
有することによって、低い抵抗と銅に対する良好なウエ
ット性が得られる。
【００１２】テーブル１は銅のメタライゼーション用の
Ｔa、ＴaＮ及びＴaＳiＮの比較である。
【００１３】
【テーブル１】
【００１４】テーブル１に示されるように、ＴaＳiＮは
非晶質である。非晶質層は、それらが拡散するのに銅に
対してゲイン境界を有していないので、銅に対して良好
なバリアとなる傾向がある。銅に対する側壁アグロメレ
ーション(塊状集積)はＴaＳiＮに対して非常に良好であ
る。ＴaＮ上に銅は大きなアイランドを形成し、したが
って、エレクトロマイグレーションに対して不良な空隙
を銅の中に形成する。Ｔa上に銅は小さなアイランドを
形成し、これは良好であるが、ＴaＳiＮ上のほぼ連続的
な層程よくない。ＴaＳiＮの改良された特性は、非常に
薄い層によって達成される。従って、ＴaＳiＮの薄い表
面層は、銅に対する良好な接着性を与えるために必要と
される全てである。
【００１５】本発明による、拡散バリアを形成する方法
は、図３(A)-(E)を参照して説明される。図３(A)を参照
すると、半導体基体１００には、ＩＬＤ１０２とＩＭＤ
１０４が形成される。これは、この分野において知られ
ている絶縁構造、トランジスタ及び他の所望のデバイス
の形成を含む。ＩＬＤ１０２とＩＭＤ１０４を形成する
好適な方法は公知である。ＩＬＤ１０２とＩＭＤ１０４
は同じか、または異なる材料を有する。例えば、ＩＬＤ
１０２とＩＭＤ１０４は、ＰＥＴＥＯＳ(Plasma Enhanc
ed TetraEthyOxySilan; プラズマ増強されたテトラエチ
オキシシラン)酸化物またはキセロゲルのような低ｋ材
料、ＦＳＧ(fluorine-doped silicateglass: フッ素が
ドープされた珪酸ガラス)、ＨＳＱ(hydrogen silsesqui
oxane)、有機低ｋ材料、またはこれらの組み合わせを有
することができる。ＩＭＤ１０４は、第１の相互接続層
またはそれにづづく相互接続層の一部であることができ
る。
【００１６】図３(B)を参照すると、トレンチ１２０が
ＩＭＤ１０４にエッチングされる。もし、ビアが必要と
され、既に形成されていなければ、二重のダマシンプロ
セスがＩＭＤ１０４のトレンチとＩＬＤ１０２のビアの
双方を形成するために用いられる。もし、ビア接続が既
に作られていれば、トレンチ１２０のみがエッチングさ
れる。
【００１７】次に、図３(C)に示されるように、拡散バ
リア１０６がＩＭＤ１０４の表面上とトレンチ１２０の
表面上に形成される。拡散層１０６は、もし、ビア接続
が既に形成されていなければ、またビア１２２の表面上
に形成される。拡散層１０６は遷移金属-ナイトライド
を有する。例えば、拡散層１０６は、ＴａＮ、ＴiＮ、
ＷＮ、またはＭoＮを有することができる。拡散層１０
６の厚さは、５０-５００Åのオーダーである。トレン
チとビアの側壁上に十分なバリアを与えるために、コン
フォーマルな堆積プロセスが必要である。一例として、
拡散バリア１０６は、熱ＣＶＤ(chemical vapor deposi
tion: 化学気相堆積)プロセスまたはイオン化されたス
パッタリングプロセスを用いて堆積される。
【００１８】図３(D)を参照すると、シリコンの豊富な
キャップ層１０８が拡散バリア１０６の表面に形成され
る。シリコンの豊富なキャップ層１０８は、シリコンを
含有する環境で拡散バリア１０６をアニーの支配下に置
くことによって形成することができる。アニール中に使
用するガスの例示としては、シラン(ＳiＨ4)、Ｓi
2Ｈ 6、Ｓi(ＣＨ3)4を含む。シリコンは低温(例えば、３
６０℃のオーダー)で分解し、拡散バリア１０６の表面
へ含有される。この低温アニールは、バリア１０６の表
面の薄い層にシリコンを含み、シリコンの豊富なキャッ
プ層１０８を形成する。シリコンは膜のバルクへは含ま
れない。シリコンの豊富なキャップ層１０８は５-２０
Åのオーダーの厚さを有する。
【００１９】シリコンの豊富なキャップ層１０８は、拡
散バリア１０６の銅の接着特性を改善する。シリコンの
含有はほぼ表面に限られるので、シリコンの豊富なキャ
ップ層１０８はバリア１０６の抵抗を著しく害すること
がない。シリコンの豊富なキャップ層１０８を有するバ
リア１０６を形成するプロセスは容易に実現できる。そ
のプロセスは簡単なアニールステップと合体された現在
のバリア技術に基づいている。
【００２０】図３(E)を参照すると、銅層１１０がバリ
ア層１０６のシリコンの豊富なキャップ層１０８上に形
成される。この銅層１１０は先ず銅のシード層を形成
し、その後残りの銅を堆積するために、電気メッキプロ
セスを用いて形成されることができる。シリコンの豊富
なキャップ層１０８におけるシリコンは境界面に銅-シ
リサイドを形成する。この銅-シリサイドは、更に接着
性を向上する。
【００２１】銅層１１０とバリア層１０６は、その後、
例えばＣＭＰ(chemical-mechanicalpolish: 化学的・機
械的研磨)によって除去され、図２に示されるように、
ＩＭＤ１０４と共に実質的に平にされる。
【００２２】遷移金属-ナイトライド上にシリコンの豊
富なキャップ層を形成することの容易性は、図４と図５
に示される。図４は、ＳiＨ4アニールを伴うＷＮ膜のた
めのスパッタリング時間と膜組成のＸＰＳ深さのプロフ
ィールである。ＷＮ膜がシリコン基板上に堆積され、そ
の後３６０℃のサセプタ温度でＳiＨ4中でアニールを行
なった。シリコンの著しいレベルが膜の表面にだけにと
り込まれる。ＸＰＳ深さのプロフィールは、スパッタリ
ング時間の最初の５分内にはシリコンが存在することを
示している。スパッタリング時間は、表面がゆっくり除
去されるに従って深さを示している。３０分後の交点
は、ＷＮが堆積されたシリコン基板を示している。
【００２３】図５は、ＳiＨ4アニールを伴うＴiＮに対
する同様なＸＰＳグラフである。ＴiＮ膜がシリコン基
板上に堆積され、その後その後３６０℃のサセプタ温度
でＳiＨ4中でアニールを行なった。再び、シリコンが膜
の表面だけに取り込まれる。ＸＰＳ深さのプロフィール
は、スパッタリング時間の最初の僅かな間はシリコンが
存在することを示している。８分後の交点は、ＴiＮが
堆積されたシリコン基板を示している。
【００２４】シリコンの豊富なキャップ層１０８を有す
る拡散バリア１０６は、最初の、ありはそれにづづく銅
の相互接続層へ適用することができる。さらに、それ
は、１つの、幾つかの、または全ての銅の相互接続層へ
適用することができる。
【００２５】本発明は、図示された実施の形態を参照し
て説明されたが、この説明は限定した意味に解されるこ
とを意図していない。本発明の他の実施の形態ばかりで
なく、実施例のいろいろな変更、組み合わせは、この説
明を参照すれば当業者にとって明らかであろう。従っ
て、請求項は全ての変更や実施の形態を含むことを意図
している。
【００２６】以上の記載に関連して、以下の各項を開示
する。 （１） 拡散バリアの製造方法であって、遷移金属ナイ
トライド膜を形成するステップと、シリコン含有環境で
前記遷移金属ナイトライド膜をアニーリングし、前記遷
移金属ナイトライド膜の表面にシリコンの豊富なキャッ
プ層を形成するステップとを有することを特徴とする拡
散バリアの製造方法。 （２） 前記遷移金属ナイトライド膜はＴa、ＴiＮ、Ｗ
Ｎ、またはＭoＮを有することを特徴とする前記(１)に
記載の方法。 （３） 前記アニーリングのステップは３６０℃のオー
ダーでシランを用いて行なわれることを特徴とする善意
(１)に記載の方法。 （４） 前記シリコンの豊富なキャップ層は５-２０Å
のオーダーの厚さを有することを特徴とする前記(１)に
記載の方法。 （５） 前記アニーリンのステップはＳiＨ4またはＳi2
Ｈ6を用いて行なわれることを特徴とする前記(１)に記
載の方法。 （６） 前記アニーリンのステップはＳi（ＣＨ3）4を
用いて行なわれることを特徴とする前記(１)に記載の方
法。 （７） 集積回路であって、誘電体層と、前記誘電体層
内に配置された拡散バリア層と、前記拡散バリア層は、
その表面にシリコンの豊富なキャップ層を有し、前記シ
リコンの豊富なキャップ層に隣接して配置された銅層
と、を有することを特徴とする集積回路。 （８） 前記拡散バリアは遷移金属ナイトライドを有す
ることを特徴とする前記(７)に記載の集積回路。 （９） 前記シリコンの豊富なキャップ層は遷移金属シ
リコンナイトライドを有することを特徴とする前記(７)
に記載の集積回路。 （10） 前記シリコンの豊富なキャップ層は５-２０Å
のオーダーの厚さを有することを特徴とする前記(７)に
記載の集積回路。 （11） 前記拡散バリアはＴaＮ、ＴiＮ、ＷＮ、または
ＭoＮを有することを特徴とする前記(７)に記載の集積
回路。 （12） 前記拡散バリアはＷＮを有することを特徴とす
る前記(７)に記載の集積回路。 （13） 銅の相互接続は、薄い金属-シリコン-ナイトラ
イドのキャップ（108）を伴う遷移金属-ナイトライドバ
リア（106）を有する。遷移金属-ナイトライドバリア
（106）は構造上に形成される。その後、バリア（106）
はＳｉを含む環境においてアニールされ、バリア（10
6）の表面にシリコンの豊富なキャップ層（108）を形成
する。その後、銅（110）が良好な接着を有するシリコ
ンの豊富なキャップ層（108）上に堆積される。
【図面の簡単な説明】
【図１】従来の銅の相互接続層の断面図である。
【図２】本発明によるシリコンの豊富なキャップ層と共
に拡散層を有する銅の相互接続層の断面図である。
【図３】(Ａ)-(Ｅ)は、本発明による製造のいろいろな
段階における図２の相互接続の断面図である。
【図４】ＳｉＨ4を有するＷＮ膜のアニールのＸＰＳグ
ラフである。
【図５】ＳｉＨ4を有するＴiＮ膜のアニールのＸＰＳグ
ラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイ ユン シュー アメリカ合衆国 テキサス州 75243 ダ ラス フォレスト レーン 9689 アパー トメント 1308 (72)発明者 キー ツォン ホン アメリカ合衆国 テキサス州 75243 ダ ラス フォレスト レーン 9601 アパー トメント 521 (72)発明者 リチャード エイ ファウスト アメリカ合衆国 テキサス州 78745 オ ースチン ブロディー レーン 6607 ア パートメント 514

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 拡散バリアの製造方法であって、 遷移金属ナイトライドの膜を形成するステップと、 シリコン含有環境で前記遷移金属ナイトライドの膜をア
    ニーリングし、前記遷移金属ナイトライドの膜の表面に
    シリコンの豊富なキャップ層を形成するステップとを有
    することを特徴とする拡散バリアの製造方法。
  2. 【請求項２】 集積回路であって、 誘電体層と、 前記誘電体層内に配置された拡散バリア層と、前記拡散
    バリア層は、その表面にシリコンの豊富なキャップ層を
    有し、 前記シリコンの豊富なキャップ層に隣接して配置された
    銅層と、を有することを特徴とする集積回路。
JP2000244740A 1999-08-27 2000-08-11 拡散バリアの製造方法及び集積回路 Abandoned JP2001085436A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15099699P 1999-08-27 1999-08-27
US60/150996 1999-08-27

Publications (1)

Publication Number Publication Date
JP2001085436A true JP2001085436A (ja) 2001-03-30

Family

ID=22536886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000244740A Abandoned JP2001085436A (ja) 1999-08-27 2000-08-11 拡散バリアの製造方法及び集積回路

Country Status (3)

Country Link
US (2) US6680249B2 (ja)
JP (1) JP2001085436A (ja)
TW (1) TW472350B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875169B1 (ko) 2007-07-26 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
JP2010245495A (ja) * 2008-07-03 2010-10-28 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
JP2003218201A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10234952B3 (de) * 2002-07-31 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einem Graben, insbesondere zur Verwendung bei der Herstellung eines Grabenkondensators
US6861350B1 (en) * 2003-06-19 2005-03-01 Advanced Micro Devices, Inc. Method of manufacturing semiconductor device comprising silicon-rich tasin metal gate electrode
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7215000B2 (en) * 2004-08-23 2007-05-08 Texas Instruments Incorporated Selectively encased surface metal structures in a semiconductor device
US7534732B1 (en) 2006-02-17 2009-05-19 Spansion Llc Semiconductor devices with copper interconnects and composite silicon nitride capping layers
US8211794B2 (en) * 2007-05-25 2012-07-03 Texas Instruments Incorporated Properties of metallic copper diffusion barriers through silicon surface treatments
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
US20120273948A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
US11041865B2 (en) 2015-02-20 2021-06-22 The Johns Hopkins University Biomarkers of myocardial injury
JP2018049915A (ja) * 2016-09-21 2018-03-29 マイクロン テクノロジー， インク． 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358328B2 (ja) 1994-10-27 2002-12-16 ソニー株式会社 高融点金属膜の成膜方法
US5614437A (en) * 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5736192A (en) 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US5705442A (en) * 1995-10-27 1998-01-06 Vanguard International Semiconductor Corporation Optimized tungsten contact plug process via use of furnace annealed barrier layers
US6017818A (en) * 1996-01-22 2000-01-25 Texas Instruments Incorporated Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
JP3323055B2 (ja) 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
US5913147A (en) 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6037013A (en) 1997-03-06 2000-03-14 Texas Instruments Incorporated Barrier/liner with a SiNx-enriched surface layer on MOCVD prepared films
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US6001730A (en) 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6093966A (en) 1998-03-20 2000-07-25 Motorola, Inc. Semiconductor device with a copper barrier layer and formation thereof
US6214731B1 (en) 1998-03-25 2001-04-10 Advanced Micro Devices, Inc. Copper metalization with improved electromigration resistance
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US6365511B1 (en) 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875169B1 (ko) 2007-07-26 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
JP2010245495A (ja) * 2008-07-03 2010-10-28 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
US20020192950A1 (en) 2002-12-19
US20020180044A1 (en) 2002-12-05
TW472350B (en) 2002-01-11
US6680249B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
KR100347743B1 (ko) 무기 장벽 박막의 부착성 증대 방법
CN100442474C (zh) 制造半导体器件的方法
US6348407B1 (en) Method to improve adhesion of organic dielectrics in dual damascene interconnects
US8178437B2 (en) Barrier material and process for Cu interconnect
US7132363B2 (en) Stabilizing fluorine etching of low-k materials
US6960522B2 (en) Method for making damascene interconnect with bilayer capping film
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
KR101059968B1 (ko) 장벽층 접착이 개선된 배선들
US20020089063A1 (en) Copper dual damascene interconnect technology
US20070085209A1 (en) Anchored damascene structures
KR20010109281A (ko) 마이크로일렉트로닉 구조
US6905964B2 (en) Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
US6576543B2 (en) Method for selectively depositing diffusion barriers
JP2001085436A (ja) 拡散バリアの製造方法及び集積回路
KR100541185B1 (ko) 캡핑막을 포함하는 층간절연막 및 이를 포함하는 금속배선형성 방법
JP2002334926A (ja) 微細構造のための金属化を容易にする犠牲層の使用
KR100703968B1 (ko) 반도체 소자의 배선 형성 방법
US20020048926A1 (en) Method for forming a self-aligned copper capping diffusion barrier
JP2002203899A (ja) 銅相互接続構造の形成方法
US6576545B1 (en) Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
US7655555B2 (en) In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
US20040082169A1 (en) Deposition of barrier metal in damascene interconnects using metal carbonyl
EP1249867A2 (en) A metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface
US7309651B2 (en) Method for improving reliability of copper interconnects
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070704

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081211