CN102569182B

CN102569182B - 接触孔及其制作方法、半导体器件

Info

Publication number: CN102569182B
Application number: CN201210051721.6A
Authority: CN
Inventors: 汪洋
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-03-01
Filing date: 2012-03-01
Publication date: 2016-07-06
Anticipated expiration: 2032-03-01
Also published as: CN102569182A

Abstract

一种接触孔的制作方法，包括：提供半导体衬底；在所述半导体衬底的源区、漏区及栅极上淀积BPSG介质层；在所述介质层内形成分别暴露源区、漏区及栅极表面的第一沟槽、第二沟槽与第三沟槽；在第一至第三沟槽内依次形成Ti金属层、TiN扩散阻挡层，其中，TiN扩散阻挡层通过N2与Ar的混合气体与Ti靶材进行物理气相沉积生成；对所述半导体衬底进行快速热退火以形成Ti的金属硅化物；在所述TiN扩散阻挡层上形成填充各自沟槽的金属层。此外，本发明还提供了上述方法形成的接触孔及包含该接触孔的半导体器件。采用本发明的技术方案，可以达到在退火过程中，该BPSG介质层内不易出现裂痕。

Description

接触孔及其制作方法、半导体器件

技术领域

本发明涉及接触孔、接触孔的制作方法，及包含该接触孔的半导体器件。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术常用的一种方法。目前，金属层与衬底间的导通是通过接触孔结构实现的。

接触孔结构的形成目的是在有源区形成金属接触。该金属接触可以使硅和随后淀积的导电材料更加密切的结合起来，从而降低接触电阻。钛(Ti)是做金属接触的理想材料，钛的电阻很低，同时可以与硅能发生充分反应生成钛的硅化物。Ti和介质层(二氧化硅)不发生反应，因而这两种物质不会发生化学键合和物理聚集。

然而，本发明人发现，在介质层选择BPSG时，在对该具有该接触孔的半导体衬底进行退火以形成钛的硅化物时，介质层BPSG由于与导电材料存在应力差别，导致该介电层内经常出现一些裂痕1(crack)，其SEM测试结果如图1所示，该裂痕1会影响该BPSG介质层的绝缘性，导致该接触孔漏电，不利于半导体器件的性能。

有鉴于此，实有必要提出一种新的接触孔的形成方法，以解决上述问题。

发明内容

本发明实现的目的是提供一种接触孔的形成方法，从而在包覆接触孔的介质层选择BPSG时，在对该具有该接触孔的半导体衬底进行退火时，避免介质层BPSG内出现裂痕。

为实现上述目的，本发明提供的一种接触孔的制作方法，所述制作方法包括：

提供半导体衬底，所述半导体衬底上形成有包括源区、漏区及栅极的MOS晶体管；

在所述源区、漏区及栅极上淀积介质层，所述介质层材质为BPSG；

在所述介质层内形成分别暴露源区、漏区及栅极表面的第一沟槽、第二沟槽与第三沟槽；

在所述第一沟槽、第二沟槽与第三沟槽内依次形成Ti金属层、TiN扩散阻挡层，其中，TiN扩散阻挡层通过N₂与Ar的混合气体与Ti靶材进行物理气相沉积生成；

对所述半导体衬底进行快速热退火以形成Ti的金属硅化物；

在所述TiN扩散阻挡层上形成填充各自沟槽的金属层。

可选地，通入的N₂与Ar的比例根据TiN中Ti与N含量比调节。

可选地，通入的N₂与Ar的比例的范围为：2.5∶1到3.5∶1。

可选地，通入N₂与Ar的混合气体与Ti金属进行反应步骤中，功率范围为：3000W-5000W。

可选地，所述快速热退火工艺的温度范围为：600℃～800℃。

可选地，形成Ti金属层通过Ar轰击Ti靶材进行物理气相沉积生成。

可选地，所述MOS晶体管为沟槽MOS晶体管。

此外，本发明还提供了上述任一方法形成的接触孔及包含该接触孔的半导体器件。

本发明的接触孔的形成方法为：在BPSG介质层内的暴露源区、漏区及栅极表面的第一沟槽、第二沟槽与第三沟槽内依次形成Ti金属层、TiN扩散阻挡层，其中，TiN扩散阻挡层通过N₂与Ar的混合气体与Ti靶材进行物理气相沉积生成；通过改变TiN的应力特性达到在为生成Ti的硅化物所进行的退火过程中，该BPSG介质层内不易出现裂痕。

附图说明

通过参照附图更详细地描述示范性实施例，以上和其它的特征以及优点对于本领域技术人员将变得更加明显，附图中：

图1是现有接触孔在退火过程后BPSG介质层内出现裂痕的SEM图。

图2是本发明实施例一提供的接触孔的形成方法的流程图。

图3至图5是按照图2流程形成的中间结构示意图。

图6是按照图2流程形成的最终结构示意图。

图7是本发明实施例一提供的接触孔在退火过程后的SEM图。

图8至图11是本发明实施例二提供的接触孔的形成方法中的结构示意图。

具体实施方式

在下文将参照附图更全面地描述示例性实施例；然而，它们可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻和完整，并将本发明的范围充分传达给本领域技术人员。

在附图中，为了示出的清晰，层和区的尺寸及相对尺寸可以被夸大。应当理解，当称一层或元件在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者还可以存在插入的层。此外，应当理解，当称一层在另一层“下”时，它可以直接在另一层下，或者还可以存在一个或多个插入的层。此外，还应当理解，当称一层在两个层“中间”时，它可以是这两个层之间的唯一的层，或者还可以存在一个或多个插入的层。相同的附图标记始终指代相同的元件。

应当理解，当称一元件或层在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在插入的元件或层。相反，当称一元件“直接”在另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在插入的元件或层。相同的附图标记指代相同的元件。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。

应当理解，虽然这里可以使用术语第一、第二、第三等描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域，层或部分可以被称为第二元件、组件、区域、层或部分而不背离示例性实施例的教导。

为便于描述此处可以使用诸如“上(upper)”等的空间相对性术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间相对性术语是用来概括除附图所示取向之外器件在使用或操作中的不同取向。器件可以另外地取向(旋转90度或在其它取向)。

这里所用的术语仅仅是为了描述特定示例性实施例，并非要限制示例性实施例。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它的特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。

这里参照截面图描述示例性实施例，这些截面图为理想化示例性实施例(和中间结构)的示意图。因而，举例来说，由制造技术和/或公差引起的插图形状的变化是可能发生的。因此，示例性实施例不应被解释为限于此处示出的区域的特定形状，而是包括由倒如制造引起的形状偏差在内。例如，图示为矩形的注入区域将通常具有圆形或弯曲的特征和/或在其边缘处的注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。类似地，由注入形成的埋入区域可以导致在埋入区域与注入穿过其发生的表面之间的区域中的一些注入。因此，附图中示出的区域实质上是示意性的，它们的形状并非要示出器件区域的真实形状，也并非要限制示例性实施例的范围。

除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。还应当理解，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。

正如背景技术所述，在包覆接触孔的介质层选择BPSG时，在对该具有该接触孔的半导体衬底进行退火时，介质层BPSG由于与该接触孔内填充的导电材质存在应力差别，导致该介电层内经常出如图1所示的裂痕1(crack)，该裂痕1会影响该BPSG介质层的绝缘性，导致该接触孔漏电。

针对上述问题，以下通过实施例一与实施例二进行详细介绍本发明提供的接触孔的形成方法。

实施例一

本实施例一以常用的MOS晶体管结构为例，以下结合图2所示的流程图，详细介绍本实施例一提供的接触孔的形成方法，从而解决上述问题。

如图3所示，首先，执行步骤S11，提供半导体衬底10，该提供的半导体衬底10形成有MOS晶体管结构，具体地，该MOS结构包括定义出的源区11、漏区12，以及源区11与漏区12之间的沟道区(未标示)上依次形成的栅极介质层13、栅极14。

本实施例一中，该半导体衬底10为硅。

如图4所示，接着，执行步骤S12，在源区11、漏区12及栅极14上分别淀积介质层16、15并进行CMP工艺。该介质层16、15的材质为BPSG。

其它实施例中，本步骤中源区11、漏区12及栅极14上的介质层可以在一步工艺中淀积完成。

仍参照图4所示，执行步骤S13，然后利用光刻、刻蚀工艺去除对应接触孔处的介质层16、15直至露出源区11、漏区12表面及栅极14表面，以形成第一沟槽17、第二沟槽18、第三沟槽19。

本步骤中，光刻、刻蚀工艺为现有工艺，具体工艺参数采用现有的参数。

如图5所示，执行步骤S14，在第一沟槽17、第二沟槽18、第三沟槽19内依次形成Ti金属层20、TiN扩散阻挡层21。

本步骤的实现方法为：在介质层16、15及形成在介质层16、15内的第一沟槽17、第二沟槽18、第三沟槽19上依次形成Ti金属层20、TiN薄膜，之后CMP去除各沟槽外的Ti金属层20、TiN扩散阻挡层21。

该Ti金属层20的形成步骤包括：利用惰性气体，例如Ar气轰击Ti靶材。

在该TiN扩散阻挡层21的形成过程中，除了利用惰性气体轰击Ti靶材外，还通入N₂，通入的N₂与被轰击产生的Ti等离子体进行反应生成TiN扩散阻挡层21。为提高工艺的兼容性，该惰性气体也可选用Ti金属层20形成步骤中的Ar气。上述Ti金属层20、TiN扩散阻挡层21在一个溅镀室形成，工艺具有兼容性，节省了成本。

本发明人发现，通过该方法形成的TiN扩散阻挡层21的应力与BPSG介质层16、15的应力匹配，因而不易在后续退火工艺中造成裂痕的产生。

扩散阻挡层21的基本功能是阻挡金属离子扩散入介质层16、15。现有工艺中，为改善扩散阻挡层21的性能，一般通过提高扩散阻挡层21的厚度来实现。而本步骤中，为进一步提高TiN扩散阻挡层21的应力与BPSG介质层16、15的应力匹配程度，不是通过对厚度的调节，而采取对通入的N₂与Ar的比例进行调节，该调节根据需要的TiN中Ti与N含量比调节。但是，随着氮的比例增大，该TiN扩散阻挡层21的导电性变差，不利于接触结构的电学性能，行业内普遍认为TiN作为扩散阻挡层21使用时，需要较大的钛的比例。然而，本发明人发现，N的含量越高，应力越小，这有利与BPSG介质层16、15的应力匹配。本发明人发现，通入的N₂与Ar的比例的范围为：2.5∶1-3.5∶1，形成的TiN的导电性和应力性能较佳。

此外，本步骤中，需要对轰击靶材的功率进行控制，一般认为，大的轰击功率形成TiN膜的速率快，且成膜均一性也好，例如钛靶材供应商提供的最佳轰击功率8000W。然而，本发明人发现，功率过大会导致TiN应力增大，这会导致BPSG介质层出现裂痕。功率过小会导致形成的TiN扩散阻挡层的均一性变差，针对上述问题，本发明人发现：功率范围为3000W-5000W较佳。

仍参照图5所示，执行步骤S15，对该包含该接触孔的半导体衬底10进行退火，以使得Ti金属层20与接触的硅，即各沟槽底部形成钛的硅化物，以降低接触孔的接触电阻。本步骤中，形成的钛的硅化物为TiSi₂。

由于半导体器件的尺寸越来越小，各关键尺寸(CD)也相应减小，高温退火会导致该器件中的金属结构中的原子向介质层中扩散，不利用于器件的性能。此外，该退火工艺也会导致源区11、漏区12中注入的离子向沟道中扩散，加剧短沟道效应。本发明人发现，对于Ti硅化物的形成，所述快速热退火工艺的温度范围为：600℃～800℃时，可以避免上述问题。

之后，参照图6所示，执行步骤S16，在TiN扩散阻挡层21上形成填充第一沟槽17、第二沟槽18、第三沟槽19的金属层22，CMP去除各沟槽外的金属层22。

该金属层22的材质可以为铜或钨或铝。

为验证本发明的效果，对该BPSG介质层进行SEM测试，其结果如图7所示。可以看出，经过上述方法形成的接触孔，其中无裂痕出现。

此外，本实施例一还提供了上述任一方法形成的接触孔及包含该接触孔的半导体器件。

实施例二

近年来，为了降低功率型MOSFET器件的导通电阻，行业内提出了沟槽型半导体器件(TrenchMOSFET)。以下以该沟槽型MOS晶体管为例，介绍本实施例二提供的接触孔的形成方法。

如图8所示，首先，执行步骤S21，提供半导体衬底，该提供的半导体衬底形成有沟槽型MOS结构，具体地，该沟槽型MOS结构包括N型半导体硅衬底30，以及该N型衬底30的同型外延层31(即也为N型)，该外延层31中形成有沟槽，该沟槽两边定义出两个源区32；该沟槽内依次填充有绝缘层33及多晶硅34，该绝缘层33为栅极绝缘层，该多晶硅34为栅极，该沟槽型MOS结构的漏极由N型衬底30充当。

如图9所示，接着，执行步骤S22，在源区32、栅极34及漏区30上分别淀积介质层36、35并进行CMP工艺。该介质层36、35的材质为BPSG。

仍参照图9所示，执行步骤S23，然后利用光刻、刻蚀工艺去除对应接触孔处的介质层36、35直至露出源区32、漏区30表面及栅极34表面，以形成第一沟槽37、第二沟槽38、第三沟槽39。

如图10所示，执行步骤S24，在第一沟槽37、第二沟槽38、第三沟槽39内依次形成Ti金属层40、TiN扩散阻挡层41。

本步骤的实现方法可以为：在介质层36、35及形成在介质层36、35内的第一沟槽37、第二沟槽38、第三沟槽39上形成Ti金属层40、TiN扩散阻挡层41，之后CMP去除各沟槽外的Ti金属层40、TiN扩散阻挡层41来实现。

与实施例一相同，该Ti金属层40后续用于与硅衬底、栅极34、源区32作用形成金属硅化物，以降低接触孔的接触电阻。该Ti金属层40的形成步骤包括：利用惰性气体，例如Ar气轰击Ti靶材。该TiN扩散阻挡层41的形成方法除了利用惰性气体轰击Ti靶材外，还通入N₂，通入的N₂与被轰击产生的Ti等离子体进行反应生成TiN扩散阻挡层。为提高工艺的兼容性，该惰性气体也可选用Ti金属层40形成步骤中的Ar气。本发明人发现，通过该方法形成的TiN扩散阻挡层41的应力与BPSG介质层36、35的应力匹配，因而不易在后续退火工艺中造成裂痕的产生。

本步骤的实施工艺参数与实施例一步骤S14相同，在此不再赘述。

仍参照图10所示，执行步骤S25，对该包含该接触孔的半导体衬底进行退火，以使得Ti金属层40与接触的硅形成钛的硅化物。本步骤的实施工艺参数与实施例一步骤S15相同，在此不再赘述。

之后，参照图11所示，执行步骤S26，在TiN扩散阻挡层41上形成填充第一沟槽37、第二沟槽38、第三沟槽39的金属层42，CMP去除各沟槽外的金属层42。

该金属层42的材质可以为铜或钨或铝。

本步骤的实施工艺参数与实施例一步骤S16相同，在此不再赘述。

本实施例二中的沟槽MOS晶体管相对于实施例一中的普通MOS晶体管结构，具有易实现大规模集成的特性。然而，金属层42为铝材质时，铝易扩散进入硅衬底，形成大量铝硅化合物，该铝硅化合物的导电性可以与导体的性能媲美，造成半导体衬底由栅极34控制源区32与漏区30导通变为完全电导通，致使MOS结构失效，且由于集成程度高，若一个沟槽MOS出现失效，会影响其它沟槽MOS功能的实现。为避免铝扩散进入硅衬底，针对实施例二中的沟槽MOS晶体管，形成的TiN扩散阻挡层41厚度大于普通的MOS结构。在该层41厚度较大的情况下，热退火过程中，若TiN扩散阻挡层41的应力与BPSG介质层36、35的应力不匹配，更易造成介质层36、35出现裂痕。因而，对于沟槽MOS，上述避免裂痕出现的方案更有意义。

此外，本实施例二还提供了上述任一方法形成的接触孔及包含该接触孔的半导体器件。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种接触孔的制作方法，其特征在于，包括：

在所述第一沟槽、第二沟槽与第三沟槽内依次形成Ti金属层、TiN扩散阻挡层，其中，TiN扩散阻挡层通过N₂与Ar的混合气体与Ti靶材进行物理气相沉积生成以使其应力与BPSG介质层应力匹配，通入的N₂与Ar的比例的范围为：2.5:1到3.5:1；

对所述半导体衬底进行快速热退火以形成Ti的金属硅化物；

在所述TiN扩散阻挡层上形成填充各自沟槽的金属层。

2.根据权利要求1所述的制作方法，其特征在于，通入的N₂与Ar的比例根据TiN中Ti与N含量比调节。

3.根据权利要求1所述的制作方法，其特征在于，N₂与Ar的混合气体与Ti靶材进行物理气相沉积步骤中，功率范围为：3000W-5000W。

4.根据权利要求1所述的制作方法，其特征在于，所述快速热退火工艺的温度范围为：600℃～800℃。

5.根据权利要求1所述的制作方法，其特征在于，所述Ti金属层通过Ar轰击Ti靶材进行物理气相沉积生成。

6.根据权利要求1所述的制作方法，其特征在于，所述MOS晶体管为沟槽MOS晶体管。

7.一种接触孔，其特征在于，由上述权利要求1至6中任一项所述的制作方法形成。

8.一种半导体器件，其特征在于，包含权利要求7所述的接触孔。