CN104299941B - 接触插塞及其制造方法 - Google Patents

接触插塞及其制造方法 Download PDF

Info

Publication number
CN104299941B
CN104299941B CN201310305414.0A CN201310305414A CN104299941B CN 104299941 B CN104299941 B CN 104299941B CN 201310305414 A CN201310305414 A CN 201310305414A CN 104299941 B CN104299941 B CN 104299941B
Authority
CN
China
Prior art keywords
barrier layer
contact plunger
opening
manufacture method
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310305414.0A
Other languages
English (en)
Other versions
CN104299941A (zh
Inventor
吴鹏飞
詹益综
高志明
廖友成
庄文仁
吴荣根
钱奂宇
郭庭佑
林素珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201310305414.0A priority Critical patent/CN104299941B/zh
Publication of CN104299941A publication Critical patent/CN104299941A/zh
Application granted granted Critical
Publication of CN104299941B publication Critical patent/CN104299941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种接触插塞及其制造方法，包括：提供一硅基板，其具有至少一开口；于开口内顺应性形成一钛层；于开口内的钛层上顺应性形成一第一阻障层；对钛层及第一阻障层实施一快速热处理；以及在实施该快速热处理之后，于开口内的第一阻障层上顺应性形成一第二阻障层。本发明能够避免造成氮化钛层破裂而在开口底部角落形成裂缝，而使接触插塞内的导电材料穿过氮化钛层的裂缝扩散至外部，形成电晶体的漏电路径，导致电晶体漏电流增加的情况出现。

Description

接触插塞及其制造方法
技术领域
本发明有关一种积体电路装置制造技术，且特别有关一种接触插塞及其制造方法。
背景技术
沟渠式金氧半场效电晶体(trench metal-oxide-semiconductor field effecttransistor,Trench MOSFET)为一常见的半导体功率装置，其具有高耐压能力、低导通电阻、大导通电流等优点。不同于平面式半导体功率装置，在沟渠式金氧半场效电晶体中，需在硅基板内形成一或多个接触插塞，以作为电晶体与外部的电连接。上述的接触插塞制造方法包括在开口内沉积钛层及氮化钛层，其用以防止接触插塞内的导电材料扩散至外部及提供导电材料良好的黏着。之后，实施一快速热处理(rapid thermal process,RTP)，以使钛层与硅基板反应形成钛硅化物，此有助于降低接触插塞的接触电阻。接着，沉积一导电层以填满开口，完成接触插塞的制作。
然而，在上述接触插塞制造方法中，在实施快速热处理时，因开口侧壁与底部形成钛硅化物的速率不一，开口底部角落的氮化钛层因而受到来自下方钛层的应力挤压，造成氮化钛层破裂而在开口底部角落形成裂缝。接触插塞内的导电材料因此可穿过氮化钛层的裂缝扩散至外部，而形成电晶体的漏电路径，导致电晶体漏电流增加。此外，若接触插塞制造方法中有使用到含氟的气源(例如六氟化钛(WF6))，当中的氟离子可穿过氮化钛层的裂缝与硅基板反应，而造成接触插塞角落处硅材质的损耗(Siloss)。
因此，业界亟需新颖的接触插塞制造方法，以期能解决或减轻上述问题。
发明内容
本发明解决的技术问题是提供一种接触插塞及其制造方法，避免造成氮化钛层破裂而在开口底部角落形成裂缝，而使接触插塞内的导电材料穿过氮化钛层的裂缝扩散至外部，形成电晶体的漏电路径，导致电晶体漏电流增加的情况出现。
本发明的技术解决方案是：
本发明的实施例揭示一种接触插塞的制造方法，包括：提供一硅基板，其具有至少一开口；通过该开口，于该开口底部的该硅基板内形成一掺杂区；于开口内顺应性形成一钛层；于开口内的钛层上顺应性形成一第一阻障层；对钛层及第一阻障层实施一快速热处理；以及在实施快速热处理之后，于开口内的第一阻障层上顺应性形成一第二阻障层，该第二阻障层延伸进入位于该开口底部角落的该第一阻障层内。
本发明的另一实施例揭示一种接触插塞，包括：一硅基板，其具有至少一开口及具有一掺杂区位于该开口底部的该硅基板内；一钛层，顺应性形成于开口内；一第一阻障层，顺应性形成于开口内的钛层上；以及一第二阻障层，顺应性形成于开口内的第一阻障层上及延伸进入位于该开口底部角落的该第一阻障层内。
由以上说明得知，本发明确实具有如下的优点：
本发明的接触插塞及其制造方法，使得第一阻障层在快速热处理期间所产生的裂缝可藉由后续形成的第二阻障层进行填补，此可避免硅基板内的积体电路装置在接触插塞底部角落处形成漏电路径，故其漏电流可大幅降低。此外，本实施例的接触插塞可避免当接触插塞在制造过程中使用到含氟气源时，氟离子穿过阻障层裂缝，造成接触插塞底部角落硅基材损耗的情况。
附图说明
图1A至1E为根据本发明一实施例的接触插塞制造方法剖面示意图。
主要元件标号说明：
10 硅基板
12 开口
14 钛层
16 第一阻障层
18 快速热处理
20 第二阻障层
22 金属层
具体实施方式
以下说明本发明实施例的接触插塞制造方法及接触插塞的结构。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。在图式中，实施例的形状或是厚度可扩大或简化，以求清楚表示。再者，附图中未绘示或描述的部件，为所属技术领域中具有通常知识者所公知的形式。
图1E为根据本发明实施例的接触插塞剖面示意图。请参照图1E，在本实施例中，接触插塞包括具有至少一开口12的一硅基板10、一钛层14、一第一阻障层16及一第二阻障层20。其中钛层14顺应性形成于开口12内，第一阻障层16顺应性形成于开口12内的钛层14上，且第二阻障层顺应性形成于开口12内的第一阻障层16上。在一实施例中，金属层22形成于第二阻障层20上，以填满开口12。
图1A至1E为根据本发明一实施例的接触插塞制造方法剖面示意图。请参照图1A，提供一硅基板10，其具有至少一开口12，例如一接触开口。在一实施例中，硅基板10包括但不限于单晶硅基板、磊晶硅基板或绝缘层上覆硅(silicon on insulator,SOI)基板。在本实施例中，硅基板10内可包括各种积体电路装置，并通过接触开口12与其他装置进行电连接。在一实施例中，硅基板10内可包括沟渠式金氧半场效电晶体，然而本发明实施例并不以此为限，且为求简化图式，这些积体电路装置并未示于附图中。
接着，为了降低后续接触插塞的接触电阻，可利用离子布值于开口12底部的硅基板10内形成一掺杂区(未图示)。之后，于开口12内顺应性形成一钛层14。在一实施例中，可藉由化学气相沉积、物理气相沉积、离子金属电浆(ion metal plasma,IMP)、自离子化电浆(self-ionized plasma,SIP)或其他适当的沉积制程沉积钛层14。
请参照图1B，于开口12内的钛层14上顺应性形成一第一阻障层16。在一实施例中，第一阻障层16可包括氮化钛、氮化钽或任何公知的阻障层材料。在一实施例中，可藉由化学气相沉积、物理气相沉积、离子金属电浆、自离子化电浆或其他适当的沉积制程沉积第一阻障层16。在一实施例中，第一阻障层16厚度为50埃且第一阻障层16与钛层14为同位(in-situ)形成，其可避免钛层14于常压环境中氧化。
请参照图1C，对钛层14及第一阻障层16实施一快速热处理18。在一实施例中，快速热处理18于真空中进行，其温度范围为500℃～950℃，且加热时间为10～50秒。举例来说，快速热处理的温度为765℃，且加热时间为30秒。实施快速热处理18的目的在于使钛层14与开口12周围的硅基板10反应形成钛硅化物(未图示)，以降低接触插塞的接触电阻。可注意到在实施快速热处理18时，因开口12底部的硅基板10内形成有掺杂区，使开口12的侧壁与底部形成钛硅化物的速率不一，导致开口12底部角落的第一阻障层16受到应力作用，而造成第一阻障层16破裂，且在开口12底部角落形成裂缝。
请参照图1D，在实施快速热处理18之后，于开口12内的第一阻障层16上顺应性形成一第二阻障层20。可注意到此时部分的第二阻障层20延伸进入第一阻障层16，而将第一阻障层16的裂缝填补起来。因此，后续形成的金属层22(见图1E)便不会穿过裂缝扩散至外部，而造成漏电路径。在本实施例中，第二阻障层20可包括氮化钛、氮化钽或任何习知的阻障层材料，其可藉由化学气相沉积、物理气相沉积、离子金属电浆、自离子化电浆或其他适当的沉积制程沉积形成。举例来说，第二阻障层20藉由金属有机化学气相沉积制造方法形成。在一实施例中，第一阻障层16与第二阻障层20可为相同材质。举例来说，第一阻障层16与第二阻障层20均为氮化钛。在另一实施例中，第一阻障层16与第二阻障层20可为不同材质。举例来说，第一阻障层16为氮化钛，而第二阻障层20为氮化钽。此外，在本实施例中，第二阻障层20的厚度大于或等于第一阻障层16的厚度。举例来说，第一阻障层16的厚度为10-150埃，而第二阻障层20的厚度为50-500埃。如此一来，可有利于提升第二阻障层20填补第一阻障层16裂缝的能力。
请参照图1E，于第二阻障层20上形成一金属层22，以填满开口12。在一实施例中，金属层22可包括钨，其藉由化学气相沉积方式，通入氢气与六氟化钨(WF6)气体并以氢气还原六氟化钨，以使钨金属层填满整个开口12。在本实施例中，因第一阻障层16的裂缝已被第二阻障层20给填补起来，故金属层22制程气源中含有的氟离子便不会穿过裂缝与硅基板10反应。如此一来，便不会造成接触插塞底部角落的硅基材损耗。接着，可藉由习知的研磨制程(如，化学机械研磨(chemical mechanical polishing,CMP))去除开口12上方多余的钛层14、第一阻障层16、第二阻障层20及金属层22，以完成接触插塞的制造。
在上述实施例的接触插塞制造中，第一阻障层16在快速热处理18期间所产生的裂缝可藉由后续形成的第二阻障层20进行填补，此可避免硅基板10内的积体电路装置在接触插塞底部角落处形成漏电路径，故其漏电流可大幅降低。此外，本实施例的接触插塞可避免当接触插塞在制造过程中使用到含氟气源时，氟离子穿过阻障层裂缝，造成接触插塞底部角落硅基材损耗的情况。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作任意的更动与润饰。因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (21)

1.一种接触插塞的制造方法，其特征在于，该方法包括：
提供一硅基板，其具有至少一开口；
通过该开口，于该开口底部的该硅基板内形成一掺杂区；
于该开口内顺应性形成一钛层；
于该开口内的该钛层上顺应性形成一第一阻障层；
对该钛层及该第一阻障层实施一快速热处理；以及
在实施该快速热处理之后，于该开口内的该第一阻障层上顺应性形成一第二阻障层，该第二阻障层延伸进入位于该开口底部角落的该第一阻障层内。
2.如权利要求1所述的接触插塞的制造方法，其特征在于，包括于该第二阻障层上形成一金属层，以填满该开口。
3.如权利要求2所述的接触插塞的制造方法，其特征在于，该金属层包括钨。
4.如权利要求1所述的接触插塞的制造方法，其特征在于，该第二阻障层由金属有机化学气相沉积制造方法所形成。
5.如权利要求1所述的接触插塞的制造方法，其特征在于，该第一阻障层与该第二阻障层为相同材质。
6.如权利要求1所述的接触插塞的制造方法，其特征在于，该第一阻障层与该第二阻障层为不同材质。
7.如权利要求1所述的接触插塞的制造方法，其特征在于，该第一阻障层包括氮化钛或氮化钽。
8.如权利要求1所述的接触插塞的制造方法，其特征在于，该第二阻障层包括氮化钛或氮化钽。
9.如权利要求1所述的接触插塞的制造方法，其特征在于，该第二阻障层厚度大于该第一阻障层厚度。
10.如权利要求1所述的接触插塞的制造方法，其特征在于，该快速热处理的温度范围介于500-950℃之间，且该快速热处理的加热时间介于10-50秒之间。
11.如权利要求10所述的接触插塞的制造方法，其特征在于，该快速热处理的温度为765℃，且该快速热处理的加热时间为30秒。
12.如权利要求1所述的接触插塞的制造方法，其特征在于，该第一阻障层的厚度介于10-150埃之间，且该第二阻障层的厚度介于50-500埃之间。
13.一种接触插塞，其特征在于，包括：
一硅基板，其具有至少一开口及具有一掺杂区位于该开口底部的该硅基板内；
一钛层，顺应性形成于该开口内；
一第一阻障层，顺应性形成于该开口内的该钛层上；以及
一第二阻障层，顺应性形成于该开口内的该第一阻障层上及延伸进入位于该开口底部角落的该第一阻障层内。
14.如权利要求13所述的接触插塞，其特征在于，包括一金属层，形成于该第二阻障层上，以填满该开口。
15.如权利要求14所述的接触插塞，其特征在于，该金属层包括钨。
16.如权利要求13所述的接触插塞，其特征在于，该第一阻障层与该第二阻障层为相同材质。
17.如权利要求13所述的接触插塞，其特征在于，该第一阻障层与该第二阻障层为不同材质。
18.如权利要求13所述的接触插塞，其特征在于，该第一阻障层包括氮化钛或氮化钽。
19.如权利要求13所述的接触插塞，其特征在于，该第二阻障层包括氮化钛或氮化钽。
20.如权利要求13所述的接触插塞，其特征在于，该第二阻障层厚度大于该第一阻障层厚度。
21.如权利要求13所述的接触插塞，其特征在于，该第一阻障层的厚度介于10-150埃之间，且该第二阻障层的厚度介于50-500埃之间。
CN201310305414.0A 2013-07-19 2013-07-19 接触插塞及其制造方法 Active CN104299941B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310305414.0A CN104299941B (zh) 2013-07-19 2013-07-19 接触插塞及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310305414.0A CN104299941B (zh) 2013-07-19 2013-07-19 接触插塞及其制造方法

Publications (2)

Publication Number Publication Date
CN104299941A CN104299941A (zh) 2015-01-21
CN104299941B true CN104299941B (zh) 2017-09-12

Family

ID=52319611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310305414.0A Active CN104299941B (zh) 2013-07-19 2013-07-19 接触插塞及其制造方法

Country Status (1)

Country Link
CN (1) CN104299941B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644842B (zh) * 2017-10-23 2020-11-24 上海华虹宏力半导体制造有限公司 通孔的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构
CN101442023A (zh) * 2007-11-23 2009-05-27 和舰科技(苏州)有限公司 接触孔厚氮化钛膜裂缝的解决方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构
CN101442023A (zh) * 2007-11-23 2009-05-27 和舰科技(苏州)有限公司 接触孔厚氮化钛膜裂缝的解决方法

Also Published As

Publication number Publication date
CN104299941A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN103107091B (zh) 一种半导体结构及其制造方法
US9076816B2 (en) Method and device for self-aligned contact on a non-recessed metal gate
JP6744270B2 (ja) 半導体装置及びその製造方法
CN106133878A (zh) 用于线路中段(mol)应用的金属有机钨的形成方法
CN104701150A (zh) 晶体管的形成方法
KR102274587B1 (ko) 반도체 장치 및 그 제조 방법
KR102462439B1 (ko) 반도체 소자의 제조 방법
CN102468174B (zh) 一种半导体器件及其形成方法
CN103794542B (zh) 半导体衬底的形成方法
CN103000579A (zh) 一种半导体器件及其制备方法
CN106158728A (zh) 接触孔栓塞的形成方法
CN104299941B (zh) 接触插塞及其制造方法
CN102299177B (zh) 一种接触的制造方法以及具有该接触的半导体器件
US20140131804A1 (en) Semiconductor structure
US9209268B2 (en) Semiconductor device and method of making
US9263281B2 (en) Contact plug and method for manufacturing the same
KR20230169161A (ko) 핀펫 구조물을 형성하는 방법
CN104347507B (zh) 半导体器件的形成方法
CN108573911A (zh) 半导体结构及其形成方法
US10510899B2 (en) Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
US10707214B2 (en) Fabricating method of cobalt silicide layer coupled to contact plug
TWI517400B (zh) 接觸插塞及其製造方法
CN108091570B (zh) 半导体装置及其制造方法
KR100525671B1 (ko) 집적형 반도체 소자 제조 방법
US20170241032A1 (en) Method for controlling cavity closure by non-conformal deposition of a layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant