CN103794542B - 半导体衬底的形成方法 - Google Patents

半导体衬底的形成方法 Download PDF

Info

Publication number
CN103794542B
CN103794542B CN201210423009.4A CN201210423009A CN103794542B CN 103794542 B CN103794542 B CN 103794542B CN 201210423009 A CN201210423009 A CN 201210423009A CN 103794542 B CN103794542 B CN 103794542B
Authority
CN
China
Prior art keywords
layer
silicon substrate
silicon
area
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210423009.4A
Other languages
English (en)
Other versions
CN103794542A (zh
Inventor
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210423009.4A priority Critical patent/CN103794542B/zh
Publication of CN103794542A publication Critical patent/CN103794542A/zh
Application granted granted Critical
Publication of CN103794542B publication Critical patent/CN103794542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

一种半导体衬底的形成方法，包括：提供硅衬底，所述硅衬底包括第一区域和第二区域；对所述硅衬底进行离子注入，在硅衬底表面形成离子注入层；在所述离子注入层表面形成掩膜层，所述硅衬底的第一区域上方的掩膜层中形成有开口；以所述掩膜层为掩模，沿开口刻蚀所述离子注入层和硅衬底，形成凹槽；去除所述掩膜层；沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域，形成空腔；在所述空腔内填充满氧化层。本发明半导体衬底的形成方法工艺简单，制造成本低。

Description

半导体衬底的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体衬底的形成方法。
背景技术
绝缘体上硅（SOI，SiliconOnInsulator）衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用半导体衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生闩锁效应。
目前常用的SOI衬底的形成工艺主要有两种，其中，一种是注氧隔离（SIMOX，SeparationbyImplantedOxygen）工艺，通过对硅片进行氧离子注入，在硅片中一定深度处形成氧的富集区域，再经过超过1300摄氏度高温退火后，在硅片内形成二氧化硅氧化层，受到氧离子注入能量和注入剂量的限制，硅片内氧化层以及顶层硅的厚度可调节的范围有限，很不灵活，另外，由于退火的温度较高、导致形成大面积的SOI衬底比较困难；另一种是硅片键合（WaferBonding）工艺，是将一片表面带有氧化层的硅片和另一片硅片键合，再将所述硅片的背面减薄到所需要的厚度而形成绝缘体上硅的一种技术。但是，受硅片减薄技术的制约，导致所形成SOI衬底表面的形态较差，而且，硅片键合工艺需用两片硅片制成一片SOI衬底，成本较高。
更多关于SOI衬底的形成方法请参考公开号为US2006/0154445A1的美国专利申请。
发明内容
本发明解决的问题是提供一种半导体衬底的形成方法，根据器件制作的需要，将硅衬底中的部分区域制作成SOI衬底，形成同时包括硅衬底和SOI衬底的半导体衬底，降低形成SOI衬底的工艺难度以及制造成本。
为解决上述问题，本发明提供了一种半导体衬底的形成方法，包括：提供硅衬底，所述硅衬底包括第一区域和第二区域；对所述硅衬底进行离子注入，在硅衬底表面形成离子注入层；在所述离子注入层表面形成掩膜层，所述硅衬底的第一区域上方的掩膜层中形成有开口；以所述掩膜层为掩模，沿开口刻蚀所述离子注入层和硅衬底，形成凹槽；去除所述掩膜层；沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域，形成空腔；在所述空腔内填充满氧化层。
与现有技术相比，本发明技术方案具有以下优点：
在硅衬底中形成SOI衬底时，先对硅衬底进行离子注入，在硅衬底表面形成离子注入层，再对硅衬底的第一区域及其表面的离子注入层进行刻蚀，形成凹槽，接着沿凹槽的底部和侧壁对硅衬底的第一区域进行刻蚀，形成空腔，并在所述空腔内填充满氧化层，在硅衬底的第一区域内形成SOI衬底。由于所形成SOI衬底中氧化层和顶层硅的厚度可分别通过空腔的深度以及离子注入层的厚度来控制，增大了SOI衬底内氧化层以及顶层硅的厚度可调节范围，提高了所形成SOI衬底的质量，降低了形成SOI衬底的工艺难度和制造成本。
同时，通过在硅衬底的第一区域中形成SOI衬底，使同一半导体衬底中既包含硅衬底又包含SOI衬底，进而使需要不同类型半导体衬底的器件形成于同一半导体衬底中，使不同的半导体器件的制程兼容，简化了制造工艺；而且，可根据实际需要控制所形成SOI衬底的面积，避免形成大面积SOI衬底而导致的工艺难度增加。
另外，在填充SOI衬底内氧化层过程中，未被离子注入层覆盖的氧化层还能够作为SOI衬底与硅衬底之间的隔离结构，从而简化了在半导体衬底中形成半导体器件的工艺步骤，缩短了制作周期，降低了制造成本。
进一步的，在所述氧化层形成后，还在硅衬底的第一区域上的离子注入层上沉积功能层，将功能层及其下方的离子注入层作为SOI衬底的顶层硅，提高了顶层硅厚度的可调节范围，进一步提高了所形成SOI衬底的质量。
附图说明
图1是本发明半导体衬底的形成方法一个实施方式的流程示意图；
图2~图9为本发明半导体衬底的形成方法一个实施例中各阶段半导体衬底的剖面结构示意图。
具体实施方式
正如背景部分所述，现有形成SOI衬底的工艺主要有注氧隔离工艺和硅片键合工艺两种，但每种工艺都存在一定的缺陷。其中，注氧隔离工艺所形成的位于硅片内的氧化层以及顶层硅的厚度可调节范围有限，形成大面积SOI衬底比较困难，而硅片键合工艺所形成SOI衬底的表面形态较差，且需要两片硅片制成一片SOI衬底，成本较高。
针对上述问题，发明人提供了一种半导体衬底的形成方法，先在硅衬底表面形成离子注入层，以及在离子注入层表面形成包含开口的掩膜层；再以所述掩膜层为掩模，沿开口刻蚀所述离子注入层和硅衬底的第一区域，形成凹槽，并沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域，形成空腔；最后，在空腔内填充满氧化层。
本发明半导体衬底的形成方法所形成的半导体衬底中，SOI衬底由离子注入层、氧化层和硅衬底构成，由于空腔的深度和离子注入层的厚度分别可通过刻蚀工艺和离子注入工艺控制，增大了SOI衬底内氧化层以及离子注入层的厚度可调节范围，提高了所形成SOI衬底的质量，降低了形成SOI衬底的工艺难度和制造成本。
参考图1，为本发明半导体衬底的形成方法一个实施方式的流程示意图，包括：
步骤S1，提供硅衬底，所述硅衬底包括第一区域和第二区域；
步骤S2，对所述硅衬底进行离子注入，在硅衬底表面形成离子注入层；
步骤S3，在所述离子注入层表面形成掩膜层，所述硅衬底的第一区域上方的掩膜层中形成有开口；
步骤S4，以所述掩膜层为掩模，沿开口刻蚀所述离子注入层和硅衬底，形成凹槽；
步骤S5，去除所述掩膜层；
步骤S6，沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域，形成空腔；
步骤S7，在所述空腔内填充满氧化层；
步骤S8，形成覆盖硅衬底的第一区域上方离子注入层表面的功能层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图图2~图9，通过具体实施例对本发明半导体衬底的形成方法做详细的说明。
参考图2，提供硅衬底101。
所述硅衬底101包括第一区域I和第二区域II。其中，所述硅衬底101的第一区域I先用于形成SOI衬底，再在SOI衬底上形成半导体器件；所述硅衬底101的第二区域II直接用于形成半导体器件。
需要说明的是，硅衬底101中第一区域I和第二区域II在硅衬底101中的位置以及所占的面积可根据实际需要进行控制，其不限制本发明的保护范围。
参考图3，对图2中硅衬底101进行离子注入，在硅衬底101表面形成离子注入层102。
对硅衬底101进行离子注入的掺杂离子可以为磷离子、硼离子、二氟化硼离子、砷离子、锗离子、氩离子、碳离子、氧离子、氮离子、氟离子、硅离子、硫离子和氯离子中的一种或者几种。
本实施例中，对硅衬底101进行离子注入的离子为氧离子，离子注入的能量为1KeV~5000KeV、剂量为1010/cm2~1023/cm2。
较佳的，在硅衬底101表面形成离子注入层102之后，还包括：进行退火工艺。
本实施例中，所述退火工艺为快速热退火，所述退火工艺的气体为氮气、氩气、氦气或者氢气中的一种或者几种，温度为100℃~1400℃，退火的时间为0s~120s。所述退火工艺，用以激活离子注入层102中的掺杂离子。
参考图4，在所述离子注入层102表面形成掩膜层103，所述硅衬底101的第一区域I上方的掩膜层103中形成至少两个开口104。
本实施例中，所述掩膜层103的材料为有机聚合物，如光刻胶。具体的，可通过光刻、显影工艺在所述掩膜层103中形成开口104。
本实施例中，所述开口104的个数为两个。
参考图5，以掩膜层103为掩模，沿开口104刻蚀所述离子注入层102和硅衬底101的第一区域I，形成凹槽105。
本实施例中，刻蚀所述离子注入层102和硅衬底101的第一区域I，形成凹槽105的方法为干法刻蚀。所述干法刻蚀的刻蚀气体为HBr、Cl2、O2中的一种或几种，刻蚀气体流量为1sccm~500sccm，压强为2mTorr~10mTorr。所述凹槽105的深度h为1埃~105埃。
参考图6，去除所述掩膜层103。
本实施例中，去除所述掩膜层103的工艺为灰化工艺。所述灰化工艺中的气体为氧气。
参考图7，沿图6中凹槽105的底部和侧壁刻蚀所述硅衬底101的第一区域I，形成空腔107。
本实施例中，通过对凹槽105的底部和侧壁进行刻蚀，去除了相邻两个凹槽105之间的硅衬底101，使两个凹槽105相互贯通，形成空腔107。
需要说明的是，所述空腔107的深度与凹槽105的深度h相关，可通过调整凹槽105的深度调节所形成空腔107的深度。
还需要说明的是，硅衬底101的第一区域I中凹槽105的个数与位于其上方掩膜层103中开口104的个数相等，当硅衬底101的第一区域I上方的掩膜层103中包含两个以上开口104时，相应的，硅衬底101的第一区域I中包含两个以上凹槽105。对凹槽105的底部和侧壁进行刻蚀时，可以仅刻蚀部分凹槽105之间的硅衬底101，形成多个空腔，也可以刻蚀所有相邻凹槽105之间的硅衬底101，形成一个空腔。
本实施例中，形成所述空腔107的方法为湿法刻蚀，所述湿法刻蚀的刻蚀溶液为四甲基氢氧化氨（TMAH）溶液，所述刻蚀溶液中四甲基氢氧化氨的浓度为1%~30%，刻蚀温度为20℃~95℃，刻蚀时间为100s~1000s。
由于四甲基氢氧化氨溶液对硅衬底101的刻蚀速率远大于对离子注入层102的刻蚀速率，所述湿法刻蚀能够在保留硅衬底101上方的离子注入层102的前提下，对凹槽105底部和侧壁上暴露出来的硅衬底101进行刻蚀，使两个凹槽105相互贯通。
还需要说明的是，图7仅为半导体衬底的剖视图，位于硅衬底101上的离子注入层102仍为一整体，在形成空腔107之后，图7中位于空腔107上方的离子注入层102仍与位于硅衬底101的第二区域II上方的离子注入层102连接，并非图7中的悬空状态。
参考图8，在所述空腔107内填充满氧化层109。
本实施例中，所述氧化层109的材料为二氧化硅，形成所述绝氧化层109的方法为化学气相沉积工艺，所述化学气相沉淀工艺反应气体为TEOS（正硅酸乙酯）和O3的混合气体，温度200℃~800℃，沉积机台中的压强为2mTorr~20mTorr。
参考图9，形成覆盖硅衬底101的第一区域I上方离子注入层102的功能层111。
具体的，所述功能层111的材料为硅、锗硅或者锗，形成所述功能层111的方法为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或者分子束外延工艺。
本实施例中，形成所述功能层111的方法为化学气相沉积工艺，沉淀温度为100摄氏度~1400摄氏度，沉积机台中SiH4流量10sccm~100sccm，沉积时间为6s~3600s。所述氧化层109由位于功能层111下方的氧化层109a和位于功能层111两侧的氧化层109b和109c构成；所述功能层111与位于其下方的离子注入层102作为SOI衬底的顶层硅，所述功能层111与位于其下方的离子注入层102、氧化层109a和硅衬底101构成SOI衬底，位于功能层111两侧的氧化层109b和109c可作为硅衬底101的第一区域I中SOI衬底与硅衬底101的第二区域II之间的隔离结构。由于隔离结构与SOI衬底可同时形成，进一步简化了形成半导体衬底的形成工艺。
在其他实施例中，还可以省略形成覆盖硅衬底101的第一区域I上方离子注入层102的功能层111的步骤，将氧化层109a上方的离子注入层102作为SOI衬底的顶层硅，由氧化层109a上方的离子注入层102、氧化层109a和硅衬底101构成SOI衬底。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种半导体衬底的形成方法，其特征在于，包括：
提供硅衬底，所述硅衬底包括第一区域和第二区域；
对所述硅衬底进行离子注入，在硅衬底表面形成离子注入层，对所述硅衬底进行离子注入的离子为氧离子，离子注入的能量为1KeV～5000KeV，离子注入的剂量为1010/cm2～1023/cm2；
在所述离子注入层表面形成掩膜层，所述硅衬底的第一区域上方的掩膜层中形成有开口；
以所述掩膜层为掩模，沿开口刻蚀所述离子注入层和硅衬底，形成凹槽；
去除所述掩膜层；
沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域，形成空腔；
在所述空腔内填充满氧化层。
2.如权利要求1所述的半导体衬底的形成方法，其特征在于，在所述凹槽和空腔内填充满氧化层之后，还包括，形成覆盖硅衬底的第一区域上方离子注入层表面的功能层。
3.如权利要求2所述的半导体衬底的形成方法，其特征在于，所述功能层的材料为硅、锗或者锗硅。
4.如权利要求2或3所述的半导体衬底的形成方法，其特征在于，形成覆盖硅衬底的第一区域上方离子注入层表面的功能层的方法为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或者分子束外延工艺。
5.如权利要求1所述的半导体衬底的形成方法，其特征在于，沿所述凹槽的底部和侧壁刻蚀硅衬底的第一区域的方法为湿法刻蚀，所述湿法刻蚀的溶液为四甲基氢氧化氨溶液。
6.如权利要求1所述的半导体衬底的形成方法，其特征在于，形成凹槽的方法为干法刻蚀，所述干法刻蚀的刻蚀气体为HBr、Cl2、O2中的一种或者几种。
7.如权利要求1所述的半导体衬底的形成方法，其特征在于，所述氧化层的材料为氧化硅。
8.如权利要求7所述的半导体衬底的形成方法，其特征在于，在所述空腔内填充满氧化层的方法为化学气相沉积工艺。
9.如权利要求1所述的半导体衬底的形成方法，其特征在于，在硅衬底表面形成离子注入层之后，还包括：进行退火工艺。
10.如权利要求1所述的半导体衬底的形成方法，其特征在于，所述开口的个数大于或者等于两个。
CN201210423009.4A 2012-10-30 2012-10-30 半导体衬底的形成方法 Active CN103794542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210423009.4A CN103794542B (zh) 2012-10-30 2012-10-30 半导体衬底的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210423009.4A CN103794542B (zh) 2012-10-30 2012-10-30 半导体衬底的形成方法

Publications (2)

Publication Number Publication Date
CN103794542A CN103794542A (zh) 2014-05-14
CN103794542B true CN103794542B (zh) 2016-06-29

Family

ID=50670081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210423009.4A Active CN103794542B (zh) 2012-10-30 2012-10-30 半导体衬底的形成方法

Country Status (1)

Country Link
CN (1) CN103794542B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489477B (zh) * 2014-09-18 2018-09-11 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105428303B (zh) * 2014-09-18 2019-06-04 中国科学院微电子研究所 一种半导体器件的制造方法
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
CN109003935A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
CN112736025B (zh) * 2020-12-25 2024-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277703B1 (en) * 1998-05-15 2001-08-21 Stmicroelectronics S.R.L. Method for manufacturing an SOI wafer
DE19758339C2 (de) * 1997-12-22 2003-09-25 X Fab Semiconductor Foundries Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937599B1 (ko) * 2007-12-17 2010-01-20 한국전자통신연구원 반도체 장치 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19758339C2 (de) * 1997-12-22 2003-09-25 X Fab Semiconductor Foundries Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6277703B1 (en) * 1998-05-15 2001-08-21 Stmicroelectronics S.R.L. Method for manufacturing an SOI wafer

Also Published As

Publication number Publication date
CN103794542A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5039557B2 (ja) シリコン−オン−インシュレータの半導体デバイスを形成する方法
CN103794542B (zh) 半导体衬底的形成方法
KR100711000B1 (ko) 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
JP2007299951A (ja) 半導体装置およびその製造方法
JP2018522397A (ja) 接合型半導体構造のエッチストップ領域を用いた製作
CN104701317A (zh) 电子器件、用于制造电子器件的方法和用于操作电子器件的方法
US9673081B2 (en) Isolated through silicon via and isolated deep silicon via having total or partial isolation
JP5457045B2 (ja) 半導体装置及びその製造方法
US20150243497A1 (en) Back-end transistors with highly doped low-temperature contacts
CN102800679A (zh) 闪存的存储单元的形成方法
JP2010186852A5 (zh)
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
KR101903239B1 (ko) Soi 기판 및 제조 방법
CN113437075B (zh) 一种三维存储器及其制造方法
TW201135852A (en) Structure and method for post oxidation silicon trench bottom shaping
CN102420194B (zh) 集成电路钝化层及其制造方法
US9184295B2 (en) Method for manufacturing a suspended membrane and dual-gate MOS transistor
US8445348B1 (en) Manufacturing method of a semiconductor component with a nanowire channel
CN103367159B (zh) 半导体结构的形成方法
US8722499B2 (en) Method for fabricating a field effect device with weak junction capacitance
CN102005379B (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN103594411A (zh) 绝缘体上锗硅的形成方法
CN106206316A (zh) 一种金属氧化物半导体场效应晶体管的制造方法
KR100701405B1 (ko) 모스트랜지스터 및 그 제조방법
CN110942979A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant